本發(fā)明關(guān)于振蕩電路，更詳細(xì)而言，關(guān)于與由電流控制振蕩頻率的振蕩電路的異常控制電流對應(yīng)的技術(shù)。

背景技術(shù)：

圖4中示出現(xiàn)有的振蕩電路400的電路圖。

現(xiàn)有的振蕩電路400具備：電源端子101；接地端子102；v/i轉(zhuǎn)換電路103；pmos晶體管115及118；以及電流控制振蕩器104。

v/i轉(zhuǎn)換電路103具備：第1基準(zhǔn)電壓源111；誤差放大器112；nmos晶體管114；以及電阻113。

圖5中示出電流控制振蕩器104的電路圖。

電流控制振蕩器104具備：電容器141；第2基準(zhǔn)電壓源143；比較器142；以及nmos晶體管144。

參照圖4及圖5，對現(xiàn)有的振蕩電路400的連接進(jìn)行說明。誤差放大器112的非反相輸入端子與第1基準(zhǔn)電壓源111的一端連接。第1基準(zhǔn)電壓源111的另一端與接地端子102連接。nmos晶體管114的柵極與誤差放大器112的輸出連接，源極與誤差放大器112的反相輸入端子和電阻113的一端連接。電阻113的另一端與接地端子102連接。pmos晶體管115的源極與電源端子101連接，柵極和漏極與nmos晶體管114的漏極連接。pmos晶體管118的源極與電源端子101連接，柵極與pmos晶體管115的柵極連接，漏極與電流控制振蕩器104內(nèi)部的電容器141的一端和nmos晶體管144的漏極和比較器142的非反相輸入端子連接。比較器142的反相輸入端子與第2基準(zhǔn)電壓源143的一端連接。第2基準(zhǔn)電壓143的另一端與接地端子102連接。nmos晶體管144的柵極與比較器142的輸出連接，源極與接地端子102連接。電容器141的另一端與接地端子102連接。

對現(xiàn)有的振蕩電路400的動作進(jìn)行說明。

v/i轉(zhuǎn)換電路103利用包含誤差放大器112的負(fù)反饋環(huán)，以第1基準(zhǔn)電壓源111的電壓vref與nmos晶體管114的源極電壓成為相等的方式進(jìn)行動作。作為結(jié)果，對電阻113施加與電壓vref相等的電壓，nmos晶體管114的漏極電流i1成為恒流。pmos晶體管115和118構(gòu)成電流反射鏡，向電流控制振蕩器104供給與電流i1成比例的電流i2。

圖6中示出用于說明電流控制振蕩器104的動作的波形圖。電流控制振蕩器104將電流i2作為電容器141的充電電流，在電容器141的一端生成傾斜狀的電壓vramp。若電壓vramp達(dá)到第2基準(zhǔn)電壓源143的電壓vpk，則比較器142的輸出cmpout變?yōu)楦撸╤igh），nmos晶體管144導(dǎo)通而釋放電容器141的電荷。比較器142存在檢測延遲，因此輸出cmpout以某一延遲時間變?yōu)榈停╨ow），nmos晶體管144截止而電容器141再次充電。通過重復(fù)上述動作，電壓vramp成為具有既定振幅及既定頻率的鋸齒波，繼續(xù)振蕩動作。

在專利文獻(xiàn)1中示出了在這樣的現(xiàn)有的振蕩電路中，以能將振蕩頻率的上限值及下限值控制在期望的值的方式構(gòu)成誤差放大器112的情況。

【現(xiàn)有技術(shù)文獻(xiàn)】

【專利文獻(xiàn)】

【專利文獻(xiàn)1】日本特開2001－44808號公報。

技術(shù)實現(xiàn)要素：

【發(fā)明要解決的課題】

然而，專利文獻(xiàn)1所示的振蕩電路中，是通過改變基準(zhǔn)電壓源111的電壓vref，改變nmos晶體管114中流過的電流而控制振蕩頻率的上限值及下限值的構(gòu)成，因此在v/i轉(zhuǎn)換電路103自身產(chǎn)生任何異常的情況下，變得不能控制nmos晶體管114的電流，有時會輸出期望的范圍外的頻率。

例如，在電阻113短路故障的情況下，在nmos晶體管114中流過過大的電流，頻率會超過期望的范圍。另外，另一方面電阻113開路故障的情況下，nmos晶體管114的電流成為0a，會停止振蕩動作。

本發(fā)明為解決以上那樣的課題而構(gòu)思，提供即使在v/i轉(zhuǎn)換電路103產(chǎn)生任何異常也能限制頻率的最大值、最小值的振蕩電路。

【用于解決課題的方案】

為了解決現(xiàn)有的課題，本發(fā)明的振蕩電路，其特征在于具備：電流源電路，基于在電源端子與電流輸入端子之間的第1電流路徑流過的第1電流生成第2電流；以及電流控制振蕩器，基于所述第2電流進(jìn)行振蕩，所述電流源電路具有：第1pmos晶體管，設(shè)在所述第1電流路徑，柵極和漏極連接；第2pmos晶體管，與所述第1pmos晶體管構(gòu)成電流反射鏡，流過所述第2電流；第3pmos晶體管，與所述第1pmos晶體管構(gòu)成電流反射鏡；恒流源，與所述第3pmos晶體管的漏極連接；以及第4pmos晶體管，柵極被所述第3pmos晶體管的漏極的電壓控制，該第4pmos晶體管限制所述第1電流的電流值。

【發(fā)明效果】

依據(jù)本發(fā)明的振蕩電路，即使在向電流輸入端子輸入的輸入電流變得過大的情況下，或者不能流過的情況下，也能根據(jù)恒流源的電流值和第1電流的大小關(guān)系，利用第4pmos晶體管來限制第1電流的最大值或最小值。

附圖說明

【圖1】是示出本發(fā)明的第1實施方式的振蕩電路的電路圖。

【圖2】是用于說明本發(fā)明的第1實施方式的振蕩電路的動作的圖。

【圖3】是示出本發(fā)明的第2實施方式的振蕩電路的電路圖。

【圖4】是現(xiàn)有的振蕩電路的電路圖。

【圖5】是示出電流控制振蕩器的一個例子的電路圖。

【圖6】是用于說明電流控制振蕩器的動作的波形圖。

具體實施方式

圖1是本發(fā)明的第1實施方式的振蕩電路100的電路圖。

本實施方式的振蕩電路100具備v/i轉(zhuǎn)換電路103、電流控制振蕩器104和電流源電路105而構(gòu)成。

v/i轉(zhuǎn)換電路103及電流控制振蕩器104的電路構(gòu)成，與圖4所示的現(xiàn)有的振蕩電路400中的v/i轉(zhuǎn)換電路103及圖5所示的電流控制振蕩器104同樣，因此對同一構(gòu)成要素標(biāo)注同一標(biāo)號，適當(dāng)省略重復(fù)的說明。

此外，關(guān)于v/i轉(zhuǎn)換電路103的nmos晶體管114中流過的電流，作為輸入電流源電路105的電流輸入端子tin的電流，在圖1中設(shè)為輸入電流iin。

電流源電路105成為對現(xiàn)有的振蕩電路400中的由pmos晶體管115和118構(gòu)成的電流反射鏡追加了限制流過pmos晶體管115的電流i1的最大電流值和最小電流值的電流限制電路106的結(jié)構(gòu)。

電流限制電路106具備pmos晶體管116、117、121及122、和恒流源119及120。恒流源119及120的電流值分別為imax及imin。

對電流源電路105的連接進(jìn)行說明。

pmos晶體管115的源極與電源端子101連接，柵極和漏極連接。pmos晶體管116的源極與電源端子101連接，漏極與電流源119的一端和pmos晶體管121的柵極連接。pmos晶體管117的源極與電源端子101連接，漏極與電流源120的一端和pmos晶體管122的柵極連接。pmos晶體管118的源極與電源端子101連接，漏極與電流控制振蕩器104連接。

pmos晶體管115、116、117及118的柵極共同連接，pmos晶體管115和116、pmos晶體管115和117、及pmos晶體管115和118分別構(gòu)成電流反射鏡。在此，為使以后的說明簡單，將各電流反射鏡的鏡像比設(shè)為1：1。

pmos晶體管121的源極與pmos晶體管115的漏極連接。pmos晶體管122的源極與nmos晶體管114的漏極和pmos晶體管121的漏極連接，漏極與接地端子102連接。電流源119的另一端與接地端子102連接。電流源120的另一端與接地端子102連接。

接著，說明本實施方式的振蕩電路100的動作。

圖2是用于說明本實施方式的振蕩電路的動作的圖。

在圖2中，橫軸表示電阻113的電阻值rt，縱軸表示pmos晶體管115中流過的電流i1。

首先，關(guān)于圖2的a區(qū)域進(jìn)行說明。該區(qū)域中，電流限制電路106不動作，在v/i轉(zhuǎn)換電路103生成的電流iin經(jīng)由nmos晶體管114的漏極而輸出，作為輸入電流向電流源電路105輸入。此時，輸入電流iin和pmos晶體管115的電流i1成為相等的電流值。pmos晶體管115和118如上所述構(gòu)成電流反射鏡，因此向電流控制振蕩器104供給與電流i1成比例的電流i2，在本實施方式中鏡像比為1：1因此供給電流值與電流i1相同的電流i2，電流控制振蕩器104以既定頻率進(jìn)行振蕩。

pmos晶體管115和116構(gòu)成電流反射鏡，因此向電流源119供給電流值與電流i1相同的電流。區(qū)域a中，pmos晶體管116的漏極電流低于電流源119的電流，pmos晶體管121的柵極電壓大致為0v，所以導(dǎo)通。pmos晶體管115和117構(gòu)成電流反射鏡，因此向電流源120供給電流值與電流i1相同的電流。區(qū)域a中，pmos晶體管117的漏極電流超過電流源120的電流，pmos晶體管122的柵極電壓大致與電源端子101的電壓相等，所以截止。

接著，關(guān)于圖2的區(qū)域b進(jìn)行說明。若電阻113的電阻值rt減少則電流iin及電流i1增加。由此，對電流i1進(jìn)行鏡像的pmos晶體管116的電流增加。若該pmos晶體管116的電流超過電流源119的電流imax，則pmos晶體管121的柵極電壓增加，電流i1被限制為電流源119的電流imax。其結(jié)果，對電流i1進(jìn)行鏡像的pmos晶體管118的電流i2的最大電流受到限制，電流控制振蕩器104的最大頻率受到限制。此外，pmos晶體管122與區(qū)域a同樣地截止。

最后，關(guān)于圖2的區(qū)域c進(jìn)行說明。若電阻rt增加則電流iin及電流i1減少。由此，對電流i1進(jìn)行鏡像的pmos晶體管117的電流減少。若該pmos晶體管117的電流低于電流源120的電流imin，則pmos晶體管122的柵極電壓減少而漏極電流增加。pmos晶體管122的漏極電流以補充電流iin的減少分量的方式增加，作為結(jié)果，電流i1的最小電流被限制為電流源120的電流imin。其結(jié)果，對電流i1進(jìn)行鏡像的pmos晶體管118的電流i2的最小電流受到限制，電流控制振蕩器104的最小頻率受到限制。此外，pmos晶體管121與區(qū)域a同樣地導(dǎo)通。

在上述的動作說明中，雖然對電阻113的變化進(jìn)行了描述，但v/i轉(zhuǎn)換電路103的其他要素出現(xiàn)故障的情況下也同樣地限制電流i1及i2。

如以上說明的那樣，依據(jù)本實施方式的振蕩電路，即使在v/i轉(zhuǎn)換電路產(chǎn)生任何異常的情況下，向電流控制振蕩器104供給的電流也受到限制，能夠限制頻率的最大值和最小值。

圖3是示出本發(fā)明的第2實施方式的振蕩電路200的電路圖。

本實施方式的振蕩電路200，取代第1實施方式的振蕩電路100中的v/i轉(zhuǎn)換電路103，具備時鐘輸入端子201、相位頻率比較電路（pfd）202、電荷泵（chargepump）電路（cp）203、電容器204、nmos晶體管214和電阻213。

關(guān)于電流控制振蕩器104和電流源電路105，與圖1所示的振蕩電路100同樣，因此對于同一構(gòu)成要素標(biāo)注同一標(biāo)號，省略重復(fù)的說明。

相位頻率比較電路202的輸入接受從時鐘輸入端子201輸入的時鐘信號clk和電流控制振蕩器104的輸出。電荷泵電路203的輸入接受相位頻率比較電路202的輸出，輸出連接有電容器204的一端和nmos晶體管214的柵極。電容器204的另一端與接地端子102連接。nmos晶體管214的漏極與電流源電路105的輸入端子tin連接，源極經(jīng)由電阻213與接地端子102連接。

振蕩電路200取代振蕩電路100中的v/i轉(zhuǎn)換電路103而追加上述構(gòu)成要素，從而構(gòu)成pll電路。用nmos晶體管214和電阻213對電容器204的電壓vcp進(jìn)行v/i轉(zhuǎn)換，從而電流源電路105的輸入端子tin被輸入輸入電流iin2。

與圖1的振蕩電路100同樣，因輸入電流iin2而向電流控制振蕩器104供給與pmos晶體管115中流過的電流i1成比例的電流i2，能得到期望的頻率。在此，在向時鐘輸入端子輸入了超過期望的范圍的頻率的信號的情況下，因pll動作而電容器204的電壓vcp增加，nmos晶體管204的電流iin2增加，因此電流i1及電流i2增加。若電流i1達(dá)到上限值則電流限制電路106進(jìn)行動作，與圖1的振蕩電路100同樣地進(jìn)行，電流i1被限制為電流源119的電流imax。省略詳細(xì)的說明，但是對最小值也能同樣地進(jìn)行限制。如此即使是pll電路的結(jié)構(gòu)，向電流控制振蕩器104供給的電流也受到限制，能夠限制頻率的最大值和最小值。

以上，關(guān)于本發(fā)明的實施方式進(jìn)行了說明，但本發(fā)明不限于上述實施方式，在不脫離本發(fā)明的主旨的范圍內(nèi)能進(jìn)行各種各樣的變更這一點無需贅述。

例如，在上述實施方式中，作為振蕩器說明了使用電流控制振蕩器104的例子，但是也可以使用環(huán)形振蕩器等、其他的振蕩器。

另外，在上述實施方式中，作為電流限制電路106，示出了限制最大值及最小值雙方的結(jié)構(gòu)，但是即使僅采用限制最大值的構(gòu)成、限制最小值的構(gòu)成的哪一方也無妨。

另外，只要是輸入端子tin（nmos晶體管114或214的漏極）到電源端子101的路徑上，則pmos晶體管121配置在哪里都行，并不限于圖1及圖3所示的配置。

進(jìn)而，只要是輸入端子tin到pmos晶體管115的漏極的路徑上，則pmos晶體管122的漏極連接在哪里都行，并不限于圖1及圖3所示的配置。

【標(biāo)號說明】

100、200振蕩電路

103v/i轉(zhuǎn)換電路

104電流控制振蕩器

105電流源電路

106電流限制電路

202相位頻率比較電路

203電荷泵。