本發(fā)明涉及穩(wěn)壓器技術(shù)領(lǐng)域，尤其涉及一種數(shù)字低壓差穩(wěn)壓器及其控制方法。

背景技術(shù)：

目前，ldo(lowdropoutregulator，低壓差穩(wěn)壓器)作為電源管理電路已被廣泛應(yīng)用在便攜式電子設(shè)備、無(wú)線(xiàn)能量傳輸系統(tǒng)等領(lǐng)域。傳統(tǒng)的ldo為線(xiàn)性電路，相比于開(kāi)關(guān)穩(wěn)壓器電路，其具有輸出紋波小、電路結(jié)構(gòu)簡(jiǎn)單、占用芯片面積小且可以實(shí)現(xiàn)全集成等優(yōu)點(diǎn)。但由于其具有模擬電路特性，導(dǎo)致其工藝可遷移性較差，且難以在低電壓下工作。因此，數(shù)字ldo結(jié)構(gòu)應(yīng)運(yùn)而生，數(shù)字ldo具備數(shù)字電路特性，具有良好的工藝可遷移性，并且能夠工作在較低的電源電壓下。

傳統(tǒng)的無(wú)片外電容的數(shù)字ldo包括一個(gè)電壓比較器、一個(gè)計(jì)數(shù)器、一個(gè)pmosfet(metal-oxide-semiconductorfield-effecttransistor，金屬-氧化層半導(dǎo)體場(chǎng)效晶體管)陣列和一個(gè)反饋電阻網(wǎng)絡(luò)。當(dāng)輸出反饋電壓小于基準(zhǔn)電壓時(shí)比較器輸出低電平，反之輸出高電平，計(jì)數(shù)器根據(jù)比較器的輸出值來(lái)控制pmosfet陣列中晶體管導(dǎo)通數(shù)目，進(jìn)而調(diào)整輸出電壓，最終達(dá)到穩(wěn)定輸出電壓的目的。現(xiàn)有技術(shù)中，由于數(shù)字ldo中pmos晶體管在每個(gè)時(shí)鐘周期只有一個(gè)發(fā)生跳變，所以數(shù)字ldo的響應(yīng)速度較慢。因此，如何使數(shù)字低壓差穩(wěn)壓器盡快達(dá)到穩(wěn)壓值以實(shí)現(xiàn)輸出穩(wěn)壓成為待解決的問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施例提供一種數(shù)字低壓差穩(wěn)壓器及其控制方法，用于使數(shù)字低壓差穩(wěn)壓器盡快達(dá)到穩(wěn)壓值以實(shí)現(xiàn)輸出穩(wěn)壓。

為達(dá)到上述目的，本發(fā)明的實(shí)施例采用如下技術(shù)方案：

第一方面，提供一種數(shù)字低壓差穩(wěn)壓器，包括：電壓比較器、計(jì)數(shù)器、解碼器、pmosfet陣列以及除法器；

電壓比較器的輸出端連接計(jì)數(shù)器的第一輸入端，計(jì)數(shù)器的輸出端連接解碼器的輸入端，解碼器的輸出端連接pmosfet陣列的輸入端，pmosfet陣列的輸出端分別連接電壓比較器的正向輸入端以及除法器的第一輸入端，除法器的輸出端連接計(jì)數(shù)器的第二輸入端，電壓比較器的負(fù)向輸入端接收參考電壓；

電壓比較器用于通過(guò)正向輸入端接收pmosfet陣列輸出的實(shí)際電壓，通過(guò)負(fù)向輸入端接收參考電壓，比較實(shí)際電壓和參考電壓獲取電平信號(hào)，并將電平信號(hào)發(fā)送至計(jì)數(shù)器；

除法器用于根據(jù)為pmosfet陣列預(yù)配置的輸出電壓以及至少兩個(gè)時(shí)鐘周期內(nèi)pmosfet陣列輸出的實(shí)際電壓進(jìn)行計(jì)算，得出第一數(shù)值并將第一數(shù)值發(fā)送至計(jì)數(shù)器，其中第一數(shù)值對(duì)應(yīng)解碼器對(duì)pmosfet陣列中pmosfet控制的數(shù)量；

計(jì)數(shù)器用于根據(jù)電平信號(hào)以及第一數(shù)值生成控制信號(hào)，并將控制信號(hào)發(fā)送至解碼器；

解碼器用于接收計(jì)數(shù)器發(fā)送的控制信號(hào)并根據(jù)控制信號(hào)控制pmosfet陣列中晶體管的導(dǎo)通數(shù)目。

具體的，除法器具體用于根據(jù)公式計(jì)算n的值；其中，v0為pmosfet陣列預(yù)配置的輸出電壓；vx為至少兩個(gè)周期內(nèi)，每相鄰兩個(gè)周期之間pmosfet陣列輸出的實(shí)際電壓的變化值的平均值。

可選的，除法器還用于將n的值通過(guò)四舍五入取得整數(shù)c，通過(guò)進(jìn)制轉(zhuǎn)換將c的值轉(zhuǎn)換為第一數(shù)值并發(fā)送至計(jì)數(shù)器，其中進(jìn)制轉(zhuǎn)換為將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)。

可選的，計(jì)數(shù)器的第三輸入端連接第一時(shí)鐘信號(hào)端，除法器的第二輸入端連接第二時(shí)鐘信號(hào)端；

計(jì)數(shù)器還用于根據(jù)第一時(shí)鐘信號(hào)端獲取時(shí)鐘周期；

除法器還用于存儲(chǔ)pmosfet陣列預(yù)配置的輸出電壓，除法器還用于根據(jù)第二時(shí)鐘信號(hào)端的時(shí)鐘信號(hào)獲取時(shí)鐘周期。

可選的，該數(shù)字低壓差穩(wěn)壓器還包括：反饋電阻網(wǎng)絡(luò)，反饋電阻網(wǎng)絡(luò)的第一端連接pmosfet陣列的輸出端，反饋電阻網(wǎng)絡(luò)的第二端接地；

反饋電阻網(wǎng)絡(luò)用于對(duì)pmosfet陣列的輸出端輸出的電流進(jìn)行分流。

第二方面，提供一種數(shù)字低壓差穩(wěn)壓器的控制方法，用于控制第一方面實(shí)施例所述的數(shù)字低壓差穩(wěn)壓器，該方法包括：

接收參考電壓以及pmosfet陣列輸出的目標(biāo)電壓，比較目標(biāo)電壓和參考電壓獲取電平信號(hào)；

根據(jù)為pmosfet陣列預(yù)配置的輸出電壓以及至少兩個(gè)時(shí)鐘周期內(nèi)pmosfet陣列輸出的實(shí)際電壓進(jìn)行計(jì)算，得出第一數(shù)值并將第一數(shù)值，第一數(shù)值對(duì)應(yīng)pmosfet陣列中pmosfet控制的數(shù)量；

根據(jù)電平信號(hào)以及第一數(shù)值生成控制信號(hào)；

根據(jù)控制信號(hào)控制pmosfet陣列中晶體管的導(dǎo)通數(shù)目。

具體的，根據(jù)為pmosfet陣列預(yù)配置的輸出電壓以及至少兩個(gè)時(shí)鐘周期內(nèi)pmosfet陣列輸出的實(shí)際電壓進(jìn)行計(jì)算，包括：

根據(jù)公式計(jì)算n的值；其中，v0為設(shè)定的輸出電壓；vx為至少兩個(gè)周期內(nèi)，每相鄰兩個(gè)周期之間pmosfet陣列輸出的實(shí)際電壓的變化值的平均值。

可選的，得出第一數(shù)值包括：

將n的值通過(guò)四舍五入取得整數(shù)c，通過(guò)進(jìn)制轉(zhuǎn)換將c的值轉(zhuǎn)換為第一數(shù)值，其中進(jìn)制轉(zhuǎn)換為將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)。

可選的，該方法還包括：獲取時(shí)鐘周期，存儲(chǔ)pmosfet陣列預(yù)配置的輸出電壓。

可選的，該方法還包括：對(duì)pmosfet陣列輸出的電流進(jìn)行分流。

本發(fā)明實(shí)施例提供的數(shù)字低壓差穩(wěn)壓器，包括：電壓比較器、計(jì)數(shù)器、解碼器、pmosfet陣列以及除法器；電壓比較器通過(guò)正向輸入端接收pmosfet陣列輸出的實(shí)際電壓，通過(guò)負(fù)向輸入端接收參考電壓，比較實(shí)際電壓和參考電壓獲取電平信號(hào)，并將電平信號(hào)發(fā)送至計(jì)數(shù)器；除法器根據(jù)為pmosfet陣列預(yù)配置的輸出電壓以及至少兩個(gè)時(shí)鐘周期內(nèi)pmosfet陣列輸出的實(shí)際電壓進(jìn)行計(jì)算，得出第一數(shù)值并將第一數(shù)值發(fā)送至計(jì)數(shù)器，其中第一數(shù)值對(duì)應(yīng)解碼器對(duì)pmosfet陣列中pmosfet控制的數(shù)量；計(jì)數(shù)器根據(jù)電平信號(hào)以及第一數(shù)值生成控制信號(hào)，并將控制信號(hào)發(fā)送至解碼器；解碼器接收計(jì)數(shù)器發(fā)送的控制信號(hào)并根據(jù)控制信號(hào)控制pmosfet陣列中晶體管的導(dǎo)通數(shù)目，可以使數(shù)字低壓差穩(wěn)壓器盡快達(dá)到穩(wěn)壓值以實(shí)現(xiàn)輸出穩(wěn)壓。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明的實(shí)施例提供的數(shù)字低壓差穩(wěn)壓器示意圖之一；

圖2為本發(fā)明的實(shí)施例提供的數(shù)字低壓差穩(wěn)壓器中的pmosfet陣列圖；

圖3為本發(fā)明的實(shí)施例提供的數(shù)字低壓差穩(wěn)壓器示意圖之二；

圖4為本發(fā)明的實(shí)施例提供的數(shù)字低壓差穩(wěn)壓器的控制方法流程圖；

圖5為本發(fā)明的實(shí)施例提供的數(shù)字低壓差穩(wěn)壓器的工作流程示意圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

本申請(qǐng)中的“a和/或b”表示三種選擇：a，或者，b，或者，a和b。也即“和/或”即可以表示“和“的關(guān)系，也可以表示“或”的關(guān)系。

還需要說(shuō)明的是，本申請(qǐng)中的“第一”、“第二”等字樣僅僅是為了對(duì)功能和作用基本相同的相同項(xiàng)或相似項(xiàng)進(jìn)行區(qū)分，“第一”、“第二”等字樣并不是在對(duì)數(shù)量和執(zhí)行次序進(jìn)行限定。

本發(fā)明的實(shí)施例提供一種數(shù)字低壓差穩(wěn)壓器，參照?qǐng)D1所示，包括電壓比較器10、計(jì)數(shù)器11、解碼器12、pmosfet陣列13以及除法器14。

其中，電壓比較器10的輸出端連接計(jì)數(shù)器11的第一輸入端，計(jì)數(shù)器11的輸出端連接解碼器12的輸入端，解碼器12的輸出端連接pmosfet陣列13的輸入端，pmosfet陣列13的輸出端分別連接電壓比較器10的正向輸入端以及除法器14的第一輸入端，除法器14的輸出端連接計(jì)數(shù)器11的第二輸入端，電壓比較器10的負(fù)向輸入端接收參考電壓(英文：voltagereference，簡(jiǎn)稱(chēng)：vref)。

電壓比較器10用于對(duì)正輸入端的輸入電壓與負(fù)輸入端的輸入電壓進(jìn)行比較并輸出電平信號(hào)。

電壓比較器10用于通過(guò)正向輸入端接收pmosfet陣列13輸出的實(shí)際電壓，通過(guò)負(fù)向輸入端接收參考電壓，比較實(shí)際電壓和參考電壓獲取電平信號(hào)，并將電平信號(hào)發(fā)送至計(jì)數(shù)器11。

示例性的，電壓比較器10的負(fù)向輸入端的接收的參考電壓是指測(cè)量電壓值時(shí)，用作參考點(diǎn)的電壓值，在低壓差穩(wěn)壓器進(jìn)行工作下，電壓比較器10的正向輸入端的輸入電壓為pmosfet陣列13的輸出端的輸出電壓，電壓比較器10對(duì)正輸入端的輸入電壓與參考電壓進(jìn)行比較，當(dāng)電壓比較器10正輸入端的輸入電壓大于參考電壓，電壓比較器10輸出高電平信號(hào)，當(dāng)電壓比較器10正輸入端的輸入電壓小于參考電壓，電壓比較器10輸出低電平信號(hào)。

除法器14用于根據(jù)為pmosfet陣列預(yù)配置的輸出電壓以及至少兩個(gè)時(shí)鐘周期內(nèi)pmosfet陣列輸出的實(shí)際電壓進(jìn)行計(jì)算，得出第一數(shù)值并將第一數(shù)值發(fā)送至計(jì)數(shù)器11，其中第一數(shù)值對(duì)應(yīng)解碼器12對(duì)pmosfet陣列13中pmosfet控制的數(shù)量。

具體的，除法器14獲取相鄰兩個(gè)周期內(nèi)pmosfet陣列13輸出的實(shí)際電壓的變化值vx，需要說(shuō)明的是，也可以將時(shí)鐘周期范圍擴(kuò)大，設(shè)置為三個(gè)周期或者更多的時(shí)鐘周期來(lái)測(cè)pmosfet陣列13輸出的實(shí)際電壓的變化值的平均值vx，即vx為至少兩個(gè)周期內(nèi)，每相鄰兩個(gè)周期之間pmosfet陣列輸出的實(shí)際電壓的變化值的平均值，本發(fā)明的實(shí)施例以相鄰兩個(gè)時(shí)鐘周期為例進(jìn)行說(shuō)明，除法器14存儲(chǔ)的pmosfet陣列13預(yù)配置的輸出電壓為vo，除法器14根據(jù)設(shè)置的公式計(jì)算n的值，將n的值通過(guò)四舍五入取得整數(shù)c，并將該整數(shù)c通過(guò)進(jìn)制轉(zhuǎn)換將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)，即第一數(shù)值，該第一數(shù)值對(duì)應(yīng)解碼器12對(duì)pmosfet陣列13中pmosfet控制的數(shù)量；即對(duì)應(yīng)為在下一時(shí)鐘周期pmosfet陣列13中pmos晶體管導(dǎo)通的數(shù)目。

計(jì)數(shù)器11用于根據(jù)電平信號(hào)以及第一數(shù)值生成控制信號(hào)，并將控制信號(hào)發(fā)送至解碼器12；

具體的，計(jì)數(shù)器11通過(guò)接收電壓比較器10發(fā)送的高電平信號(hào)或低電平信號(hào)以及除法器14發(fā)送的第一數(shù)值生成控制信號(hào)，并將控制信號(hào)發(fā)送至解碼器12。示例性的，計(jì)數(shù)器是由基本的計(jì)數(shù)單元和一些控制門(mén)所組成，計(jì)數(shù)單元?jiǎng)t由一系列具有存儲(chǔ)信息功能的各類(lèi)觸發(fā)器構(gòu)成，這些觸發(fā)器有rs觸發(fā)器、t觸發(fā)器、d觸發(fā)器及jk觸發(fā)器等。其不僅能記錄輸入時(shí)鐘脈沖的個(gè)數(shù)，還可以實(shí)現(xiàn)分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列等。例如，計(jì)算機(jī)中的時(shí)序發(fā)生器、分頻器、指令計(jì)數(shù)器等都要使用計(jì)數(shù)器。計(jì)數(shù)器的種類(lèi)很多。按時(shí)鐘脈沖輸入方式的不同，可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器；按進(jìn)位體制的不同，可分為二進(jìn)制計(jì)數(shù)器和非二進(jìn)制計(jì)數(shù)器；按計(jì)數(shù)過(guò)程中數(shù)字增減趨勢(shì)的不同，可分為加計(jì)數(shù)器、減計(jì)數(shù)器和可逆計(jì)數(shù)器。

可選的，計(jì)數(shù)器11的第三輸入端連接第一時(shí)鐘信號(hào)端clk1，計(jì)數(shù)器11根據(jù)第一時(shí)鐘信號(hào)端clk1獲取時(shí)鐘周期，除法器14的第二輸入端連接第二時(shí)鐘信號(hào)端，根據(jù)第二時(shí)鐘信號(hào)端clk2的時(shí)鐘信號(hào)獲取時(shí)鐘周期。需要說(shuō)明的是，第一時(shí)鐘信號(hào)端clk1與第二時(shí)鐘信號(hào)端clk2輸出的時(shí)鐘信號(hào)是同步的，因此計(jì)數(shù)器11的時(shí)鐘周期與除法器14的時(shí)鐘周期同步。

解碼器12用于接收計(jì)數(shù)器發(fā)送的控制信號(hào)并根據(jù)控制信號(hào)控制pmosfet陣列13中晶體管的導(dǎo)通數(shù)目。

具體的，解碼器12將第一數(shù)值進(jìn)行解析，即通過(guò)進(jìn)制轉(zhuǎn)換將第一數(shù)值轉(zhuǎn)換為十進(jìn)制數(shù)，該十進(jìn)制數(shù)為正整數(shù)，并通過(guò)計(jì)數(shù)器11發(fā)送的高電平信號(hào)或低電平信號(hào)以及該十進(jìn)制數(shù)判斷有幾個(gè)高電平信號(hào)或低電平信號(hào)，因?yàn)閜mosfet陣列13中為pmos晶體管，pmos晶體管為高電平截止，低電平導(dǎo)通，因此當(dāng)該十進(jìn)制數(shù)為20時(shí)且電平信號(hào)為低電平，解碼器12控制pmosfet陣列13中晶體管的導(dǎo)通數(shù)目為20。

示例性的，參照?qǐng)D2所示為本發(fā)明的實(shí)施例提供的數(shù)字低壓差穩(wěn)壓器中的pmosfet陣列圖，所述pmosfet陣列由多個(gè)pmos晶體管組成，連接所述pmosfet陣列13輸入端的解碼器12用于向所述pmosfet陣列輸入m個(gè)高電平或低電平信號(hào)，當(dāng)輸入m個(gè)高電平信號(hào)時(shí)，則有m個(gè)pmos晶體管關(guān)斷，當(dāng)輸入m個(gè)低電平信號(hào)時(shí)，則有m個(gè)pmos晶體管導(dǎo)通。

示例性的，對(duì)本發(fā)明實(shí)施例提供的數(shù)字低壓差穩(wěn)壓器快速達(dá)到穩(wěn)壓值的過(guò)程作舉例說(shuō)明，在第一個(gè)時(shí)鐘周期pmosfet陣列的輸出端輸出的電壓為v1，v1＝0.2v，第二個(gè)時(shí)鐘周期pmosfet陣列的輸出端輸出的電壓為v2，v2＝0.25v,vx＝v2-v1＝0.05v,設(shè)除法器存儲(chǔ)pmosfet陣列13預(yù)配置的輸出電壓v0為1.5v，根據(jù)公式得出n＝30，即n的值四舍五入取得的整數(shù)c＝30，再通過(guò)計(jì)數(shù)器11以及解碼器12，當(dāng)解碼器12接收到低電平信號(hào)以及解析出第一數(shù)值后，控制pmosfet陣列13中pmos晶體管導(dǎo)通的數(shù)目為30個(gè)，即在第三個(gè)時(shí)鐘周期，該數(shù)字低壓差穩(wěn)壓器達(dá)到穩(wěn)壓值以實(shí)現(xiàn)輸出穩(wěn)壓。

示例性的，在第一個(gè)時(shí)鐘周期pmosfet陣列的輸出端輸出的電壓為v1，v1＝0.2，第二個(gè)時(shí)鐘周期pmosfet陣列的輸出端輸出的電壓為v2，v2＝0.25v，第三個(gè)時(shí)鐘周期pmosfet陣列的輸出端輸出的電壓為v3，v3＝0.32v，得出vx＝0.06v，設(shè)除法器存儲(chǔ)的設(shè)定電壓v0為1.7v，根據(jù)公式得出n＝28.3，因?yàn)閿?shù)值c為n的值四舍五入取得的整數(shù)。所以c＝28，再通過(guò)計(jì)數(shù)器11以及解碼器12，當(dāng)解碼器12接收到低電平信號(hào)以及解析出第一數(shù)值后，控制pmosfet陣列13中pmos晶體管導(dǎo)通的數(shù)目為28個(gè)，即在第四個(gè)時(shí)鐘周期，該數(shù)字低壓差穩(wěn)壓器達(dá)到穩(wěn)壓值以實(shí)現(xiàn)輸出穩(wěn)壓。

本發(fā)明實(shí)施例提供的數(shù)字低壓差穩(wěn)壓器，包括：電壓比較器、計(jì)數(shù)器、解碼器、pmosfet陣列以及除法器；電壓比較器通過(guò)正向輸入端接收pmosfet陣列輸出的實(shí)際電壓，通過(guò)負(fù)向輸入端接收參考電壓，比較實(shí)際電壓和參考電壓獲取電平信號(hào)，并將電平信號(hào)發(fā)送至計(jì)數(shù)器；除法器根據(jù)為pmosfet陣列預(yù)配置的輸出電壓以及至少兩個(gè)時(shí)鐘周期內(nèi)pmosfet陣列輸出的實(shí)際電壓進(jìn)行計(jì)算，得出第一數(shù)值并將第一數(shù)值發(fā)送至計(jì)數(shù)器，其中第一數(shù)值對(duì)應(yīng)解碼器對(duì)pmosfet陣列中pmosfet控制的數(shù)量；計(jì)數(shù)器根據(jù)電平信號(hào)以及第一數(shù)值生成控制信號(hào)，并將控制信號(hào)發(fā)送至解碼器；解碼器接收計(jì)數(shù)器發(fā)送的控制信號(hào)并根據(jù)控制信號(hào)控制pmosfet陣列中晶體管的導(dǎo)通數(shù)目，可以使數(shù)字低壓差穩(wěn)壓器盡快達(dá)到穩(wěn)壓值以實(shí)現(xiàn)輸出穩(wěn)壓。

可選的，本發(fā)明實(shí)施例提供的數(shù)字低壓差穩(wěn)壓器中，參照?qǐng)D3所示，還包括：反饋電阻網(wǎng)絡(luò)15，反饋電阻網(wǎng)絡(luò)15的第一端連接pmosfet陣列13的輸出端，反饋電阻網(wǎng)絡(luò)15的第二端接地，反饋電阻網(wǎng)絡(luò)15用于對(duì)pmosfet陣列13的輸出端輸出的電流進(jìn)行分流。

示例性的，反饋電阻網(wǎng)絡(luò)15包括一個(gè)電阻r1，該電阻r1用于對(duì)pmosfet陣列13的輸出端的電流進(jìn)行分流以避免數(shù)字低壓差穩(wěn)壓器的電流過(guò)大而導(dǎo)致內(nèi)部器件損壞。進(jìn)一步的，該反饋電阻網(wǎng)絡(luò)15也可以包括兩個(gè)或兩個(gè)以上的電阻以及其任意的組合連接方式，本發(fā)明對(duì)反饋電阻網(wǎng)絡(luò)15中的電阻以及其互相的連接方式不做限定，只要能實(shí)現(xiàn)對(duì)pmosfet陣列13的輸出端的電流進(jìn)行分流的作用即可。

本發(fā)明實(shí)施例提供一種數(shù)字低壓差穩(wěn)壓器的控制方法，用于控制上述實(shí)施例的提供的數(shù)字低壓差穩(wěn)壓器，參照?qǐng)D4所示，該方法包括：

s11、接收參考電壓以及pmosfet陣列輸出的目標(biāo)電壓，比較目標(biāo)電壓和參考電壓獲取電平信號(hào)。

具體的，電壓比較器的負(fù)向輸入端的接收電壓為參考電壓，參考電壓是指測(cè)量電壓值時(shí)，用作參考點(diǎn)的電壓值，在低壓差穩(wěn)壓器進(jìn)行工作下，電壓比較器的正向輸入端的輸入電壓為pmosfet陣列的輸出端的輸出電壓，電壓比較器對(duì)正輸入端的輸入電壓與參考電壓進(jìn)行比較，當(dāng)電壓比較器正輸入端的輸入電壓大于參考電壓，電壓比較器輸出高電平信號(hào)，當(dāng)電壓比較器正輸入端的輸入電壓小于參考電壓，電壓比較器輸出低電平信號(hào)。

s12、根據(jù)為pmosfet陣列預(yù)配置的輸出電壓以及至少兩個(gè)時(shí)鐘周期內(nèi)pmosfet陣列輸出的實(shí)際電壓進(jìn)行計(jì)算，得出第一數(shù)值并將第一數(shù)值，第一數(shù)值對(duì)應(yīng)pmosfet陣列中pmosfet控制的數(shù)量。

具體的，參照?qǐng)D5所示的數(shù)字低壓差穩(wěn)壓器的工作流程示意圖，除法器14獲取相鄰兩個(gè)周期內(nèi)pmosfet陣列13輸出的實(shí)際電壓的變化值vx，需要說(shuō)明的是，也可以將時(shí)鐘周期范圍擴(kuò)大，設(shè)置為三個(gè)周期或者更多的時(shí)鐘周期來(lái)測(cè)pmosfet陣列13輸出的實(shí)際電壓的變化值的平均值vx，即vx為至少兩個(gè)周期內(nèi)，每相鄰兩個(gè)周期之間pmosfet陣列輸出的實(shí)際電壓的變化值的平均值，本發(fā)明的實(shí)施例以相鄰兩個(gè)時(shí)鐘周期為例進(jìn)行說(shuō)明，除法器14存儲(chǔ)的pmosfet陣列13預(yù)配置的輸出電壓為vo，除法器14根據(jù)設(shè)置的公式計(jì)算n的值，將n的值通過(guò)四舍五入取得整數(shù)c，并將該整數(shù)c通過(guò)進(jìn)制轉(zhuǎn)換將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)，即第一數(shù)值，該第一數(shù)值對(duì)應(yīng)解碼器12對(duì)pmosfet陣列13中pmosfet控制的數(shù)量；即對(duì)應(yīng)為在下一時(shí)鐘周期pmosfet陣列13中pmos晶體管導(dǎo)通的數(shù)目。

示例性的，在第一個(gè)周期pmosfet陣列的輸出端輸出的電壓為v1，v1＝0.2v，第二個(gè)周期pmosfet陣列的輸出端輸出的電壓為v2，v2＝0.25v,vx＝v2-v1＝0.05v,設(shè)除法器存儲(chǔ)pmosfet陣列13預(yù)配置的輸出電壓v0為1.5v，根據(jù)公式得出n＝30，即n的值四舍五入取得的整數(shù)c＝30，即計(jì)數(shù)器11輸出低電平，pmosfet陣列13中pmos晶體管導(dǎo)通的數(shù)目為30個(gè)，即在第三個(gè)時(shí)鐘周期，該數(shù)字低壓差穩(wěn)壓器達(dá)到穩(wěn)壓值以實(shí)現(xiàn)輸出穩(wěn)壓。

示例性的，在第一個(gè)時(shí)鐘周期pmosfet陣列的輸出端輸出的電壓為v1，v1＝0.2v，第二個(gè)時(shí)鐘周期pmosfet陣列的輸出端輸出的電壓為v2，v2＝0.25v，第三個(gè)時(shí)鐘周期pmosfet陣列的輸出端輸出的電壓為v3，v3＝0.32v，得出vx＝0.06v，設(shè)除法器存儲(chǔ)的設(shè)定電壓v0為1.7v，根據(jù)公式得出n＝28.3，因?yàn)閿?shù)值c為n的值四舍五入取得的整數(shù)。所以c＝28，即計(jì)數(shù)器11輸出低電平，pmosfet陣列13中pmos晶體管導(dǎo)通的數(shù)目為28個(gè)，即在第四個(gè)時(shí)鐘周期，該數(shù)字低壓差穩(wěn)壓器達(dá)到穩(wěn)壓值以實(shí)現(xiàn)輸出穩(wěn)壓。

s13、根據(jù)電平信號(hào)以及第一數(shù)值生成控制信號(hào)。

具體的，計(jì)數(shù)器11通過(guò)接收電壓比較器10發(fā)送的高電平信號(hào)或低電平信號(hào)以及除法器14發(fā)送的第一數(shù)值生成控制信號(hào)，并將控制信號(hào)發(fā)送至解碼器12。示例性的，計(jì)數(shù)器是由基本的計(jì)數(shù)單元和一些控制門(mén)所組成，計(jì)數(shù)單元?jiǎng)t由一系列具有存儲(chǔ)信息功能的各類(lèi)觸發(fā)器構(gòu)成，這些觸發(fā)器有rs觸發(fā)器、t觸發(fā)器、d觸發(fā)器及jk觸發(fā)器等。其不僅能記錄輸入時(shí)鐘脈沖的個(gè)數(shù)，還可以實(shí)現(xiàn)分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列等。例如，計(jì)算機(jī)中的時(shí)序發(fā)生器、分頻器、指令計(jì)數(shù)器等都要使用計(jì)數(shù)器。計(jì)數(shù)器的種類(lèi)很多。按時(shí)鐘脈沖輸入方式的不同，可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器；按進(jìn)位體制的不同，可分為二進(jìn)制計(jì)數(shù)器和非二進(jìn)制計(jì)數(shù)器；按計(jì)數(shù)過(guò)程中數(shù)字增減趨勢(shì)的不同，可分為加計(jì)數(shù)器、減計(jì)數(shù)器和可逆計(jì)數(shù)器。

可選的，獲取時(shí)鐘周期具體為計(jì)數(shù)器根據(jù)第一時(shí)鐘信號(hào)端clk1獲取時(shí)鐘周期，除法器14根據(jù)第二時(shí)鐘信號(hào)端clk2的時(shí)鐘信號(hào)獲取時(shí)鐘周期。需要說(shuō)明的是，第一時(shí)鐘信號(hào)端clk1與第二時(shí)鐘信號(hào)端clk2輸出的時(shí)鐘信號(hào)是同步的，因此計(jì)數(shù)器11的時(shí)鐘周期與除法器14的時(shí)鐘周期同步。

s14、根據(jù)控制信號(hào)控制pmosfet陣列中晶體管的導(dǎo)通數(shù)目。

具體的，解碼器12將第一數(shù)值進(jìn)行解析，即通過(guò)進(jìn)制轉(zhuǎn)換將第一數(shù)值轉(zhuǎn)換為十進(jìn)制數(shù)，該十進(jìn)制數(shù)為正整數(shù)，并通過(guò)計(jì)數(shù)器11發(fā)送的高電平信號(hào)或低電平信號(hào)以及該十進(jìn)制數(shù)判斷有幾個(gè)高電平信號(hào)或低電平信號(hào)，因?yàn)閜mosfet陣列13中為pmos晶體管，pmos晶體管為高電平截止，低電平導(dǎo)通，因此當(dāng)該十進(jìn)制數(shù)為20時(shí)，電平信號(hào)為低電平，則解碼器12控制pmosfet陣列13中晶體管的導(dǎo)通數(shù)目為20。

本發(fā)明實(shí)施例提供的數(shù)字低壓差穩(wěn)壓器的控制方法，通過(guò)接收參考電壓以及pmosfet陣列輸出的目標(biāo)電壓，比較目標(biāo)電壓和參考電壓獲取電平信號(hào)，根據(jù)為pmosfet陣列預(yù)配置的輸出電壓以及至少兩個(gè)時(shí)鐘周期內(nèi)pmosfet陣列輸出的實(shí)際電壓進(jìn)行計(jì)算，得出第一數(shù)值并將第一數(shù)值，第一數(shù)值對(duì)應(yīng)pmosfet陣列中pmosfet控制的數(shù)量，根據(jù)電平信號(hào)以及第一數(shù)值生成控制信號(hào)，根據(jù)控制信號(hào)控制pmosfet陣列中晶體管的導(dǎo)通數(shù)目，可以使數(shù)字低壓差穩(wěn)壓器盡快達(dá)到穩(wěn)壓值以實(shí)現(xiàn)輸出穩(wěn)壓。

可選的，本發(fā)明實(shí)施例提供的數(shù)字低壓差穩(wěn)壓器的控制方法還包括：對(duì)pmosfet陣列的輸出電流進(jìn)行分流。

示例性的，反饋電阻網(wǎng)絡(luò)15包括一個(gè)電阻r1，該電阻r1對(duì)pmosfet陣列13的輸出端的電流進(jìn)行分流以避免數(shù)字低壓差穩(wěn)壓器的電流過(guò)大而導(dǎo)致內(nèi)部器件損壞。進(jìn)一步的，該反饋電阻網(wǎng)絡(luò)15也可以包括兩個(gè)或兩個(gè)以上的電阻以及其任意的組合連接方式，本發(fā)明對(duì)反饋電阻網(wǎng)絡(luò)15中的電阻以及其互相的連接方式不做限定，只要能實(shí)現(xiàn)對(duì)pmosfet陣列13的輸出端的電流進(jìn)行分流的作用即可。

以上所述，僅為本發(fā)明的具體實(shí)施方式，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。