本發(fā)明屬于電力電子技術(shù)領(lǐng)域，具體涉及一種基于FPGA的誤差校正裝置及方法。

背景技術(shù)：

隨著大功率電力電子裝置的發(fā)展，其系統(tǒng)龐大功能復(fù)雜，控制精度高，因此對相關(guān)的輸入輸出模擬量的數(shù)量要求增多，精度也要求越來越高。

隨著FPGA價格的下降和開發(fā)技術(shù)的成熟，在現(xiàn)階段的應(yīng)用中采用FPGA進(jìn)行接口的擴(kuò)展與控制已是一種普遍的應(yīng)用和手段。由于在實(shí)際應(yīng)用電路中電子元器件的非線性特性，難免會使得控制輸出量以及采樣輸入值與實(shí)際值間產(chǎn)生誤差。

現(xiàn)有技術(shù)條件下一般都是在主算法中對其進(jìn)行修正。這本身就會帶來運(yùn)算的壓力，尤其當(dāng)這些值數(shù)量非常大時，就會嚴(yán)重影響控制性能。

另一方面，在復(fù)雜的系統(tǒng)中一般會有多個需要矯正的單元，單元的增減或更換都需要對主程序進(jìn)行修改，這一方面增加了開發(fā)的難度，另一方面也增大了的出錯的概率。

技術(shù)實(shí)現(xiàn)要素：

為了克服現(xiàn)有技術(shù)的缺點(diǎn)和不足，本發(fā)明的目的之一是提供一種基于FPGA的誤差校正裝置，主要應(yīng)用于對采用FPGA進(jìn)行采樣輸入、輸出等的精度校正功能，尤其適用于對誤差有一定要求和對精度要求較高的設(shè)備。

本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是：一種基于FPGA的誤差校正裝置，包括含有FPGA芯片的待校正單元、信號處理單元、輸入源、輸出接收端和標(biāo)準(zhǔn)測量裝置；所述的FPGA芯片內(nèi)設(shè)有控制模塊和校正模塊，所述的控制模塊上連接有存儲單元，控制模塊與信號處理單元通信，將其傳輸過來的數(shù)據(jù)進(jìn)行校驗(yàn)并存儲到對應(yīng)的存儲空間中；所述的校正模塊根據(jù)校正信息對輸入輸出數(shù)據(jù)進(jìn)行校正；所述的信號處理單元完成校正表的生成，轉(zhuǎn)化為FPGA芯片能夠識別的數(shù)據(jù)格式輸送至存儲單元；所述的標(biāo)準(zhǔn)測量裝置用于對輸入輸出量進(jìn)行測量，其測量值即被認(rèn)為實(shí)際的物理值。

所述的一種基于FPGA的誤差校正裝置，其FPGA芯片包括FPGA模塊和HPS模塊，所述的控制模塊和校正模塊位于HPS模塊內(nèi)。

所述的一種基于FPGA的誤差校正裝置，其存儲單元為用于配置FPGA芯片的EPCS芯片或其他存儲芯片。

所述的一種基于FPGA的誤差校正裝置，其存儲單元為用于配置FPGA芯片的FLASH芯片。

本發(fā)明的目的之二是提供一種在不改變原有硬件的基礎(chǔ)上實(shí)現(xiàn)對采樣輸入、輸出等的誤差校正，并實(shí)現(xiàn)校正運(yùn)算和校正參數(shù)存儲本地化，提高單元的模塊化程度，減輕上層軟件的運(yùn)算壓力，簡化系統(tǒng)維護(hù)的難度的誤差校正方法。

本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是：一種基于FPGA的誤差校正方法，步驟如下：

S01：根據(jù)輸入輸出范圍和精度要求確定采樣點(diǎn)值；

S02：根據(jù)待校正單元的采樣值或輸出值，標(biāo)準(zhǔn)測量裝置的測量值以及采樣點(diǎn)值生成一個校正表；

S03：將校正表進(jìn)行格式轉(zhuǎn)換并下載至存儲單元中；

S04：FPGA芯上電時根據(jù)校正表自動對各個通道進(jìn)行校正，完成誤差校正功能。

用于輸入校正時，首先需要設(shè)定采樣范圍和采樣步長，這樣就確定了采樣觸發(fā)點(diǎn)，然后輸入激勵，將校正前的采樣點(diǎn)值與標(biāo)準(zhǔn)測量裝置的測量值同時輸入校正運(yùn)算單元，當(dāng)標(biāo)準(zhǔn)測量值=采樣觸發(fā)點(diǎn)值時，便自動觸發(fā)校正運(yùn)算，并結(jié)合校正前采樣點(diǎn)值生成校正表，當(dāng)完成整個設(shè)定范圍采樣點(diǎn)校正后，對校正表進(jìn)行數(shù)據(jù)轉(zhuǎn)換，轉(zhuǎn)成能夠被FPGA側(cè)識別并存儲的數(shù)據(jù)格式。

用于輸出校正時，首先確定采樣觸發(fā)點(diǎn)，輸入設(shè)定值，然后根據(jù)器件所對應(yīng)的換算關(guān)系得出器件的驅(qū)動值，驅(qū)動器件，測量輸出，并將測量值與設(shè)定值作比較，根據(jù)比較結(jié)果修正驅(qū)動值，直至誤差滿足要求，然后將設(shè)定值與驅(qū)動值生成校正表，進(jìn)入下一個校正點(diǎn)，直至完成設(shè)定范圍的校正，最后對校正表進(jìn)行數(shù)據(jù)轉(zhuǎn)換，轉(zhuǎn)成能夠被FPGA側(cè)識別并存儲的數(shù)據(jù)格式。

本發(fā)明的有益效果是：

本裝置通過標(biāo)準(zhǔn)測量裝置得到實(shí)際值，與處理單元中的理論值作比較，得出其修正值，并將修正值存儲在FPGA的配置芯片分區(qū)中，在上電時FPGA能自動調(diào)用修正值進(jìn)行輸入輸出通道的校正。

本發(fā)明方法能夠在不改變現(xiàn)有硬件的情況下，提高單元的采樣及輸出精度，并且實(shí)現(xiàn)校正參數(shù)的本地化，避免了對系統(tǒng)中多個單元校正值進(jìn)行管理的麻煩，有效的提高了效率與可靠性；實(shí)現(xiàn)了在不改變原有硬件的基礎(chǔ)上，通過軟件對采樣輸入、受控輸出的誤差校正；正常工作時，校正工作在上電后由FPGA自動配置完成，多路校正可并行完成，運(yùn)算速度高，校正數(shù)據(jù)實(shí)現(xiàn)了本地化存儲和管理，避免了系統(tǒng)中單元的增減或更換都需要對上層程序進(jìn)行修改的麻煩，降低了系統(tǒng)的維護(hù)難度，提高了可靠性。

附圖說明

圖1是本發(fā)明校正數(shù)據(jù)生成時的功能單元連接關(guān)系圖；

圖2是本發(fā)明輸入校正的過程示意圖；

圖3是本發(fā)明輸出校正的過程示意圖。

具體實(shí)施方式

為了更加清楚的闡述本發(fā)明方案，下面結(jié)合附圖和實(shí)例對發(fā)明內(nèi)容進(jìn)行進(jìn)一步的說明。應(yīng)當(dāng)理解，此處所描述的具體是實(shí)施例僅用于解釋本發(fā)明，保護(hù)范圍并不局限于所述實(shí)例。

參照圖1所示，本發(fā)明公開了一種基于FPGA的誤差校正裝置，包括含有FPGA芯片的待校正單元、信號處理單元、輸入源、輸出接收端和標(biāo)準(zhǔn)測量裝置。

所述的FPGA芯片內(nèi)設(shè)有控制模塊和校正模塊。

所述的待校正單元能夠根據(jù)校正數(shù)據(jù)自動配置FPGA完成數(shù)據(jù)的校正工作，并實(shí)現(xiàn)校正參數(shù)存儲與管理功能本地化，包括設(shè)置在FPGA芯片中的控制模塊和校正模塊，所述的FPGA芯片包括FPGA模塊和HPS模塊，所述的控制模塊和校正模塊位于HPS模塊內(nèi)所述的控制模塊上連接有存儲單元，控制模塊與信號處理單元通信，將其傳輸過來的數(shù)據(jù)進(jìn)行校驗(yàn)并存儲到對應(yīng)的存儲空間中，控制模塊負(fù)責(zé)在存儲空間中開辟一塊可用的空間供參數(shù)存儲與管理，并在系統(tǒng)上電后自動配置校正模塊；所述的校正模塊根據(jù)校正信息對輸入輸出數(shù)據(jù)進(jìn)行校正，其具有并行特性能夠快速地對多路數(shù)據(jù)量進(jìn)行校正，即將數(shù)據(jù)存儲在與FPGA相連的存儲單元中實(shí)現(xiàn)多路數(shù)據(jù)的并行處理，以提高了數(shù)據(jù)處理速度；

所述的信號處理單元完成數(shù)據(jù)校正和數(shù)據(jù)格式轉(zhuǎn)換功能，根據(jù)設(shè)定的精度要求、理論值與實(shí)際值比較的結(jié)果，根據(jù)算法自動完成校正表的生成，并將其轉(zhuǎn)化為FPGA芯片能夠識別的數(shù)據(jù)格式，最終將數(shù)據(jù)輸送至FPGA側(cè)的存儲單元。

本部分為校正參數(shù)的運(yùn)算單元，其可以是帶校正單元所在系統(tǒng)的上位部分，也可以是獨(dú)立的其它裝置，其主要功能是通過對比理論值與實(shí)際采樣值之間的差別進(jìn)行校正參數(shù)的計(jì)算，因?yàn)樾Ｕ龜?shù)據(jù)所需的存儲空間與采樣點(diǎn)的數(shù)量線性相關(guān)，所以應(yīng)根據(jù)采樣精度要求合理的選擇采樣間隔。

所述的標(biāo)準(zhǔn)測量裝置用于對輸入輸出量進(jìn)行測量，其測量值即被認(rèn)為實(shí)際的物理值，所以標(biāo)準(zhǔn)測量裝置的選擇應(yīng)能滿足校正所需的精度要求。

所述的外部輸入源、輸出接收端、標(biāo)準(zhǔn)測量裝置，屬于輔助裝置，可根據(jù)具體的對象和精度要求自行選定。

外部輸入源與輸出接收端為本校正系統(tǒng)的附屬設(shè)備，需要根據(jù)具體的待校正量進(jìn)行選定，如若為AD轉(zhuǎn)換電路則外部輸入源可選用滿足要求的可調(diào)電壓源；若為DA轉(zhuǎn)換電路則輸出接收端可選滿足要求的電阻即可，即兩者的有無和選擇要根據(jù)具體的校正對象自行確定。

若測量裝置有輸出口與信號處理單元對接，則其輸出口可直接接入信號處理單元進(jìn)行校正運(yùn)算，若測量裝置無與信號處理單元對接的輸出口則可以采用手動輸入方式。

存儲單元為FPGA的配置芯片，因?yàn)樾Ｕ龜?shù)據(jù)通常都比較小，F(xiàn)PGA配置芯片的空閑部分即可滿足其要求。這種方案可簡化設(shè)計(jì)復(fù)雜度，也不會增加成本，為控制成本，存儲單元為用于配置FPGA芯片的EPCS芯片或FLASH芯片的空閑部分即可，若有特殊需求也可選用其它形式的存儲單元，但仍視為本專利保護(hù)范圍。

在本實(shí)例中信號處理單元為運(yùn)行在PC中的自編寫軟件，PC通過以太網(wǎng)與待校正單元所在的系統(tǒng)連接，從而獲得待校正單元的數(shù)據(jù)。

一種基于FPGA的誤差校正方法，涉及包括待校正單元、信號處理單元、輸入源、輸出接收端和標(biāo)準(zhǔn)測量裝置的誤差校正裝置，步驟如下：

S01：根據(jù)輸入輸出范圍和精度要求確定采樣點(diǎn)值；

S02：根據(jù)待校正單元的采樣值或輸出值，標(biāo)準(zhǔn)測量裝置的測量值以及采樣點(diǎn)值生成一個校正表；

S03：將校正表進(jìn)行格式轉(zhuǎn)換并下載至存儲單元中；

S04：FPGA芯上電時根據(jù)校正表自動對各個通道進(jìn)行校正，完成誤差校正功能。

校正內(nèi)容可以分為輸入校正和輸出校正兩方面內(nèi)容，其實(shí)現(xiàn)過程如下所示：

如圖2所示，在輸入校正實(shí)例中，首先需要設(shè)定采樣范圍和采樣步長，這樣就確定了采樣觸發(fā)點(diǎn)，然后輸入激勵，將校正前的采樣點(diǎn)值與標(biāo)準(zhǔn)測量裝置的測量值同時輸入校正運(yùn)算單元，當(dāng)標(biāo)準(zhǔn)測量值=采樣觸發(fā)點(diǎn)值時，便自動觸發(fā)校正運(yùn)算，并結(jié)合校正前采樣點(diǎn)值生成校正表，當(dāng)完成整個設(shè)定范圍采樣點(diǎn)校正后，對校正表進(jìn)行數(shù)據(jù)轉(zhuǎn)換，轉(zhuǎn)成能夠被FPGA側(cè)識別并存儲的數(shù)據(jù)格式。

如圖3所示，在輸出校正實(shí)例中，首先確定采樣觸發(fā)點(diǎn)，輸入設(shè)定值，然后根據(jù)器件所對應(yīng)的換算關(guān)系得出器件的驅(qū)動值，驅(qū)動器件，測量輸出，并將測量值與設(shè)定值作比較，根據(jù)比較結(jié)果修正驅(qū)動值，直至誤差滿足要求，然后將設(shè)定值與驅(qū)動值生成校正表，進(jìn)入下一個校正點(diǎn)，直至完成設(shè)定范圍的校正，最后對校正表進(jìn)行數(shù)據(jù)轉(zhuǎn)換，轉(zhuǎn)成能夠被FPGA側(cè)識別并存儲的數(shù)據(jù)格式。

上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，以及部分運(yùn)用的實(shí)施例，對于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明創(chuàng)造構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本發(fā)明的保護(hù)范圍。