本發(fā)明屬于模擬電路技術(shù)領(lǐng)域，具體涉及一種非帶隙無(wú)電阻CMOS基準(zhǔn)源。

背景技術(shù)：

電壓基準(zhǔn)源是模擬集成電路或者混合信號(hào)集成電路領(lǐng)域非常重要的組成部分。其作用是提供一個(gè)不隨溫度和供電電壓變化的參考電壓。

現(xiàn)今成熟的電壓基準(zhǔn)電路通常采用由三極管和電阻組成的帶隙基準(zhǔn)架構(gòu)。針對(duì)帶隙基準(zhǔn)源架構(gòu)的很多改進(jìn)措施也已經(jīng)被提出來(lái)。帶隙基準(zhǔn)源架構(gòu)電路已經(jīng)可以提供一個(gè)非常穩(wěn)定且高精度的參考源。但隨著低功耗應(yīng)用的推廣和芯片集成度的進(jìn)一步提高，帶隙基準(zhǔn)源電路自身的大面積和高功耗等問(wèn)題很難與之相適應(yīng)。針對(duì)這些問(wèn)題，CMOS基準(zhǔn)源電路被提出來(lái)。CMOS基準(zhǔn)源的一個(gè)核心思想是用工作于亞閾值區(qū)域的MOS管模擬三極管的集電極電流和基極-發(fā)射極電壓之間的關(guān)系，得到一個(gè)正溫電壓。但大部分的CMOS基準(zhǔn)源進(jìn)行等效模擬時(shí)忽略了遷移率等非線性溫度項(xiàng)的溫度系數(shù)對(duì)基準(zhǔn)電壓精度的影響。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的，就是針對(duì)上述問(wèn)題，提出一種不需要二極管或者BJT和電阻的CMOS基準(zhǔn)源，同時(shí)該基準(zhǔn)源架構(gòu)可以剔除遷移率等非線性溫度項(xiàng)對(duì)輸出基準(zhǔn)電壓精度的影響。

本發(fā)明的技術(shù)方案是：一種非帶隙無(wú)電阻CMOS基準(zhǔn)源，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6和電流源；電流源的一端接電源，另一端接第六NMOS管MN6的漏極；第六NMOS管MN6的柵極和漏極互連，其源極接地；第三NMOS管MN3的漏極接第五PMOS管MP5的漏極，第三NMOS管MN3的柵極接第六NMOS管MN6的漏極，第三NMOS管MN3的源極接地；第四PMOS管MP4的源極接電壓，其柵極接第五PMOS管MP5的漏極；第五PMOS管MP5的源極接第四PMOS管MP4的漏極，第五PMOS管MP5的柵極接第六PMOS管MP的漏極；第六PMOS管MP的源極接第五PMOS管MP5的漏極，第六PMOS管MP的柵極與六級(jí)互連；第二NMOS管MN2的漏極接第六PMOS管MP的漏極，第二NMOS管MN2的接第六NMOS管MN6的漏極，第二NMOS管MN2的源極接地；第三PMOS管MP的源極接電源，第三PMOS管MP的柵極接第四PMOS管MP4的漏極；第一NMOS管MN1的漏極接第三PMOS管MP的源極，第一NMOS管MN1的源極接地；第二PMOS管MP2的源極接電源，第二PMOS管MP2的柵極接第四PMOS管MP4的漏極；第一PMOS管MP1的源極接第二PMOS管MP2的漏極，第一PMOS管MP1的柵極和漏極接地；第七PMOS管MP7的源極接電源，其柵極和漏極互連；第四NMOS管MN4的漏極接第七PMOS管MP7的漏極，第四NMOS管MN4的柵極接第三PMOS管MP3的漏極，第四NMOS管MN4的源極接地；第八PMOS管MP8的源極接地，其柵極接第七PMOS管MP7的漏極；第九PMOS管MP9的源極接第八PMOS管MP8的漏極，第九PMOS管MP9的柵極接第二PMOS管MP2的漏極，第九PMOS管MP9的漏極接地；第十PMOS管MP10的源極接第八PMOS管MP8的漏極，第十PMOS管MP10的柵極與漏極互連；第五NMOS管MN5的漏極接第十PMOS管MP10的漏極，第五NMOS管MN5的柵極接第三PMOS管MP3的漏極，第五NMOS管MN5的源極接地；第十PMOS管MP10的漏極為基準(zhǔn)源的輸出端。

本發(fā)明的有益效果為，無(wú)需額外的啟動(dòng)電路，電源上電后，基準(zhǔn)電壓自行建立，不需要二極管或者BJT和電阻的CMOS基準(zhǔn)源，同時(shí)該基準(zhǔn)源架構(gòu)可以剔除遷移率等非線性溫度項(xiàng)對(duì)輸出基準(zhǔn)電壓精度的影響。

附圖說(shuō)明

圖1為本發(fā)明的非帶隙無(wú)電阻CMOS基準(zhǔn)源的原理框圖；

圖2為本發(fā)明的非帶隙無(wú)電阻CMOS基準(zhǔn)源的具體電路圖。

具體實(shí)施方式

下面結(jié)合附圖，詳細(xì)描述本發(fā)明的技術(shù)方案：

本發(fā)明的工作原理如圖1所示，利用電路產(chǎn)生電流IB和電壓VB，其中電流IB正比于V_TH，而電壓VB正比于VTH。

I_B∝μT²

V_B∝V_TH

再利用圖1所示的電路將電流IB和電壓VB相結(jié)合，最終產(chǎn)生基準(zhǔn)電壓VREF。圖中MPQ1和MPQ2工作在飽和區(qū)，那么有

$V_{SGQ1}=\left|V_{THP}\right|+\sqrt{\frac{2I_{DQ1}}{{\mathrm{\μ}}_p{C}_{ox}{S}_{Q1}}}$

$V_{SGQ2}=\left|V_{THP}\right|+\sqrt{\frac{2I_{DQ2}}{{\mathrm{\μ}}_p{C}_{ox}{S}_{Q2}}}$

其中SQ1和SQ2分別為MPQ1和MPQ2的寬長(zhǎng)之比，將兩個(gè)電壓相減可得

V_PTAT＝V_SGQ1-V_SGQ2

因?yàn)殡娏鱅DQ1和IDQ2都滿(mǎn)足關(guān)系，I_DQ1∝μ_pT²，I_DQ2∝μ_pT²；那么有V_PTAT∝T。

輸出點(diǎn)REF的電壓可以寫(xiě)為

V_REF＝V_B+V_PTAT

其中V_B∝V_TH，VTH的溫度系數(shù)為負(fù)，VPTAT溫度系數(shù)為正。合理設(shè)置正溫電壓和負(fù)溫電壓的比例系數(shù)可始輸出電壓VREF與溫度無(wú)關(guān)。

圖2為本發(fā)明的具體電路圖，該電路包含3個(gè)部分，VTH提取電路，μT²電流產(chǎn)生電路和疊加電路。

PMOS管MP4、MP5和MP6，NMOS管MN2和MN3，構(gòu)成了VTHP提取電路的核心部分。其中，MP4、MP5和MP6的尺寸比為3:1:1。MN2和MN3的尺寸比是2:1。MP5工作在線性區(qū)外，MP4、MP6、MN3和MN2工作在飽和區(qū)。在這種條件下可以得到MP4的源漏電壓VDSP4

V_DSP4＝V_THP

VTHP為PMOS管的閾值電壓。MP2管采樣MP4管的漏源(VDS)電壓，此時(shí)V_SGP2＝V_THP。MP1管的柵極和漏極短接形成二極管連接形式，尺寸與MP1管相同。MP1和MP2的柵源電壓(Vgs)相等，都工作在亞閾值區(qū)。所以，A點(diǎn)的電壓

V_A＝V_THP

同樣MP3管采樣MP4管的漏源電壓(VDS)，且工作在亞閾值區(qū)，可以寫(xiě)出MP3管的漏極電流

$I_{DP3}={\mathrm{\μ}}_p{C}_{ox}{S}_{P3}{V}_T^2{e}^{\frac{V_{SGP3}-V_{THP}}{V_T}}$

SP3為MP3管的寬長(zhǎng)之比，其中V_SGP3＝V_THP，化簡(jiǎn)后電流等于

$I_{DP3}={\mathrm{\μ}}_p{C}_{ox}{S}_{P3}{V}_T^2$

可知電流

將該電流通過(guò)電流鏡MN1、MN4和MN5鏡像到電流疊加電路，產(chǎn)生最終的基準(zhǔn)電壓。MN1、MN4和MN5的尺寸比為1：1：1。MP7和MP8的尺寸比為1：m。流過(guò)MP9和MP10的電流為

$I_{DP10}={\mathrm{\μ}}_p{C}_{ox}{S}_{P3}{V}_T^2$

$I_{DP9}=(m-1){\mathrm{\μ}}_p{C}_{ox}{S}_{P3}{V}_T^2$

同時(shí)MP9和MP10工作在飽和區(qū)，那么MP9和MP10的柵源電壓(VGS)等于

$V_{SGP9}=\left|V_{THP}\right|+V_T\sqrt{\frac{(m-1)S_{P3}}{S_{P9}}}$

$V_{SGP10}=\left|V_{THP}\right|+V_T\sqrt{\frac{S_{P3}}{S_{P10}}}$

其中SP9和SP10分別為MP9和MP10的寬長(zhǎng)比，將MP9管和MP10管的柵源電壓相減，得到

$V_{PTAT}=\[\sqrt{\frac{(m-1)S_{P3}}{S_{P9}}}-\sqrt{\frac{S_{P3}}{S_{P9}}}\]\·V_T$

其中，VT為熱電壓，且可知V_T∝T?？梢钥吹?，式中的遷移率被完全消掉，VPTAT為標(biāo)準(zhǔn)的一階正溫電壓。將VPTAT與VA電壓相加得到基準(zhǔn)電壓

$V_{PEF}=V_{THP}+\[\sqrt{\frac{(m-1)S_{P3}}{S_{P9}}}-\sqrt{\frac{S_{P3}}{S_{P9}}}\]\·V_T$

通過(guò)調(diào)節(jié)電流鏡的鏡像比m和MOS管的寬敞比，可以使輸出電壓VREF與溫度無(wú)關(guān)。

本發(fā)明利用閾值電壓VTHP偏置工作于亞閾值區(qū)域的MOS管，得到電流I_D∝μT²。再利用該電流偏置工作在放大區(qū)狀態(tài)的MOS管，得到一個(gè)與遷移率μ無(wú)關(guān)的一階PTAT電壓。最后用該電壓補(bǔ)償閾值電壓VTHP的負(fù)溫量，最終得到基準(zhǔn)電壓VREF。該發(fā)明無(wú)需額外的啟動(dòng)電路，電源上電后，基準(zhǔn)電壓自行建立。