本發(fā)明涉及一種模擬裝置和模擬檢測(cè)方法，更具體地說是一種檢測(cè)同步串行信號(hào)故障的模擬裝置和模擬檢測(cè)方法。

背景技術(shù)：

近年來，在很多工業(yè)上的測(cè)量控制的應(yīng)用中，同步串行接口(Synchronous Serial Interface簡(jiǎn)稱SSI)信號(hào)的外設(shè)組件互連標(biāo)準(zhǔn)(Peripheral Component Interconnection簡(jiǎn)稱PCI)采集裝置逐漸成為一種廣泛應(yīng)用裝置，該裝置實(shí)現(xiàn)了對(duì)SSI信號(hào)的PCI采集，把各種SSI接口的傳感器信號(hào)集中采集到工業(yè)控制計(jì)算機(jī)上，利用多種傳感器集中式采集進(jìn)行對(duì)多種外部設(shè)備的反饋控制。但是在實(shí)際工業(yè)應(yīng)用中，存在當(dāng)傳感器信號(hào)變化而計(jì)算機(jī)采集數(shù)據(jù)更新不及時(shí)的現(xiàn)實(shí)問題。由于在現(xiàn)實(shí)情況下難以手動(dòng)精確控制傳感器信號(hào)，故無法檢測(cè)SSI信號(hào)的PCI采集裝置是否故障。在這一工業(yè)背景下，對(duì)SSI信號(hào)進(jìn)行模擬的需求越來越迫切。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于針對(duì)SSI信號(hào)的PCI采集裝置難以被檢測(cè)的問題，提出了一種檢測(cè)同步串行信號(hào)故障的模擬裝置和模擬檢測(cè)方法，能夠準(zhǔn)確判斷該SSI信號(hào)的PCI采集裝置的故障。

本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是：

一、一種檢測(cè)同步串行信號(hào)故障的模擬裝置：

裝置包括外設(shè)組件互連標(biāo)準(zhǔn)采集裝置、同步串行接口信號(hào)模擬裝置、模擬裝置上位機(jī)和采集裝置上位機(jī)；模擬裝置上位機(jī)連接到同步串行接口信號(hào)模擬裝置控制其發(fā)送模擬數(shù)據(jù)信號(hào)，同步串行接口信號(hào)模擬裝置與外設(shè)組件互連標(biāo)準(zhǔn)采集裝置連接，向外設(shè)組件互連標(biāo)準(zhǔn)采集裝置發(fā)送模擬數(shù)據(jù)信號(hào)并接收時(shí)鐘信號(hào)，采集裝置上位機(jī)與外設(shè)組件互連標(biāo)準(zhǔn)采集裝置連接接收其發(fā)送來的模擬采集數(shù)據(jù)信號(hào)。

模擬裝置上位機(jī)和采集裝置上位機(jī)可以是同一臺(tái)計(jì)算機(jī)，也可以是不同的計(jì)算機(jī)。

所述的外設(shè)組件互連標(biāo)準(zhǔn)采集裝置和同步串行接口信號(hào)模擬裝置均插入上位機(jī)的PCI卡槽中，外設(shè)組件互連標(biāo)準(zhǔn)采集裝置和同步串行接口信號(hào)模擬裝置之間通過SSI端口連接。

所述的同步串行接口信號(hào)模擬裝置包括FPGA模塊、PCI橋芯片、SSI驅(qū)動(dòng)芯片、電壓轉(zhuǎn)換芯片、PCI總線和采集裝置連接口以及用于連接各個(gè)模塊進(jìn)行供電的電源模塊；FPGA模塊一端的八根信號(hào)線與SSI驅(qū)動(dòng)芯片的八根信號(hào)線對(duì)應(yīng)連接，F(xiàn)PGA模塊另一端的八根信號(hào)線與電壓轉(zhuǎn)換芯片一端的八根信號(hào)線對(duì)應(yīng)連接，電壓轉(zhuǎn)換芯片另一端的八根信號(hào)線與PCI橋芯片的八根局部總線對(duì)應(yīng)連接，PCI橋芯片的32根PCI線與PCI總線一端的32根線對(duì)應(yīng)連接，PCI總線另一端的32根線連接到模擬裝置上位機(jī)上，采集裝置連接口一端與SSI驅(qū)動(dòng)芯片連接，采集裝置連接口另一端與外設(shè)組件互連標(biāo)準(zhǔn)采集裝置連接。

所述的SSI驅(qū)動(dòng)芯片為MAX488ESA芯片；采集裝置連接口包括四路差分SSI數(shù)據(jù)信號(hào)端和四路差分時(shí)鐘信號(hào)端，采集裝置連接口四路差分時(shí)鐘信號(hào)與MAX488ESA芯片的時(shí)鐘信號(hào)輸入端相連，采集裝置連接口四路差分?jǐn)?shù)據(jù)信號(hào)與MAX488ESA芯片四路輸出數(shù)據(jù)信號(hào)端相連接，F(xiàn)PGA模塊的四個(gè)I/O輸出端口與MAX488ESA芯片的四路輸入數(shù)據(jù)信號(hào)線連接，F(xiàn)PGA模塊的四個(gè)I/O輸入端口與MAX488ESA芯片的四路輸出時(shí)鐘信號(hào)線連接。

MAX488ESA芯片接收外設(shè)組件互連標(biāo)準(zhǔn)采集裝置的時(shí)鐘信號(hào)，MAX488ESA芯片輸出的四路單端CMOS電平時(shí)鐘信號(hào)到FPGA模塊，F(xiàn)PGA模塊四個(gè)I/O輸出端口輸出四路CMOS電平的數(shù)據(jù)信號(hào)到MAX488ESA芯片中，MAX488ESA芯片輸出四路差分?jǐn)?shù)據(jù)信號(hào)到采集裝置連接口中，再傳輸?shù)讲杉b置。

所述的FPGA模塊以Xilinx公司的SPARTAN系列的FPGA芯片XC3S50為核心；所述的PCI橋芯片采用PLX公司的PCI9052接口芯片。

所述的PCI總線符合PCI總線協(xié)議，PCI總線一端與PCI橋芯片相連接，另一端插在上位機(jī)的主板內(nèi)的任一PCI插槽中。

二、一種檢測(cè)同步串行信號(hào)故障的模擬檢測(cè)方法，采用上述裝置：

步驟1，外設(shè)組件互連標(biāo)準(zhǔn)采集裝置通過同步串行接口發(fā)送時(shí)鐘信號(hào)到同步串行接口信號(hào)模擬裝置，采集裝置上位機(jī)控制同步串行接口信號(hào)模擬裝置產(chǎn)生帶有模擬數(shù)據(jù)的同步串行接口信號(hào)，并發(fā)送給外設(shè)組件互連標(biāo)準(zhǔn)采集裝置；

步驟2，外設(shè)組件互連標(biāo)準(zhǔn)采集裝置接收到帶有模擬數(shù)據(jù)的同步串行接口信號(hào)，解析出接收的模擬數(shù)據(jù)，發(fā)送到采集裝置上位機(jī)，通過和采集裝置上位機(jī)發(fā)送的模擬數(shù)據(jù)相比較，若兩者相同，則外設(shè)組件互連標(biāo)準(zhǔn)采集裝置工作正常，反之，則工作異常。

所述的SSI驅(qū)動(dòng)芯片中，MAX488ESA芯片通過同步串行接口接收外設(shè)組件互連標(biāo)準(zhǔn)采集裝置的時(shí)鐘信號(hào)，MAX488ESA芯片對(duì)時(shí)鐘信號(hào)進(jìn)行逆差分處理輸出單端CMOS電平時(shí)鐘信號(hào)并發(fā)送到FPGA模塊，F(xiàn)PGA模塊將二進(jìn)制模擬數(shù)據(jù)逐位移位輸出CMOS電平的數(shù)據(jù)信號(hào)到MAX488ESA芯片中，MAX488ESA芯片經(jīng)過差分處理輸出差分?jǐn)?shù)據(jù)信號(hào)到采集裝置連接口中，采集裝置連接口再將差分?jǐn)?shù)據(jù)信號(hào)傳輸?shù)酵庠O(shè)組件互連標(biāo)準(zhǔn)采集裝置。

本發(fā)明裝置首先通過模擬數(shù)據(jù)產(chǎn)生程序生成可控?cái)?shù)據(jù)，將產(chǎn)生的數(shù)據(jù)以同步串行接口信號(hào)形式輸出，傳送至同步串行接口信號(hào)的外設(shè)組件互連標(biāo)準(zhǔn)采集裝置，最后通過采集裝置的數(shù)據(jù)顯示程序的接收速率和數(shù)據(jù)準(zhǔn)確度判斷該采集裝置是否故障。

本發(fā)明具有的有益效果是：

本發(fā)明利用模擬同步串行接口信號(hào)的方式，解決了同步串行接口信號(hào)的外設(shè)組件互連標(biāo)準(zhǔn)采集裝置故障在實(shí)際生產(chǎn)應(yīng)用中難以被檢測(cè)的問題。

本發(fā)明解決了現(xiàn)實(shí)情況下難以手動(dòng)精確控制傳感器SSI信號(hào)的問題，能夠?qū)SI信號(hào)的PCI采集裝置進(jìn)行故障檢測(cè)，四路同時(shí)進(jìn)行，連接簡(jiǎn)單，檢測(cè)準(zhǔn)確性高。

附圖說明

圖1是本發(fā)明模擬裝置的結(jié)構(gòu)連接框圖；

圖2是同步串行接口信號(hào)模擬裝置的結(jié)構(gòu)連接框圖；

圖3是本發(fā)明檢測(cè)方法的工作流程圖；

圖4是實(shí)施例本發(fā)明裝置產(chǎn)生的信號(hào)波形圖。

具體實(shí)施方式

以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)說明。

如圖1所示，本發(fā)明包括外設(shè)組件互連標(biāo)準(zhǔn)采集裝置(以下簡(jiǎn)稱采集裝置)、同步串行接口信號(hào)模擬裝置(以下簡(jiǎn)稱模擬裝置)、模擬裝置上位機(jī)和采集裝置上位機(jī)；模擬裝置上位機(jī)連接到同步串行接口信號(hào)模擬裝置控制其發(fā)送模擬數(shù)據(jù)信號(hào)，同步串行接口信號(hào)模擬裝置與外設(shè)組件互連標(biāo)準(zhǔn)采集裝置連接，向外設(shè)組件互連標(biāo)準(zhǔn)采集裝置發(fā)送模擬數(shù)據(jù)信號(hào)并接收時(shí)鐘信號(hào)，采集裝置上位機(jī)與外設(shè)組件互連標(biāo)準(zhǔn)采集裝置連接接收其發(fā)送來的模擬采集數(shù)據(jù)信號(hào)。

如圖2所示，同步串行接口信號(hào)模擬裝置包括FPGA模塊1、PCI橋芯片2、SSI驅(qū)動(dòng)芯片3、電壓轉(zhuǎn)換芯片、PCI總線5和采集裝置連接口6以及用于連接各個(gè)模塊進(jìn)行供電的電源模塊4；FPGA模塊1一端的八根信號(hào)線F_SSI0_CLK至F_SSI3_CLK和F_SSI0_DATA至F_SSI3_DATA與SSI驅(qū)動(dòng)芯片3包含的二個(gè)芯片共八根信號(hào)線SSI0_CLK至SSI3_CLK和SSI0_DATA至SSI3_DATA對(duì)應(yīng)連接，F(xiàn)PGA模塊1另一端的八根信號(hào)線FD1至FD8與電壓轉(zhuǎn)換芯片一端的八根信號(hào)線FD1至FD8對(duì)應(yīng)連接，電壓轉(zhuǎn)換芯片另一端的八根信號(hào)線LD0至LD7與PCI橋芯片2的八根局部總線LD0至LD7對(duì)應(yīng)連接，PCI橋芯片2的32根PCI線AD0至AD31與PCI總線5一端的32根線AD0至AD31對(duì)應(yīng)連接，PCI總線5另一端的32根線連接到模擬裝置上位機(jī)上，采集裝置連接口6一端與SSI驅(qū)動(dòng)芯片3連接，采集裝置連接口6另一端與外設(shè)組件互連標(biāo)準(zhǔn)采集裝置連接。

電源模塊4分別與上述各個(gè)模塊連接，電源模塊4給裝置供電，其輸入電壓+5V由模擬裝置上位機(jī)的主板提供。

SSI驅(qū)動(dòng)芯片3為MAX488ESA芯片；采集裝置連接口6包括四路差分SSI數(shù)據(jù)信號(hào)端和四路差分時(shí)鐘信號(hào)端，采集裝置連接口6四路差分時(shí)鐘信號(hào)與MAX488ESA芯片的時(shí)鐘信號(hào)輸入端相連，采集裝置連接口(6)四路差分?jǐn)?shù)據(jù)信號(hào)與MAX488ESA芯片四路輸出數(shù)據(jù)信號(hào)端相連接，F(xiàn)PGA模塊1的四個(gè)I/O輸出端口與MAX488ESA芯片的四路輸入數(shù)據(jù)信號(hào)線連接，F(xiàn)PGA模塊1的四個(gè)I/O輸入端口與MAX488ESA芯片的四路輸出時(shí)鐘信號(hào)線連接。MAX488ESA芯片接收外設(shè)組件互連標(biāo)準(zhǔn)采集裝置的時(shí)鐘信號(hào)，MAX488ESA芯片輸出的四路單端CMOS電平時(shí)鐘信號(hào)到FPGA模塊1，F(xiàn)PGA模塊1四個(gè)I/O輸出端口輸出四路CMOS電平的數(shù)據(jù)信號(hào)到MAX488ESA芯片中，MAX488ESA芯片輸出四路差分?jǐn)?shù)據(jù)信號(hào)到采集裝置連接口6中，再傳輸?shù)讲杉b置。

本發(fā)明的實(shí)施例及其實(shí)施過程如下：

搭建并安裝上述裝置，外設(shè)組件互連標(biāo)準(zhǔn)采集裝置和同步串行接口信號(hào)模擬裝置均插入上位機(jī)的PCI卡槽中，外設(shè)組件互連標(biāo)準(zhǔn)采集裝置和同步串行接口信號(hào)模擬裝置之間通過SSI端口連接。

PCI總線5符合PCI總線協(xié)議，PCI總線5一端與PCI橋芯片2相連接，另一端插在上位機(jī)的主板內(nèi)的任一PCI插槽中。

具體實(shí)施中，電壓轉(zhuǎn)換芯片型號(hào)采用74ALVC164245。FPGA模塊1以Xilinx公司的SPARTAN系列的FPGA芯片XC3S50為核心；PCI橋芯片2采用PLX公司的PCI9052接口芯片。

電源模塊4其電壓輸入為+5V，由計(jì)算機(jī)上的主板提供，輸出提供直流+3.3V，+2.5V和+1.2V，+3.3V為FPGA模塊1提供參考電壓，+2.5V為FPGA模塊1提供輔助電壓，+1.2V為FPGA模塊1提供內(nèi)部核電壓。

將SSI信號(hào)的PCI采集裝置和同步串行接口信號(hào)模擬裝置分別插入計(jì)算機(jī)的PCI卡槽，用接線連接SSI信號(hào)的PCI采集裝置與同步串行接口信號(hào)模擬裝置的SSI端口，啟動(dòng)計(jì)算機(jī)，分別打開SSI信號(hào)的PCI采集裝置和同步串行接口信號(hào)模擬裝置的上位機(jī)程序，設(shè)置數(shù)據(jù)位數(shù)為32位，調(diào)節(jié)模擬裝置上位機(jī)的滑動(dòng)條產(chǎn)生數(shù)據(jù)67296.300。

圖4展示了此時(shí)本發(fā)明的輸入和輸出波形，CLOCK+和CLOCK-信號(hào)為SSI信號(hào)的PCI采集裝置發(fā)送給同步串行接口信號(hào)模擬裝置的時(shí)鐘信號(hào)，DATA+和DATA-為同步串行接口信號(hào)模擬裝置的輸出波形，代表32位二進(jìn)制數(shù)00001000000001011011100001011000，其表示的十進(jìn)制數(shù)據(jù)大小為67296.300*2000＝1345926。

如果SSI信號(hào)的PCI采集裝置上位機(jī)接收到相同的數(shù)據(jù)，則檢測(cè)結(jié)果為采集裝置工作正常；反之，則檢測(cè)結(jié)果為采集裝置工作異常，需要立刻檢修。