1.基于FPGA的多通道短波/超短波信號處理系統(tǒng)，其特征在于，包括：接收模塊(100)、采集控制與處理模塊(200)和客戶端模塊(300)；所述接收模塊(100)與所述采集控制與處理模塊(200)連接，所述采集控制與處理模塊(200)與所述客戶端模塊(300)連接；其中，
所述接收模塊(100)包括：射頻電路(110)和下變頻電路(120)；所述射頻電路(110)的輸出端與所述下變頻電路(120)的輸入端連接；
所述采集控制與處理模塊(200)包括：多通道選擇電路(210)、A/D轉換電路(220)和FPGA及其外圍電路(230)；所述多通道選擇電路(210)的輸入端與所述下變頻電路(120)的輸出端連接；所述A/D轉換電路(220)的輸入端與所述多通道選擇電路(210)的輸出端連接；所述FPGA及其外圍電路(230)的輸入端與所述A/D轉換電路(220)的輸出端連接；
所述客戶端模塊(300)包括：串口連接電路(310)與上位機模塊(320)；所述串口電路連接電路(310)的輸入端與所述FPGA及其外圍電路(230)的輸出端連接；所述上位機模塊(320)的輸入端與所述串口連接電路(310)的輸出端連接。
2.如權利要求1所述的基于FPGA的多通道短波/超短波信號處理系統(tǒng)，其特征在于，所述FPGA及其外圍電路(230)包括：采集控制單元(231)、信號處理單元(232)、存儲控制單元(233)和存儲器單元(234)；其中，
所述采集控制單元(231)產生邏輯控制信號控制所述多通道選擇電路(210)完成對多路模擬信號的選擇，并控制所述A/D轉換電路(220)產生工作時序將選擇后的多路模擬信號轉換為數字信號送入FPGA進行FFT處理；所述存儲控制單元(233)產生邏輯控制信號，將FFT處理后的信號存儲在所述存儲器單元(234)中。
3.如權利要求2所述的基于FPGA的多通道短波/超短波信號處理系統(tǒng)，其特征在于，所述FPGA為ALTERA的Cyclone II系列的EP2C35F672C6N。
4.如權利要求2所述的基于FPGA的多通道短波/超短波信號處理系統(tǒng)，其特征在于，所述存儲器單元(234)為片外Flash存儲器。
5.如權利要求1所述的基于FPGA的多通道短波/超短波信號處理系統(tǒng)，其特征在于，所述多通道選擇電路(210)為16路的多通道選擇開關AD7506。
6.如權利要求1所述的基于FPGA的多通道短波/超短波信號處理系統(tǒng)，其特征在于，所述A/D轉換電路(220)為雙路12位的AD7862。
7.如權利要求1所述的基于FPGA的多通道短波/超短波信號處理系統(tǒng)，其特征在于，所述上位機模塊(320)采用MATLAB語言編寫圖形用戶界面，界面顯示各通道信號的波形和頻率參數。
8.一種如權利要求1或2所述的多通道短波/超短波信號處理系統(tǒng)的處理方法，其特征在于，包括以下步驟：
步驟一：通過射頻電路(110)對接收到的短波/超短波目標信號進行選頻、濾波和放大，并由下變頻模塊(120)高頻信號變頻為中頻信號；
步驟二：FPGA及其外圍電路(230)控制多通道選擇電路(210)完成對多路模擬信號的選擇，并控制A/D轉換電路(220)將選擇后的多路模擬信號轉換為數字信號送入FPGA進行FFT處理；
步驟三：通過串口連接電路(310)將處理后的信號數據上傳至上位機模塊(320)中，通過所述上位機模塊(320)的可視化界面將相關參數顯示。
9.如權利要求8所述的處理方法，其特征在于，所述步驟二包括：
步驟a：采集控制單元(231)產生邏輯控制信號控制所述多通道選擇電路(210)完成對多路模擬信號的選擇，并控制所述A/D轉換電路(220)產生工作時序將選擇后的多路模擬信號轉換為數字信號送入FPGA進行FFT處理；
步驟b：存儲控制單元(233)產生邏輯控制信號，將FFT處理后的信號存儲在存儲器單元(234)中；
步驟c：通過設置溢出參數將存儲在所述存儲器單元(234)中信號數據輸出。