使用動態(tài)基準生成的快速負載瞬態(tài)響應電源系統(tǒng)的制作方法
【專利摘要】本發(fā)明涉及使用動態(tài)基準電壓生成的快速負載瞬態(tài)響應電源系統(tǒng)。系統(tǒng)可至少包括(例如)電源電路、基準電壓電路和動態(tài)基準生成電路。所述電源電路可被配置為基于電源輸入電壓生成輸出電壓(如，用于驅動負載)。所述基準電壓電路可被配置為生成用于控制所述輸出電壓生成的基準電壓。所述動態(tài)基準生成電路可被配置為基于所述基準電壓和所述輸出電壓生成作為電源電路輸入電壓的動態(tài)基準電壓。
【專利說明】使用動態(tài)基準生成的快速負載瞬態(tài)響應電源系統(tǒng)

【技術領域】
[0001] 本發(fā)明涉及電源系統(tǒng)控制，并且更具體地講，涉及包括便于更精確的輸出電壓控 制的附加控制回路的系統(tǒng)。

【背景技術】
[0002] 精確控制電源的電壓輸出并不僅僅需要提供能夠基于電源的構造產生所需輸出 電壓的輸入電壓。例如，應控制電源電路，以產生具有由快速瞬態(tài)負載變化所引起的最小下 沖或過沖的所需輸出電壓。輸出電壓下沖或過沖可由（例如）電源電路中元件部分的特性 所導致的響應延遲引起。例如，電阻器、電感器、電容器和具有電阻性、電感性或電容性的其 他元件由于它們的電壓/電流存儲特性而要花費一些有限的時間達到穩(wěn)定狀態(tài)。如果不消 除這種行為，當電源達到穩(wěn)定狀態(tài)時元件會充電不足/充電過量，從而導致電源輸出電壓 顯著偏離目標值。不精確或偏離電源輸出電壓中的目標值會導致電源正在驅動的負載發(fā)生 故障或甚至可能損壞，特別是當負載包括敏感電路（如，微處理器）時。
[0003] 可以通過使用一個或多個反饋回路來實現(xiàn)電源輸出電壓的更高精度。例如，電源 的輸出電壓可（如，通過反饋網(wǎng)絡）被反饋至控制電路，以便更精確地控制電源輸出電壓。 觀測器電路也可用作次級反饋回路，以便（如，為可包括微處理器之類的敏感電路的負載） 提供快速瞬態(tài)響應。為了實現(xiàn)快速瞬態(tài)響應，觀測器電路可以對電源輸出電壓的變化非常 敏感，這使得觀察器電路不適合某些功率控制方案。例如，觀測器電路可能不適合與根據(jù)負 載所需的DVS控制方案有目的地改變電源輸出電壓的動態(tài)電壓調節(jié)（DVS) -起使用。觀測 器電路將試圖阻止所需的電壓變化，因此，將大大降低電源輸出電壓的變化速率。與輸出電 壓不精確類似，電源輸出電壓變化的響應速度慢會不利地影響正在驅動的負載（特別是敏 感負載）的性能。


【發(fā)明內容】

[0004] 總體上，本發(fā)明描述了快速瞬態(tài)響應電源系統(tǒng)。一種示例性系統(tǒng)可至少包括電源 電路、基準電壓電路和動態(tài)基準生成電路。電源電路可被配置為產生輸出電壓（如，用于 驅動負載），所述輸出電壓基于輸入到電源電路的電壓?；鶞孰妷弘娐房捎帽慌渲茷樘峁?用于控制電源電路輸出電壓的基準電壓。動態(tài)基準生成電路可被配置為基于電源輸出電壓 (如，從電源電路輸出反饋回的）和基準電壓生成作為電源電路輸入的動態(tài)基準電壓。
[0005] 本申請公開了一種設備，包括：電源電路，所述電源電路被配置為生成用于驅動負 載的輸出電壓，所述輸出電壓基于輸入電壓生成；基準電壓電路，所述基準電壓電路被配置 為提供基準電壓；以及動態(tài)基準生成電路，所述動態(tài)基準生成電路被配置為基于所述輸出 電壓和所述基準電壓生成作為所述電源電路所述輸入電壓的動態(tài)基準電壓。
[0006] 本申請還公開了一種方法，包括：從電源電路接收基準電壓和輸出電壓；基于所 述基準電壓和所述輸出電壓生成基準比較電壓；基于所述基準比較電壓和所述基準電壓生 成動態(tài)基準電壓；作為輸入提供所述動態(tài)基準電壓至所述電源電路；以及基于所述動態(tài)基 準電壓在所述電源電路中生成所述輸出電壓。
[0007] 本申請進一步公開了至少一種機器可讀存儲介質，所述至少一種機器可讀存儲介 質上單獨地或組合地存儲有指令，當所述指令被一個或多個處理器執(zhí)行時導致以下操作， 所述操作包括：從電源電路接收基準電壓和輸出電壓；基于所述基準電壓和所述輸出電壓 生成基準比較電壓；基于所述基準比較電壓和所述基準電壓生成動態(tài)基準電壓；作為輸入 提供所述動態(tài)基準電壓至所述電源電路；以及基于所述動態(tài)基準電壓在所述電源電路中生 成所述輸出電壓。

【專利附圖】

【附圖說明】
[0008] 隨下面的詳細描述的進行并參考附圖，要求保護的主題的多個實施例的特征和優(yōu) 點將會變得顯而易見，其中附圖中類似的數(shù)字表示類似的部件，并且其中：
[0009] 圖1示出了根據(jù)本發(fā)明的至少一個實施例的使用動態(tài)基準生成的示例性快速負 載瞬態(tài)響應電源系統(tǒng)；
[0010] 圖2示出了根據(jù)本發(fā)明的至少一個實施例的基準比較電路的示例性配置；
[0011] 圖3示出了根據(jù)本發(fā)明的至少一個實施例的基準比較電路的可選配置；
[0012] 圖4示出了根據(jù)本發(fā)明的至少一個實施例的使用動態(tài)基準生成的示例性快速負 載瞬態(tài)響應電源系統(tǒng)的可選配置；
[0013] 圖5示出了根據(jù)本發(fā)明的至少一個實施例的使用動態(tài)基準生成的示例性快速負 載瞬態(tài)響應電源系統(tǒng)的第二種可選配置；
[0014] 圖6示出了根據(jù)本發(fā)明的至少一個實施例的示例性輸出電壓響應圖；以及
[0015] 圖7示出了根據(jù)本發(fā)明的至少一個實施例的使用動態(tài)基準生成的快速負載瞬態(tài) 響應電源系統(tǒng)的示例性操作的流程圖。
[0016] 雖然下面的【具體實施方式】將參照示例性實施例進行，但是所述實施例的多個替代 形式、修改形式和變型對于本領域的技術人員而言將顯而易見。

【具體實施方式】
[0017] 在一個實施例中，動態(tài)基準生成電路可至少包括基準比較電路，所述基準比較電 路至少包括被配置為基于輸出電壓和基準電壓生成基準比較電壓的放大器。例如，當輸出 電壓小于基準電壓時，基準比較電路可被配置為基于輸出電壓與基準電壓之間的差值生成 正基準比較電壓。相反地，當輸出電壓大于基準電壓時，基準比較電路可被配置為基于輸出 電壓與基準電壓之間的差值生成負基準比較電壓。在另一種示例性配置中，動態(tài)基準生成 電路可包括連接于基準比較電路中的放大器的輸入的電阻-電容（RC)網(wǎng)絡，該RC網(wǎng)絡被 配置為將輸出電壓交流（AC)連接至放大器輸入并將基準電壓直流（DC)連接至放大器輸 入。動態(tài)基準生成電路還可包括求和電路，其被配置為通過將基準比較電壓與基準電壓相 加而生成至電源電路輸入的動態(tài)基準電壓。
[0018] 在相同或不同的實施例中，電源電路可至少包括誤差比較器或誤差放大器電路、 控制邏輯電路、反饋網(wǎng)絡電路和功率級電路。誤差比較器或誤差放大器電路可被配置為基 于動態(tài)基準電壓和反饋網(wǎng)絡電路提供的反饋電壓生成供控制邏輯電路使用的邏輯輸入。例 如，誤差放大器電路可被配置為在動態(tài)基準電壓大于反饋電壓時生成高邏輯輸入，在動態(tài) 基準電壓小于反饋電壓時生成低邏輯輸入。在一個實施例中，電源電路可以包括連接于被 配置為生成輸出電壓的電感器的功率級電路，該功率級電路被配置為在接收高邏輯輸入 (如，用于提高輸出電壓）時使功率級電路接合電源，從而為電感器充電，而接收低邏輯輸 入會使功率級電路脫開電源，不再為電感器充電（如，用于降低輸出電壓）。此外，反饋電壓 電路可被配置為基于提供給電感器的電壓和輸出電壓生成反饋電壓。符合本發(fā)明的至少一 個實施例的示例性方法可包括：接收基準電壓和從電源電路輸出的電壓，基于所述基準電 壓和所述輸出電壓生成基準比較電壓，基于基準比較電壓和基準電壓生成動態(tài)基準電壓， 作為輸入將動態(tài)基準電壓提供至電源電路，以及基于所述動態(tài)基準電壓在電源電路中生成 輸出電壓。
[0019] 圖1示出了根據(jù)本發(fā)明的至少一個實施例的可用的示例性系統(tǒng)100。系統(tǒng)100可 以包括基準電壓電路102、動態(tài)基準生成電路104、電源電路106和負載118?；鶞孰妷弘娐?102可包括被配置為輸出用于控制電源電路106的輸出電壓的基準電壓的硬件和/或軟件。 雖然圖1中未示出，但基準電壓電路102的示例性實施可包括控制器（如，微控制器）和裝 入控制器內或連接至控制器的數(shù)字-模擬轉換器（DAC)?？刂破骺杀慌渲脼橄駾AC提供各 種數(shù)字代碼，每個數(shù)字代碼代表與電源電路106的設定值（SP)相對應的模擬電壓水平。例 如，可以作為DVS之類的控制方案的一部分用控制器遞增地提高SP。DAC可被配置為基于 數(shù)字代碼生成模擬電壓。
[0020] 動態(tài)基準生成電路104可包括（例如）基準比較電路120和求和節(jié)點122?；鶞?比較電路120可被配置為從基準電壓電路102接收基準電壓和從電源電路106接收輸出電 壓（V^)，并生成用于求和電路122的基準比較電壓（V M_)?，F(xiàn)有的觀測器反饋技術采 用恒定輸入電壓，這導致觀測器抵抗輸出電壓的變化。在現(xiàn)有的系統(tǒng)中，必須采取措施以便 在某些時間（如，當基準電壓改變時）斷開觀測器反饋。除了增加復雜性，在錯誤的時間重 新接合觀測器反饋會導致系統(tǒng)故障。例如，過快地重新接合觀測器反饋會使電源輸出電壓 的響應嚴重滯后（如，延遲），而在輸出電壓達到所需的水平后重新接合觀測器反饋會導致 大負載瞬變（如，它會使輸出電壓在負載電流突然增大時不期望地降低）。這些狀況會損害 敏感負載（如，微處理器）的性能，或甚至引起故障。將基準電壓用作輸入可實現(xiàn)的至少一 個益處是當有目的地改變基準電壓（V aa)時動態(tài)基準生成電路104變得較少抵抗輸出電 壓的變化，從而使系統(tǒng)100與DVS之類的控制方案一起使用時更為敏感。因此，動態(tài)基準生 成電路104可以始終有效。求和電路122可包括被配置為將基準比較電壓與基準電壓相加 并提供這些電壓之和（即作為電源電路106輸入的動態(tài)基準電壓（V^ saa))的元件部分。
[0021] 電源電路106可包括（例如）誤差比較器或誤差放大器電路（如，誤差比較器/ 放大器108)、反饋網(wǎng)絡電路110和DC/DC轉換器電路112。在一個實施例中，誤差比較器或 誤差放大器電路108可被配置為從動態(tài)基準生成電路104接收動態(tài)基準電壓并通過反饋網(wǎng) 絡110接收反饋電壓（V fiei)，并向DC/DC轉換器電路112提供邏輯輸入。DC/DC轉換器電 路112可以基于現(xiàn)有的轉換器拓撲結構，例如，降壓型、升壓型、升降壓型、單端初級電感轉 換器（SEPIC)、反激型、功率因數(shù)校正（PFC)反激型、半橋、全橋、0 uk等。上述示例性DC/DC 轉換器拓撲結構可包括功能元件，如控制邏輯電路114、功率級電路116、電感器L和輸出電 容器Cf_。例如，控制邏輯電路114可被配置為基于從誤差比較器或誤差放大器電路108 接收到的邏輯輸入使功率級電路116接合或斷開電源（如，ν Λλ)，所述電源被配置為向電 感器L提供電壓。來自電感器L的電流可以為輸出電容器Cf5tij充電，以生成電源輸出電壓。 除了驅動負載118,還可為動態(tài)基準生成電路104和反饋網(wǎng)絡電路110提供該電源輸出電壓 (如，Cfi^上的電壓），以用于控制目的。
[0022] 圖2示出了根據(jù)本發(fā)明的至少一個實施例的系統(tǒng)100'中的基準比較電路120'的 示例性配置?；鶞时容^電路120'可以包括（例如）跨導級或放大器200(跨導/放大器 200)，其被配置為基于基準電壓和輸出電壓來輸出基準比較電流或電壓。例如，跨導/放 大器200可被配置為在基準電壓大于輸出電壓時基于基準電壓與輸出電壓之間的差值輸 出正電壓，并可在基準電壓小于輸出電壓時基于基準電壓與輸出電壓之間的差值輸出負電 壓。因此，當輸出電壓小于基準電壓時，可通過求和電路122將基準比較電壓與基準電壓相 力口，而當輸出電壓大于基準電壓時，可通過求和電路122將基準比較電壓從基準電壓中減 去（如，因為基準比較電壓為負值）。
[0023] 可向誤差比較器或誤差放大器電路108提供從求和電路122輸出的動態(tài)基準電壓 (如，輸入到電源電路106的輸入電壓），誤差比較器或誤差放大器電路108可將該輸入電 壓與從反饋網(wǎng)絡110接收到的反饋電壓進行比較。雖然圖2中未示出，反饋網(wǎng)絡電路110可 包括（例如）電阻器/電容器元件和網(wǎng)絡。例如，誤差比較器或誤差放大器電路108可被 配置為在輸入電壓大于反饋電壓時輸出高邏輯值（如，與邏輯"1"相關的電壓）并在輸入 電壓小于反饋電壓時輸出低邏輯值（如，與邏輯"0"相關的電壓）。在一個實施例中，誤差 比較器或誤差放大器電路108還可以通過反饋回控制邏輯電路114的輸出的環(huán)路獲知控制 邏輯電路114的當前狀態(tài)，以改進操作，例如，通過在誤差比較器或誤差放大器電路108中 引入一些滯后?？刂七壿嬰娐?14可包括控制器，其被配置為在當接收到高邏輯輸入時使 功率級電路116接合V，以向電感器L提供電壓，并在接收到低邏輯輸入時斷開V，不 再向電感器L提供電壓。電感器L生成的電流可給電容器C fi^充電，所述電容器可配置為 向負載118、向反饋網(wǎng)絡電路110以及向基準比較電路120'提供輸出電壓。
[0024] 圖3示出了根據(jù)本發(fā)明的至少一個實施例的動態(tài)基準生成電路120 (如，系統(tǒng)100" 中的動態(tài)基準生成電路120"）的可選配置。在圖3中，向跨導/放大器200的第二輸入不 僅僅是從電源電路106的輸出反饋回來的電壓，而是由包括電阻器R g和電容器Cg的RC網(wǎng) 絡生成。RC網(wǎng)絡可被配置為基于基準電壓與輸出電壓之間的差值向跨導/放大器200提供 電壓。雖然只是將輸出電壓反饋至跨導/放大器200 (如，如圖2所示）可以更簡單、節(jié)約 空間并改善負載調節(jié)，但采用如基準比較電路120"中所示的配置在某些情況下可以是有利 的，在這些情況下，輸出電壓和基準電壓不必一定要彼此接近，因為輸出電壓只是交流連接 至跨導/放大器200的負輸入上。此外，電阻器R g和電容器Cg可提供更大的靈活性，以改 變反饋回路特性，從而獲得所需的性能。
[0025] 圖4和5示出了符合本發(fā)明的使用動態(tài)基準生成的示例性快速負載瞬態(tài)響應電源 系統(tǒng)（如，系統(tǒng)100"'和100""）的可選配置。系統(tǒng)100"'和100""分別包括從功率級電 路116與電感器L之間的連接處至反饋網(wǎng)絡110的附加反饋400和500。附加反饋400和 500可用于（例如）感測通過電感器的電流并將感測到的電感器電流用作反饋回路的一部 分，以提高功率轉換性能。
[0026] 圖6示出了根據(jù)至少一個實施例的示例性輸出電壓響應的圖。在600處示出了其 電流在1安培與5安培之間變化的的負載的電流（安培）/時間的第一圖。在602處示出了 使用現(xiàn)有的觀測器電路技術（如，灰線）的系統(tǒng)和根據(jù)本發(fā)明的至少一個實施例的使用動 態(tài)基準生成的示例性輸出電壓（如，黑線）對應的輸出電壓（伏特）/時間圖。開始時，在現(xiàn) 有的系統(tǒng)和符合本發(fā)明的系統(tǒng)中，明顯的是負載電流的急劇提高（如，發(fā)生在時間500 μ s 處）均不會導致對應時間處的輸出電壓顯著下降（如，輸出電壓保持大致恒定）。另外，在 現(xiàn)有的系統(tǒng)和符合本發(fā)明的系統(tǒng)中，當負載電流急劇降低（如，發(fā)生在時間550 μ s處）時， 不會導致對應時間處的輸出電壓過沖太多（如，輸出電壓保持大致恒定）。該行為可歸因于 兩個系統(tǒng)中次級反饋回路提供的快速負載瞬態(tài)響應。
[0027] 然而，在輸出電壓由于（例如）基準電壓改變（如，在DVS方案中）而改變（如， 發(fā)生在570μ S與580μ S之間）的情況中可以看到差異。符合本發(fā)明的系統(tǒng)提供比現(xiàn)有系 統(tǒng)的響應更快速的響應（如，在圖6中示為"改進的響應"）。根據(jù)多個實施例，由于將基準 電壓用作對觀測器電路、基準比較電路和動態(tài)基準生成電路的輸入以生成動態(tài)基準電壓， 這導致與現(xiàn)有的觀測器電路技術相比，不會抵抗輸出電壓變化或抵抗力顯著減小，從而實 現(xiàn)改進的響應。
[0028] 圖7示出了根據(jù)本發(fā)明的至少一個實施例的使用動態(tài)基準生成的快速負載瞬態(tài) 響應電源系統(tǒng)的示例性操作的流程圖。在操作700中，可以接收基準電壓（V aa)和輸出電 壓（Vfia)(如，在動態(tài)基準生成電路中）。然后可在操作702中確定V fi^是否大于Vaa。如 果在操作702中確定Vs^大于Vaa，那么在操作704中，可以基于(如，V aa與V ?Μ之間的差值）生成負基準比較電壓（Vaatw)并提供給求和電路?；蛘?，如果在操作702 中確定V aa大于VfM，那么在操作706中，可基于Vaa和Vfi^生成正V aatw并提供給求和 電路。
[0029] 無論是執(zhí)行操作704還是706,均可以接著進行操作708,其中通過將V觀測器與V* 準相加生成動態(tài)基準生成電壓。然后可將在操作708中生成的提供給誤差 比較器或誤差放大器電路。在操作710中，可以確定是否大于從（例如）反饋網(wǎng)絡 接收到的反饋電壓（V fitt)。如果在操作710中確定Vasam大于，那么在操作712中， 可將高邏輯值提供給控制邏輯電路。另一方面，如果在操作710中確定小于V &tt， 那么在操作714中，可將低邏輯值提供給控制邏輯電路。在操作716中，可以基于邏輯輸入 接合或斷開電源（如，通過功率級電路）。例如，當接收到高邏輯值將電壓提供給電感器用 于給電源電路中的電容器充電時，可以接合電源，或相反地，接收低邏輯值可以導致斷開電 源。在一個實施例中，操作716之后可以返回操作700,以重新開始該流程。
[0030] 雖然圖7示出了根據(jù)一個實施例的各種操作，但應當理解，對于其他實施例而言， 并非圖7中所示的所有操作都是必需的。實際上，本文充分考慮到：在本發(fā)明的其他實施例 中，圖7中所示的操作和/或本文中所述的其他操作可按照未在任何附圖中具體示出但仍 然完全符合本發(fā)明的方式組合。因此，認為涉及未明確在一幅附圖中示出的特征和/或操 作的權利要求落入本發(fā)明的范圍和內容內。
[0031] 如文中任一實施例中所用，"電路"可以單獨地或以任何組合形式包括（例如）單 個組元件、硬連線電路、可編程電路（如包括一個或多個單獨的指令處理核的計算機處理 器）、狀態(tài)機電路和/或存儲由可編程電路執(zhí)行的指令的固件。電路可（集合地或單獨地） 體現(xiàn)為形成較大系統(tǒng)的一部分的電路，例如，集成電路（IC)、系統(tǒng)芯片（SoC)、臺式計算機、 膝上型計算機、平板電腦、服務器、智能手機等。
[0032] 本文所述的任何操作都可以在包括一個或多個機器可讀存儲介質的系統(tǒng)中實施， 其中存儲介質上單獨或組合地存儲了指令，當被一個或多個處理器執(zhí)行時，這些指令實施 所述方法。這里，處理器可以包括例如服務器CPU、移動設備CPU和/或其他可編程電路。 另外，預期可將本文所述的操作分配到多個物理設備上，如，在不止一個不同的物理位置處 的處理結構。存儲介質可以包括任何類型的有形介質，例如，任何類型的磁盤，包括硬盤、 軟盤、光盤、致密盤只讀存儲器（⑶-ROM)、致密盤可重寫光盤（⑶-RW)和磁光盤、半導體設 備，如只讀存儲器（ROM)、隨機存取存儲器（RAM)，如動態(tài)和靜態(tài)RAM、可擦可編程只讀存儲 器（EPROM)、電可擦可編程只讀存儲器（EEPROM)、閃存、固態(tài)硬盤（SSD)、嵌入式多媒體卡 (eMMC)、安全數(shù)字輸入/輸出（SDIO)卡、磁卡或光卡，或任何類型的適于存儲電子指令的介 質?？梢杂煽删幊炭刂圃O備執(zhí)行的軟件模塊來實施其他實施例。
[0033] 因此，本發(fā)明涉及使用動態(tài)基準電壓生成的快速負載瞬態(tài)響應電源系統(tǒng)。系統(tǒng)可 至少包括（例如）電源電路、電壓基準電路和動態(tài)基準生成電路。電源電路可被配置為基 于電源輸入電壓生成輸出電壓（如，用于驅動負載）。電壓基準電路可被配置為生成用于控 制輸出電壓的生成的基準電壓。動態(tài)基準生成電路可被配置為基于基準電壓和輸出電壓生 成作為電源電路的輸入電壓的動態(tài)基準電壓。
[0034] 以下例子屬于進一步的實施例。在一個示例性實施例中，提供了一種設備。該設 備可以包括電源電路，其被配置為生成用于驅動負載的輸出電壓，所述輸出電壓基于輸入 電壓生成；電壓基準電路，其被配置為提供基準電壓；以及動態(tài)基準生成電路，其被配置為 基于輸出電壓和基準電壓生成用作電源電路的輸入電壓的動態(tài)基準電壓。
[0035] 在另一個示例性實施例中，提供了一種方法，該方法可包括從電源電路接收基準 電壓和輸出電壓，基于所述基準電壓和輸出電壓生成基準比較電壓，基于所述基準比較電 壓和基準電壓生成動態(tài)基準電壓，作為輸入提供所述動態(tài)基準電壓至所述電源電路，以及 基于所述動態(tài)基準電壓在所述電源電路中生成輸出電壓。
[0036] 在另一個示例性實施例中，提供了一種系統(tǒng)，該系統(tǒng)至少包括一個機器可讀存儲 介質。所述機器可讀介質上可單獨或組合地存儲指令，當一個或多個處理器執(zhí)行所述指令 時，導致以下操作，所述操作包括：從電源電路接收基準電壓和輸出電壓，基于所述基準電 壓和輸出電壓生成基準比較電壓，基于所述基準比較電壓和基準電壓生成動態(tài)基準電壓， 作為輸入將所述動態(tài)基準電壓提供至所述電源電路，以及基于所述動態(tài)基準電壓在電源電 路中生成輸出電壓。
[0037] 本文中采用的術語和表達方式作為描述而非限制的術語使用，并且在使用這種術 語和表達方式的過程中，不旨在排除示出和描述的特征（或其一部分）的任何等同物，并且 認識到，各種修改形式可落入權利要求書的范圍內。因此，權利要求書旨在涵蓋所有這種等 同物。
【權利要求】
1. 一種設備，包括： 電源電路，所述電源電路被配置為生成用于驅動負載的輸出電壓，所述輸出電壓基于 輸入電壓生成； 基準電壓電路，所述基準電壓電路被配置為提供基準電壓；以及 動態(tài)基準生成電路，所述動態(tài)基準生成電路被配置為基于所述輸出電壓和所述基準電 壓生成作為所述電源電路所述輸入電壓的動態(tài)基準電壓。
2. 根據(jù)權利要求1所述的設備，其中所述動態(tài)基準生成電路包括基準比較電路，所述 基準比較電路至少包括放大器，所述放大器被配置為基于所述輸出電壓和所述基準電壓生 成基準比較電壓。
3. 根據(jù)權利要求2所述的設備，其中所述基準比較電路被配置為在所述輸出電壓小于 所述基準電壓時基于所述輸出電壓與所述基準電壓之間的差值生成正基準比較電壓，并在 所述輸出電壓大于所述基準電壓時基于所述輸出電壓與所述基準電壓之間的差值生成負 基準比較電壓。
4. 根據(jù)權利要求2所述的設備，其中所述動態(tài)基準生成電路還包括連接于所述基準比 較電路中的所述放大器的輸入端的電阻-電容網(wǎng)絡，所述電阻-電容網(wǎng)絡被配置為將所述 輸出電壓交流連接到所述放大器輸入端并將所述基準電壓直流連接到所述放大器輸入端。
5. 根據(jù)權利要求2所述的設備，其中所述動態(tài)基準生成電路還包括求和電路，所述求 和電路被配置為基于將所述基準比較電壓與所述基準電壓相加生成作為輸入至所述電源 電路的所述動態(tài)基準電壓。
6. 根據(jù)權利要求5所述的設備，其中所述電源電路還包括誤差比較器或誤差放大器電 路、控制邏輯電路和反饋網(wǎng)絡電路，所述誤差放大器電路被配置為基于所述動態(tài)基準電壓 和所述反饋網(wǎng)絡電路提供的反饋電壓生成至所述控制邏輯電路的邏輯輸入。
7. 根據(jù)權利要求6所述的設備，其中所述誤差比較器或誤差放大器電路被配置為在所 述動態(tài)基準電壓大于所述反饋電壓時生成高邏輯輸入并在所述動態(tài)基準電壓小于所述反 饋電壓時生成低邏輯輸入。
8. 根據(jù)權利要求7所述的設備，其中所述電源電路還包括連接于電感器的功率級電 路，所述電感器被配置為生成所述輸出電壓，所述功率級電路被配置為在所述邏輯輸入為 高時接合電源，以向所述電感器提供電壓，并在所述邏輯輸入為低時斷開所述電源，從而不 再向所述電感器提供所述電壓。
9. 根據(jù)權利要求8所述的設備，其中所述反饋電壓電路被配置為基于提供給所述電感 器的所述電壓和所述輸出電壓生成所述反饋電壓。
10. -種方法，包括： 從電源電路接收基準電壓和輸出電壓； 基于所述基準電壓和所述輸出電壓生成基準比較電壓； 基于所述基準比較電壓和所述基準電壓生成動態(tài)基準電壓； 作為輸入提供所述動態(tài)基準電壓至所述電源電路；以及 基于所述動態(tài)基準電壓在所述電源電路中生成所述輸出電壓。
11. 根據(jù)權利要求10所述的方法，其中生成所述基準比較電壓包括： 在所述輸出電壓小于所述基準電壓時基于所述輸出電壓與所述基準電壓之間的差值 生成正基準比較電壓；以及 在所述輸出電壓大于所述基準電壓時基于所述輸出電壓與所述基準電壓之間的差值 生成負基準比較電壓。
12. 根據(jù)權利要求10所述的方法，其中生成所述動態(tài)基準電壓包括將所述基準比較電 壓與所述基準電壓相加。
13. 根據(jù)權利要求10所述的方法，其中生成所述輸出電壓包括基于所述動態(tài)基準電壓 和反饋電壓生成邏輯輸入。
14. 根據(jù)權利要求13所述的方法，其中生成所述邏輯輸入包括： 在所述動態(tài)基準電壓大于所述反饋電壓時生成高邏輯輸入；以及 在所述動態(tài)基準電壓小于所述反饋電壓時生成低邏輯輸入。
15. 根據(jù)權利要求14所述的方法，其中生成所述輸出電壓還包括在所述邏輯輸入為高 時接合電源，以為所述電源電路中的電感器充電，以及在所述邏輯輸入為低時斷開所述電 源，不再為所述電感器充電。
16. 至少一種機器可讀存儲介質，所述至少一種機器可讀存儲介質上單獨地或組合地 存儲有指令，當所述指令被一個或多個處理器執(zhí)行時導致以下操作，所述操作包括： 從電源電路接收基準電壓和輸出電壓； 基于所述基準電壓和所述輸出電壓生成基準比較電壓； 基于所述基準比較電壓和所述基準電壓生成動態(tài)基準電壓； 作為輸入提供所述動態(tài)基準電壓至所述電源電路；以及 基于所述動態(tài)基準電壓在所述電源電路中生成所述輸出電壓。
17. 根據(jù)權利要求16所述的介質，其中生成所述基準比較電壓包括： 在所述輸出電壓小于所述基準電壓時基于所述輸出電壓與所述基準電壓之間的差值 生成正基準比較電壓；以及 在所述輸出電壓大于所述基準電壓時基于所述輸出電壓與基準電壓之間的差值生成 負基準比較電壓。
18. 根據(jù)權利要求16所述的介質，其中生成所述動態(tài)基準電壓包括將所述基準比較電 壓與所述基準電壓相加。
19. 根據(jù)權利要求16所述的介質，其中生成所述輸出電壓包括基于所述動態(tài)基準電壓 和反饋電壓生成邏輯輸入。
20. 根據(jù)權利要求19所述的介質，其中生成所述邏輯輸入包括： 在所述動態(tài)基準電壓大于所述反饋電壓時生成高邏輯輸入；以及 在所述動態(tài)基準電壓小于所述反饋電壓時生成低邏輯輸入。
21. 根據(jù)權利要求20所述的介質，其中生成所述輸出電壓還包括在所述邏輯輸入為高 時接合電源，以為所述電源電路中的電感器充電，并在所述邏輯輸入為低時斷開所述電源， 不再為所述電感器充電。
【文檔編號】G05F1/625GK104238620SQ201410172787
【公開日】2014年12月24日 申請日期:2014年4月25日 優(yōu)先權日:2013年4月25日
【發(fā)明者】B·趙, S·范 申請人:快捷半導體(蘇州)有限公司, 快捷半導體公司