帶隙基準電路相關申請的交叉引用本申請要求于2012年12月11日提交的日本優(yōu)先專利申請公開號JP2012-270104的權益，通過引用將其全部內(nèi)容并入本文。技術領域本公開涉及帶隙基準電路。

背景技術：
如今，隨著半導體集成電路的微型化和高集成化，要求電路可以在低電壓下進行工作，因此集成電路制造商（包括申請人）已經(jīng)回應了這樣的要求。對于產(chǎn)生基準電壓的帶隙基準電路，當然也要求低電壓驅動。應當指出的是，日本專利申請公開號JPH114512A（在下文中，稱為專利文獻1）是本公開的相關技術文件，其公開了一種被認為接近本公開的技術。專利文獻1公開了一種技術，用于通過將從基準電壓生成電路輸出并且較少依賴于溫度和電源電壓的電壓設定為電源電壓范圍內(nèi)的任意值，使操作能在1.25V或更低電壓下進行。

技術實現(xiàn)要素：
圖8是專利文獻1中公開的相關技術的帶隙基準電路801的電路圖。作為P溝道MOSFET（以下簡稱為“PMOSFET”，N溝道MOSFET同樣簡稱為“NMOSFET”）的第一PMOSFET102的源極被連接到電源節(jié)點，其漏極連接到第一電阻器R103。第一電阻器R103的另一端連接到第一二極管104的陽極。第一二極管104的陰極連接到接地節(jié)點。第二電阻器R105連接在第一PMOSFET102的漏極和接地節(jié)點之間，同時被并聯(lián)連接到串聯(lián)的第一電阻器R103和第一二極管104。第二PMOSFET106的源極連接到電源節(jié)點上，其漏極連接到第二二極管107的陽極。第二二極管107的陰極連接到接地節(jié)點。第三電阻器R108連接在第二PMOSFET106的漏極和接地節(jié)點之間，同時與第二二極管107并聯(lián)連接。此處，第二電阻器R105和第三電阻器R108的電阻值是相同的。第三PMOSFET109的源極連接到電源節(jié)點上，其漏極連接到第四電阻器R110的一端，還連接到基準電壓輸出端Vout。第四電阻器R110的另一端連接到接地節(jié)點。運算放大器111的非反相輸入端被連接到第一PMOSFET102的漏極。運算放大器111的反相輸入端被連接到第二PMOSFET106的漏極。運算放大器111的輸出端被連接到第一PMOSFET102、第二PMOSFET106和第三PMOSFET109的柵極，柵極電壓通常由運算放大器111控制。換句話說，三個PMOSFET構成電流鏡像電路。從圖8中可以看出，第一二極管104是并聯(lián)連接多個二極管而形成的，與第二二極管107不同。由于帶隙基準電路801是由集成電路構成的，形成第一二極管104和第二二極管107的二極管是通過相同的生產(chǎn)過程（相同的電氣特性）形成的。該二極管包括理想二極管和電阻器元件。因此，因為第一二極管104和第二二極管107的結合電阻值有所不同，所以電流密度不同。通過第一電阻器R103，由第一二極管104和第二二極管107中的電流密度的差異所造成的電位差被轉換成具有正溫度特性的電流I2a。另一方面，通過第三電阻器R108，第二二極管107的兩端的電壓被轉換成具有負溫度特性的電流Ila。在運算放大器111的非反相輸入端被設置為電壓點VA，而它的反相輸入端被設置為電壓點VB。由于運算放大器111等效控制連接到電壓點VA的第一PMOSFET102和連接到電壓點VB的第二PMOSFET106，第二電阻器R105和第三電阻器R108的電位差變成相同。此外，由于第二電阻器R105和第三電阻器R108的電阻值是相同的，流過第二電阻器R105的電流I2b和流經(jīng)第三電阻器R108的電流I1b也變成了相同的。構成恒流源的第三PMOSFET109通過電流鏡像電路輸出電流I2a與I2b的總和電流。由于總和電流有相反的溫度特性，在第四電阻器R110中生成的電壓變成不具有溫度特性的基準電壓。通過使用專利文獻1中公開的技術，可以實現(xiàn)帶隙基準電路801，利用其可以得到不具有溫度特性的基準電壓。然而，如后面將要描述的那樣，專利文獻1中公開的電路具有準穩(wěn)定點。因此，用于消除準穩(wěn)定點處的錯誤穩(wěn)定的啟動電路成為必要。啟動電路的一個例子在圖9中被示出。圖9是包括啟動電路的相關技術的帶隙基準電路901的電路圖。圖9所示的帶隙基準電路901具有一種結構，其中啟動電路900被添加到圖8所示的帶隙基準電路801。與第三PMOSFET109相同的電流被導致流過啟動電路900的PMOSFET902，以造成電阻器R903中的電壓。電阻器R903的端子間電壓被輸入到構成逆變器的PMOSFET904的柵極和NMOSFET905的柵極。PMOSFET904的漏極和NMOSFET905的漏極連接到NMOSFET906的柵極。由于在帶隙基準電路901被激活時，電阻器R903的端子間電壓與接地電位幾乎是相同的，逆變器變?yōu)楦唠娢?，NMOSFET906被置于ON狀態(tài)。在那之后，隨著電阻器R903的端子間電壓增加，逆變器轉移到低電位，NMOSFET906被置于OFF狀態(tài)。換句話說，在電路被激活時的不穩(wěn)定狀態(tài)期間，通過將控制電源的電壓降低到接地電位來穩(wěn)定電路。然而，啟動電路900的提供導致元件數(shù)量的增加，從而導致集成電路中的電路規(guī)模的擴大。此外，根據(jù)集成電路的生產(chǎn)過程，可能難以嵌入啟動電路900。鑒于上述情況，需要帶隙基準電路，其不具有準穩(wěn)定點，并輸出穩(wěn)定的電壓。根據(jù)本公開的一個實施方式，提供一種帶隙基準電路，其包括：第一PMOSFET，其源極連接到電源節(jié)點；第一電阻器，其一端連接第一PMOSFET的漏極；第一二極管，其連接到第一電阻器的另一端與接地節(jié)點；第二PMOSFET，其源極連接到電源節(jié)點；第二二極管，其連接到第二PMOSFET的漏極和接地節(jié)點；第二電阻器，其連接在第一PMOSFET的漏極和接地節(jié)點之間；第三電阻器，其連接在第二PMOSFET的漏極和接地節(jié)點之間。所述帶隙基準電路還包括：第三PMOSFET，其源極連接到電源節(jié)點，漏極連接到基準電壓的輸出節(jié)點；第四電阻器，其連接在第三PMOSFET的漏極和接地節(jié)點之間；運算放大器，其具有連接到第一PMOSFET的漏極的非反相輸入端，以及連接到第二PMOSFET的漏極的反相輸入端，電壓高于供給到非反相輸入端的電壓可以被提供到反相輸入端，運算放大器的輸出電壓被用到第一PMOSFET、第二PMOSFET和第三PMOSFET的每一個柵極。根據(jù)本公開的實施方式，在不提供啟動電路的情況下，可以提供不具有準穩(wěn)定點而輸出穩(wěn)定電壓的帶隙基準電路。如附圖所示，鑒于對其最佳模式實施例的如下詳細描述，本公開的這些和其它目標、特征和優(yōu)點將會變得更加明顯。附圖說明圖1是帶隙基準實驗電路的電路圖，在其中已經(jīng)執(zhí)行了用于說明本公開原理的一個實驗；圖2是示出了用于說明本公開原理的實驗結果的曲線圖；圖3是根據(jù)本公開第一實施方式的帶隙基準電路的電路圖；圖4是示出了在根據(jù)本公開第一實施方式的帶隙基準電路上進行的實驗的結果的曲線圖；圖5是根據(jù)本公開第二實施方式的帶隙基準電路的電路圖；圖6是根據(jù)本公開第三實施方式的帶隙基準電路的電路圖；圖7是根據(jù)本公開第四實施方式的帶隙基準電路的電路圖；圖8是相關技術的帶隙基準電路的電路圖；以及圖9是包括啟動電路的相關技術的帶隙基準電路的電路圖。具體實施方式在下文中，將參照附圖來描述本公開的實施方式。（本發(fā)明的原理）（圖1和圖2：帶隙基準電路的操作特性）（第一實施方式）（圖3和圖4：將不平衡電阻器應用到其上的帶隙基準電路301）（第二實施方式）（圖5：將不平衡電源應用到其上的帶隙基準電路501）（第三實施方式）（圖6：將運算放大器的不平衡差分輸入級應用到其上的帶隙基準電路601）（第四實施方式）（圖7：將不平衡二極管應用到其上的帶隙基準電路701）（本公開的原理）在解釋本公開的技術之前，將描述帶隙基準電路的操作，以幫助理解本公開的技術。圖1是帶隙基準實驗電路101的電路圖，在其中已經(jīng)執(zhí)行了用于說明本公開原理的一個實驗。圖1所示的帶隙基準實驗電路101具有這樣的結構，其中，可變電壓源112連接到圖8所示的帶隙基準電路801的第一PMOSFET102、第二PMOSFET106和第三PMOSFET109。第一PMOSFET102的源極連接到電源節(jié)點上，其漏極連接到第一電阻器R103。第一電阻器R103的另一端連接到第一二極管的陽極104。第一二極管104的陰極連接到接地節(jié)點。第二電阻器R105連接在第一PMOSFET102的漏極和接地節(jié)點之間，同時被并聯(lián)連接到串聯(lián)的第一電阻器R103和第一二極管104。第二PMOSFET106的源極連接到電源節(jié)點上，其漏極連接到第二二極管107的陽極。第二二極管107的陰極連接到接地節(jié)點。第三電阻器R108連接到第二PMOSFET106的漏極和接地節(jié)點之間，同時被并聯(lián)連接到第二二極管107。此處，第二電阻器R105和第三電阻器R108的電阻值是相同的。第三PMOSFET109的源極連接到電源節(jié)點，其漏極連接到第四電阻器R110的一端和基準電壓輸出端Vout。第四電阻器R110的另一端連接到接地節(jié)點。運算放大器111的非反相輸入端被連接到第一PMOSFET102的漏極。運算放大器111的反相輸入端被連接到第二PMOSFET106的漏極。運算放大器111的輸出端被連接到第一PMOSFET102、第二PMOSFET106和第三PMOSFET109的柵極，柵極電壓通常由運算放大器111控制。換句話說，三個PMOSFET構成電流鏡像電路。通過控制帶隙基準實驗電路101的可變電壓源112并將第一PMOSFET102、第二PMOSFET106和第三PMOSFET109的柵極電壓強行從0V變到預定電壓，連接到運算放大器111的非反相輸入端的電壓點VA與連接到運算放大器111的反相輸入端的電壓點VB之差（VA-VB）被觀測到。圖2是示出了用于說明本公開原理的實驗結果的曲線圖。在圖2的曲線圖中，橫軸表示可變電壓源112的電壓，縱軸表示VA-VB。雖然保持正電位作為可變電壓源112的輸出電壓Vin的VA-VB從0V逐漸升高，但是當Vin達到一定的電壓之后，VA-VB變?yōu)?V，之后變?yōu)樨撾娢弧Ｈ缓?，在VA-VB達到負電位的峰值之后，VA-VB再次成為0V，之后迅速增加。具體而言，從圖2中可以看出，在帶隙基準電路中，有兩個電壓Vin是VA-VB為0V的穩(wěn)定點。其中，穩(wěn)定點A是原本所需的穩(wěn)定點，而穩(wěn)定點B是不需要的準穩(wěn)定點。在帶隙基準電路存在準穩(wěn)定點的根本問題的原因是，電源引起的電流小，當?shù)谝欢O管104和第二二極管107不能置為ON狀態(tài)時，根據(jù)并聯(lián)連接到第一二極管104的第二電阻器R105和第一PMOSFET102電流，來確定電壓點VA處的電壓，根據(jù)并聯(lián)連接到第二二極管107的第三電阻器R108和第二PMOSFET106的電流，來確定電壓點VB處的電壓。原則上，雖然第二電阻器R105和第三電阻器R108的電阻值被認為是相同的，但是由于在實際使用的電路的生產(chǎn)過程中的不匹配、偏移等，電壓點VA和VB的電壓不能被唯一確定，因此，VA-VB可能取正值和負值。如圖2中的實線所示，當VA-VB取正電壓值時，產(chǎn)生一個準穩(wěn)定點。如圖2中虛線所示，當電路的結構使得VA-VB取負電壓值時，準穩(wěn)定點被消除。這是本公開的原理。（第一實施方式）圖3是根據(jù)本公開第一實施方式的帶隙基準電路301的電路圖。在圖3所示的電路中，與圖1中所示那些相同的電路元件將用相同的符號來表示，并且將省略其說明。帶隙基準電路301具有這樣的結構，其中，圖1所示的帶隙參考實驗電路101的可變電壓源112被去除，添加了第五電阻器R309。應當指出的是，圖3示出了運算放大器111的內(nèi)側部分的一個例子。第一PMOSFET102的漏極被連接到NMOSFET302的柵極。第二PMOSFET106的漏極被連接到NMOSFET303的柵極。PMOSFET304的源極連接到電源節(jié)點，其漏極連接到NMOSFET302的漏極和PMOSFET304的柵極。PMOSFET305的源極連接到電源節(jié)點，其漏極連接到NMOSFET303的漏極和PMOSFET306的柵極。PMOSFET306的源極連接到電源節(jié)點，其漏極連接到NMOSFET307的漏極。此外，PMOSFET305不僅連接到PMOSFET306的柵極，還連接到第一PMOSFET102、第二PMOSFET106和第三PMOSFET109的柵極。NMOSFET302的源極和NMOSFET303的源連接到NMOSFET308的漏極。NMOSFET308的源極連接到接地節(jié)點。NMOSFET308的柵極連接到NMOSFET307的柵極和NMOSFET307的漏極。PMOSFET304、305和306以及PMOSFET302、303、307和308構成運算放大器111。圖4是示出了在根據(jù)本公開第一實施方式的帶隙基準電路301上進行的實驗的結果的曲線圖。如上所述，圖3所示的帶隙基準電路301與圖1所示的帶隙基準實驗電路101是不同的，在于第五電阻器R309與第三電阻器R108串聯(lián)連接。換句話說，由于第三電阻器R108和第五電阻器R309的電阻器之和大于第二電阻器R105的電阻值，電壓VB變得稍大于電壓VA。因此，由于VA-VB取負電壓值，所以如圖4所示，圖2所示的準穩(wěn)定點B被消除，并且只剩下穩(wěn)定點A。將在下面描述如何設置要被添加用于消除準穩(wěn)定點的第五電阻器R309的電阻值。改進本公開的帶隙基準電路的目的是設置第五電阻器R309的電阻值，使得電路被激活時，VA-VB始終取負電壓值。如上所述，由于集成電路生產(chǎn)過程中的偏移等，電路元件中產(chǎn)生差異。只需要設置第五電阻器R309的電阻值，使得在電路被激活時，VA-VB總是取負電壓值，而不受電路元件的差異的影響。在第一二極管104不處于ON狀態(tài)時，確定電壓VA的元件是第二電阻器R105和作為電源的第一PMOSFET102。同樣，在第二二極管107不處于ON狀態(tài)時，確定電壓VB的元件是第三電阻器R108和作為電源的第二PMOSFET106。作為一個例子，假定第二電阻器R105和第三電阻器R108為100kΩ，從第一PMOSFET102和第二PMOSFET106輸出的電流為10μA，每個元件有1％的誤差。按如下方式獲得電阻器和電源的差異之和Msum。（表達式1）（約1.414％）具體而言，要被添加的第五電阻器R309的（參照圖3）電阻值只需被設置為一個值，該值超過第三電阻器R108的1.414％。例如，當設置為2％時，通過加入100kΩ的2％，即，2kΩ，就可以實現(xiàn)本公開的帶隙基準電路301。概括上述表達式，當?shù)诙娮杵鱎105和第三電阻器R108的誤差由a（％）表示，而從作為電源的第一PMOSFET102和第二PMOSFET106輸出的電流誤差由b（％）表示時，按如下方式得到電阻器和電源的差異之和Msum以及要添加的第五電阻器R309的電阻值。（表達式2）Msum=(a%)2+(b%)2]]>R309>R108×(1+(a%)2+(b%)2)]]>應該指出的是，當帶隙基準電路的電路布置結構（拓撲）變化并且控制差異變化的元件變化時，上面的表達式可能改變。與此相反，當要添加的第五電阻器R309的電阻值過大時，導致具有在很大程度上偏離的溫度特性和大差異的操作，因此實際上不能建立帶隙基準電路301的操作。因此，要添加的第五電阻器R309的電阻值越小越好，并且被設置為一個值，該值超過元件的差異。根據(jù)帶隙基準電路的規(guī)格設定其上限。如前面所述，通過添加具有適當值的第五電阻器R309，在不提供啟動電路的情況下，可以實現(xiàn)供應穩(wěn)定電壓的帶隙基準電路301。（第二實施方式）圖5是根據(jù)本公開第二實施方式的帶隙基準電路501的電路圖。應當指出的是，在圖5所示的電路中，與圖3所示那些相同的電路元件將用相同的符號來表示，并且將省略其說明。圖5所示的帶隙基準電路501不同于圖3所示的帶隙基準電路301，在于PMOSFET502被并聯(lián)連接到構成電源的第二PMOSFET106。如上所述，在集成電路的生產(chǎn)過程中，多個小的MOSFET被并聯(lián)連接，用于提高MOSFET的放大系數(shù)、柵極電阻等。此時，小MOSFET的每個元件被稱為棘爪（finger）。在圖5所示的電路中，棘爪更多的是被設置在第二PMOSFET106和PMOSFET502中作為輸出電壓VB的電源，而不是在第一PMOSFET102中作為輸出電壓VA的電源。特別是，由于圖5所示的PMOSFET502的添加造成電流鏡像的添加，電流的設計是相對比較容易的。此外，作為另一個例子，有一個設計，其中MOS的W長度以倍數(shù)的方式發(fā)生變化。在加入電源的棘爪時，與上述的電阻值的計算相同的想法可以應用于棘爪數(shù)量的計算。換句話說，如第一實施方式所述，電源的棘爪的添加也是基于與設置第五電阻器R309的電阻值相同的設計思想，使得VA-VB帶有負電壓值。即使沒有在圖3所示的情況下的啟動電路，通過加入電源的棘爪，在電路的激活時間點，使得VA-VB取負電壓值，也可以實現(xiàn)供應穩(wěn)定電壓的帶隙基準電路。（第三實施方式）圖6是根據(jù)本公開第三實施方式的帶隙基準電路601的電路圖。應當指出的是，在圖6所示的電路中，與圖3所示那些相同的電路元件將用相同的符號來表示，并且將省略其說明。圖6所示的帶隙基準電路601不同于圖3所示的帶隙基準電路301，在于與構成運算放大器111輸入級的NMOSFET的VB輸入端相關的反相輸入端側（NMOSFET602）上的NMOSFET302的棘爪被添加。與上述的電阻值的計算相同的想法可以應用于用在向運算放大器的輸入級111添加棘爪的棘爪數(shù)量的計算。換句話說，在運算放大器111的輸入級添加棘爪是一種設計思想，即通過向運算放大器111本身的輸入級添加偏移電壓，采運算放大器111代替第一實施方式的第五電阻器R309的添加。即使在如圖3所示沒有啟動電路的情況下，通過在運算放大器的輸入級添加棘爪，在電路的激活時間點設置VA-VB為負電壓值，也可以實現(xiàn)供應穩(wěn)定電壓的帶隙基準電路。（第四實施方式）圖7是根據(jù)本公開第四實施方式的帶隙基準電路701的電路圖。應當指出的是，在圖7所示的電路中，與圖3所示那些相同的電路元件將用相同的符號來表示，并且將省略其說明。圖7中所示的帶隙基準電路701不同于圖3所示的帶隙基準電路301，在于第三二極管702被并聯(lián)連接到第一二極管104。二極管的并聯(lián)連接是基于與添加MOSFET的棘爪接近的一個想法。在設計帶隙基準電路中，第一二極管104和第二二極管107的二極管的數(shù)量比率在很多情況下為8：1。通過增加要被并聯(lián)連接到這樣一個通用設計的二極管的數(shù)量，電流密度被額外地改變?nèi)?：1、10：1等，從而準穩(wěn)定點被取消。參照圖3、圖5和圖6描述的第一至第三實施方式旨在提高電壓VB，使其高于電壓VA。與此相反，圖7所示的第四實施方式旨在降低電壓VA，使其低于電壓VB。與上述的電阻值的計算同樣的想法可以應用于用在并聯(lián)連接二極管的二極管數(shù)量的計算。換句話說，添加要被并聯(lián)連接的第一二極管104是一種設計思想，即通過可以比第一二極管104更容易地使第二二極管107置為（ON）狀態(tài)，來用第一二極管104代替第一實施方式的第五電阻器R309的添加。即使在如圖3所示沒有啟動電路的情況下，通過增加并聯(lián)連接的二極管，設置VA-VB為負電壓值，也可以實現(xiàn)供應穩(wěn)定電壓的帶隙基準電路。本公開還可以采取以下結構。（1）帶隙基準電路，包括：第一PMOSFET，其源極連接到電源節(jié)點；第一電阻器，其一端連接到第一PMOSFET的漏極；第一二極管，其連接到第一電阻器的另一端與接地節(jié)點；第二PMOSFET，其源極連接到電源節(jié)點；第二二極管，其連接到第二PMOSFET的漏極和接地節(jié)點；第二電阻器，其連接在第一PMOSFET的漏極與接地節(jié)點之間；第三電阻器，其連接在第二PMOSFET的漏極與接地節(jié)點之間；第三PMOSFET，其源極連接到電源節(jié)點，漏極連接到基準電壓的輸出節(jié)點；第四電阻器，其連接在第三PMOSFET的漏極和接地節(jié)點之間；以及運算放大器，其具有連接到第一PMOSFET的漏極的非反相輸入端，以及連接到第二PMOSFET的漏極的反相輸入端，電壓高于供給到非反相輸入端的電壓可以被提供到反相輸入端，運算放大器的輸出電壓被用到第一PMOSFET、第二PMOSFET和第三PMOSFET的每一個柵極。（2）根據(jù)（1）的帶隙基準電路，其中，比通過將第二PMOSFET的誤差平方與第二二極管的誤差平方相加得到的值的平方根大的值被提供給電路元件，使得從第二PMOSFET的漏極輸出的第二電壓變得大于從第一PMOSFET的漏極輸出的第一電壓。（3）根據(jù)（2）的帶隙基準電路，其中，第三電阻器具有比第二電阻器更大的電阻值。（4）根據(jù)（2）的帶隙基準電路，其中，第二PMOSFET比第一PMOSFET具有更高的電源供應性能。（5）根據(jù)（2）的帶隙基準電路，其中，運算放大器包括第一NMOSFET，其連接到非反相輸入端，以及第二NMOSFET，其連接到反相輸入端，并且具有比第一NMOSFET更大的放大系數(shù)。（6）根據(jù)（2）的帶隙基準電路，其中，第一二極管具有比第二二極管更高的電流供應性能。本實施方式中已經(jīng)公開了帶隙基準電路。相關技術的帶隙基準電路有一個問題，由于本質特征，低于所需的基準電壓的準穩(wěn)定點處的電壓被輸出，有必要添加啟動電路用于消除這種問題。本公開集中在帶隙基準電路的本質特征，并且選擇電路元件使得被連接到運算放大器的反相輸入端的第二電源的電壓VB變得高于被連接到運算放大器的非反相輸入端的第一電源的電壓VA?？梢酝ㄟ^至少以下4種方式進行電路元件的選擇。首先，與二極管并聯(lián)連接的電阻器相差僅一個值，該值超過電路元件的差異總和的平方根。其次，從第二電源輸出的電流被設定為大于第一電源輸出的電流僅一個值，該值超過電路元件的差異總和的平方根。第三，在運算放大器的反相輸入端的輸入級的棘爪數(shù)量被設置為大于在運算放大器的非反相輸入端的輸入級的棘爪數(shù)量僅一個值，該值超過電路元件的差異總和的平方根。第四，要被連接到第一電源的二極管的數(shù)量被設定為大于要被連接到第二電源的二極管的數(shù)量僅一個值，該值超過電路元件的差異總和的平方根。通過采用這種方式，即使沒有啟動電路，也可以實現(xiàn)供應穩(wěn)定電壓的帶隙基準電路。迄今為止，已經(jīng)描述了本公開的實施方式。然而，本公開不局限于上述的實施方式，并且在不脫離本發(fā)明的主旨的情況下，包括其它的變形例和應用實例。例如，上述實施方式中已經(jīng)給出了詳細和具體的說明，以幫助理解本公開的裝置和系統(tǒng)的結構，不必限于包括上述結構。此外，可以用另一個實施方式的結構的一部分替換目標實施方式的結構的一部分，還可以添加另一個實施方式的結構到目標實施方式的結構。此外，對于每個實施方式的結構的一部分，可以使用其它結構進行添加/刪除/替換。此外，一部分或全部的上述結構、功能、處理器等可以由硬件來實現(xiàn)，例如，將它們設計在一個集成電路中。此外，上述結構、功能等可以由軟件來實現(xiàn)，該軟件用于處理器，以解釋并執(zhí)行用于實現(xiàn)各功能的程序。用于實現(xiàn)所述功能的程序，表、文件等可以被存儲在易失性或非易失性存儲介質，如存儲器、硬盤、SSD（固態(tài)驅動器）或記錄介質，如IC卡和光盤中。此外，只有用于解釋所必要的控制線和信息線被示出，而不是有關一個產(chǎn)品的所有控制線和信息線被示出?，F(xiàn)實中，大多數(shù)的結構相互連接。本領域技術人員應當理解，根據(jù)設計需求和其他因素，在所附權利要求或其等價物范圍內(nèi)，可以進行各種修改、組合、子組合、以及更改。