一種帶曲率補(bǔ)償?shù)膸痘鶞?zhǔn)電壓源的制作方法
【專利摘要】本發(fā)明公開了一種帶曲率補(bǔ)償?shù)膸痘鶞?zhǔn)電壓源，所述帶隙基準(zhǔn)電壓源包括：一階溫度補(bǔ)償電路，用于產(chǎn)生同一階溫度無(wú)關(guān)的電流；曲率補(bǔ)償電路，用于產(chǎn)生高階溫度特性的電流，并與所述同一階溫度無(wú)關(guān)的電流疊加產(chǎn)生與溫度無(wú)關(guān)的電流；帶隙基準(zhǔn)電壓產(chǎn)生電路，用于將與溫度無(wú)關(guān)的電流輸?shù)捷敵龆?，并轉(zhuǎn)換成電壓；其中，所述一階溫度補(bǔ)償電路與所述曲率補(bǔ)償電路相連，所述曲率補(bǔ)償電路與所述帶隙基準(zhǔn)電壓產(chǎn)生電路相連；所述一階溫度補(bǔ)償電路、所述曲率補(bǔ)償電路和所述帶隙基準(zhǔn)電壓產(chǎn)生電路一起形成帶隙基準(zhǔn)電壓源。本發(fā)明可以有效地提高補(bǔ)償電流的精確度，減小輸出基準(zhǔn)電壓的溫度漂移系數(shù)，進(jìn)而提高輸出基準(zhǔn)電壓的溫度穩(wěn)定性。
【專利說(shuō)明】一種帶曲率補(bǔ)償?shù)膸痘鶞?zhǔn)電壓源

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及電源【技術(shù)領(lǐng)域】，具體涉及一種帶曲率補(bǔ)償?shù)膸痘鶞?zhǔn)電壓源。

【背景技術(shù)】
[0002] -般來(lái)說(shuō)，輸入到集成電路芯片的供電電壓都存在一定的波動(dòng)，而高精度的模擬 電路對(duì)偏置電壓的穩(wěn)定性也要求較高，因此，在模擬電路中我們一般會(huì)使用一個(gè)參考電壓 源，它可以將電源電壓轉(zhuǎn)化為一個(gè)具有良好電壓穩(wěn)定性和溫度穩(wěn)定性的電壓，為電路的其 它部分提供良好的參考電壓。
[0003] 基準(zhǔn)電壓源通常是指在電路中做電壓基準(zhǔn)，且非常精確、穩(wěn)定的電壓源。隨著集成 電路規(guī)模的不斷增大，尤其是系統(tǒng)集成技術(shù)的發(fā)展，基準(zhǔn)電壓源成為大規(guī)模、超大規(guī)模集成 電路和幾乎所有數(shù)字模擬系統(tǒng)中不可缺少的基本電路模塊。
[0004] 電壓基準(zhǔn)電路以其輸出電壓的精確性和穩(wěn)定性，被廣泛地應(yīng)用于高精度模擬電路 及數(shù)?；旌想娐分?，例如高精度比較器、高精度A/D和D/A轉(zhuǎn)換器、線性穩(wěn)壓器以及DC/DC 變換器等。在A/D和D/A轉(zhuǎn)換器，數(shù)據(jù)采集系統(tǒng)以及各種測(cè)試設(shè)備中，都需要高精度、高穩(wěn)定 性的基準(zhǔn)電壓源，并且基準(zhǔn)電壓源的精度和穩(wěn)定性決定了整個(gè)系統(tǒng)的工作性能。基準(zhǔn)電壓 源主要有基于普通正向二極管的電壓基準(zhǔn)、基于齊納二極管的電壓基準(zhǔn)和帶隙電壓基準(zhǔn)等 多種實(shí)現(xiàn)方式，其中帶隙基準(zhǔn)電壓源具有低溫度系數(shù)、高電壓抑制比、低基準(zhǔn)電壓等優(yōu)點(diǎn)， 因而得到了廣泛的應(yīng)用。
[0005] -種現(xiàn)有的帶隙基準(zhǔn)電壓源的工作原理是：根據(jù)模擬電路的基礎(chǔ)知識(shí)，可以給出 雙極型三極管基極-發(fā)射極間的電壓V BE為：
[0006]

【權(quán)利要求】
1. 一種帶曲率補(bǔ)償?shù)膸痘鶞?zhǔn)電壓源，其特征在于，所述帶隙基準(zhǔn)電壓源包括： 一階溫度補(bǔ)償電路，用于產(chǎn)生同一階溫度無(wú)關(guān)的電流； 曲率補(bǔ)償電路，用于產(chǎn)生高階溫度特性的電流，并與所述同一階溫度無(wú)關(guān)的電流疊加 產(chǎn)生與溫度無(wú)關(guān)的電流； 帶隙基準(zhǔn)電壓產(chǎn)生電路，用于將與溫度無(wú)關(guān)的電流輸?shù)捷敵龆耍⑥D(zhuǎn)換成電壓； 其中，所述一階溫度補(bǔ)償電路與所述曲率補(bǔ)償電路相連，所述曲率補(bǔ)償電路與所述帶 隙基準(zhǔn)電壓產(chǎn)生電路相連；所述一階溫度補(bǔ)償電路、所述曲率補(bǔ)償電路和所述帶隙基準(zhǔn)電 壓產(chǎn)生電路一起形成帶隙基準(zhǔn)電壓源。
2. 根據(jù)權(quán)利要求1所述的帶曲率補(bǔ)償?shù)膸痘鶞?zhǔn)電壓源，其特征在于，所述一階溫度 補(bǔ)償電路包括：第一 PMOS管、第二PMOS管、第一運(yùn)算放大器、第一電阻、第二電阻、第三電 阻、第一三極管和第二三極管； 所述第一 PMOS管的源極和襯底接電源，所述第一 PMOS管的漏極通過(guò)所述第二電阻 與所述第二三極管的發(fā)射極相連，所述第二三極管的基極和集電極接地，所述第一電阻的 一端與所述第一 PMOS管的漏極相連，所述第一電阻的另一端接地，所述第一運(yùn)算放大器 的同相輸入端與所述第一 PMOS管的漏極相連，所述第一運(yùn)算放大器的反相輸入端與所述 第一三極管的發(fā)射極相連，所述第一運(yùn)算放大器的輸出端與所述第一 PMOS管和所述第二 PMOS管的柵極相連，所述第二PMOS管的源極和襯底接電源，所述第二PMOS管的漏極與所述 第一三極管的發(fā)射極相連，所述第一三極管的基極和集電極接地，所述第三電阻的一端與 所述第一三極管的發(fā)射極相連，所述第三電阻的另一端接地。
3. 根據(jù)權(quán)利要求2所述的帶曲率補(bǔ)償?shù)膸痘鶞?zhǔn)電壓源，其特征在于，所述曲率補(bǔ)償 電路包括：第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第九PMOS管、第二運(yùn)算 放大器、第三運(yùn)算放大器、第二NM0S管、第四NM0S管、第四電阻、第五電阻、第三三極管； 所述第三PMOS管的源極和襯底接電源，所述第三PMOS管的柵極與所述第二PMOS管的 柵極相連，所述第三PMOS的漏極與所述第四PMOS管的漏極相連，所述第四PMOS管的源極 和襯底接電源，所述第四PMOS管的柵極與所述第五PMOS管的柵極相連，所述第五PMOS管 的源極和襯底接電源，所述第五PMOS管的柵極與漏極相連，所述第五PMOS管的漏極與所述 第六PMOS管和所述第二NM0S管的漏極相連，所述第六PMOS管的源極和襯底接電源，所述 第六PMOS管的柵極與所述第九PMOS管的柵極相連，所述第二NM0S管的源極和襯底與所述 第二運(yùn)算放大器的反相輸入端相連，所述第二NM0S管的柵極與所述第二運(yùn)算放大器的輸 出端相連，所述第二運(yùn)算放大器的同相輸入端與所述第一運(yùn)算放大器的反相輸入端相連， 所述第四電阻的一端與所述第二NM0S管的源極相連，所述第四電阻的另一端接地，所述第 三三極管的基極和集電極接地，所述第三三極管的發(fā)射極與所述第三運(yùn)算放大器的同相輸 入端相連，所述第三運(yùn)算放大器的反相輸入端與所述第四NM0S管的源極和襯底相連，所述 第三運(yùn)算放大器的輸出端與所述第四NM0S管的柵極相連，所述第四NM0S管的漏極與所述 第九PMOS管的漏極相連，所述第九PMOS管的源極和襯底接電源，所述第九PMOS管的漏極 與柵極相連，所述第五電阻的一端與所述第四NM0S管的源極相連，所述第五電阻的另一端 接地。
4. 根據(jù)權(quán)利要求3所述的帶曲率補(bǔ)償?shù)膸痘鶞?zhǔn)電壓源，其特征在于，所述帶隙基準(zhǔn) 電壓產(chǎn)生電路包括：第一 NM0S管、第三NM0S管、第七PMOS管、第八PMOS管、第十PMOS管、 第六電阻； 所述第一 NMOS管的源極和襯底接地，所述第一 NMOS管的漏極與所述第四PMOS管的漏 極相連，所述第一 NMOS管的柵極與漏極相連，所述第三NMOS管的源極和襯底接地，所述第 三NMOS管的柵極與所述第一 NMOS管的柵極相連，所述第三NMOS管的漏極與所述第七PMOS 管的漏極相連，所述第七PM0S管的源極和襯底接電源，所述第七PM0S管的漏極與柵極相 連，所述第七PMOS管的柵極與所述第八PMOS管的柵極相連，所述第八PMOS管的源極和襯 底接電源，所述第八PMOS管的漏極與所述第三三極管的發(fā)射極相連，所述第八PMOS管的柵 極與所述第十PMOS管的柵極相連，所述第十PMOS管的源極和襯底接電源，所述第十PMOS 管的漏極與所述第六電阻的一端相連，所述第六電阻的另一端接地。
5. 根據(jù)權(quán)利要求3或4所述的帶曲率補(bǔ)償?shù)膸痘鶞?zhǔn)電壓源，其特征在于，所述第一三 極管、所述第二三極管和所述第三三極管為相同工藝制成的PNP型三極管。
6. 根據(jù)權(quán)利要求2所述的帶曲率補(bǔ)償?shù)膸痘鶞?zhǔn)電壓源，其特征在于，所述第二三極 管和所述第一三極管的個(gè)數(shù)之比是N :1，其中N為大于1的正整數(shù)。
7. 根據(jù)權(quán)利要求3或4所述的帶曲率補(bǔ)償?shù)膸痘鶞?zhǔn)電壓源，其特征在于，所述第一電 阻和所述第三電阻有相同的阻值；所述第四電阻和所述第五電阻有相同的阻值。
8. 根據(jù)權(quán)利要求4所述的帶曲率補(bǔ)償?shù)膸痘鶞?zhǔn)電壓源，其特征在于，所述第一 PMOS 管、所述第二PMOS管和所述第三PMOS管有相同的寬長(zhǎng)比；所述第四PMOS管和所述第五 PMOS管有相同的寬長(zhǎng)比；所述第六PMOS管和所述第九PMOS管有相同的寬長(zhǎng)比；所述第七 PMOS管、所述第八PMOS管和所述第十PMOS管有相同的寬長(zhǎng)比；所述第一 NMOS管和所述第 三NMOS管有相同的寬長(zhǎng)比。
【文檔編號(hào)】G05F1/567GK104298293SQ201310301002
【公開日】2015年1月21日 申請(qǐng)日期:2013年7月17日 優(yōu)先權(quán)日:2013年7月17日
【發(fā)明者】胡龍山 申請(qǐng)人:北京兆易創(chuàng)新科技股份有限公司