專利名稱：一種三階補償帶隙基準(zhǔn)電壓源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電源技術(shù)領(lǐng)域，具體涉及ー種帶隙基準(zhǔn)電壓源的設(shè)計。
背景技術(shù)：
高精度的電壓源在集成電路中的應(yīng)用非常廣泛，是許多模擬和混合電路中不可缺少的部分，比如模數(shù)轉(zhuǎn)換器(ADC)、開關(guān)電源技術(shù)(DC-DC)、低壓差線性穩(wěn)壓器(LD0)。在這些電路中電壓源作為比較的基準(zhǔn)，其精度直接影響到整個電路的精度和性能。在諸多產(chǎn)生基準(zhǔn)電壓的電路中，帶隙基準(zhǔn)具有溫度系數(shù)小、電源抑制比高、精度高、與CMOSエ藝兼容等優(yōu)點，具體原理是通過具有正的溫度系數(shù)的電壓和具有負(fù)的溫度系數(shù)的電壓相加得到溫度系數(shù)很小的輸出電壓。傳統(tǒng)的帶隙基準(zhǔn)源如圖I所示，由三個場效 應(yīng)晶體管MpM2、M3，三個三極管Qi、Q2、Q3 (其中Q2和Q1的發(fā)射極面積比為N)，兩個電阻R1,R2和一個運算放大器Al組成，運放通過反饋使M1. M2管的漏極電壓相等，所以電阻R1上的電壓為Vri-Vbei _VBE2-VT InN-IcRi上式中中，Vt為熱電壓，為Vt =-
qK為熱力學(xué)常熟，T為絕對溫度，q為電子電荷量。所以
r KT1C=-^-輸出電壓 Vout-IcR2+Vbe3Ic 的值正比于溫度，稱為 PTAT (Proporational To Absolute Temperature)電流，具有正的溫度系數(shù)，Ic和R2相乘就得到了ー個正比于溫度的電壓，用這個正比于溫度的電壓補償具有負(fù)的溫度系數(shù)的電壓Vbe的一次項，從而實現(xiàn)最終輸出電壓的低溫度系數(shù)，其中，Vbe表示三極管發(fā)射極和基極之間的電壓差。實際上Vbe不僅存在負(fù)的一次項，還存在負(fù)的高次項，而圖I的基準(zhǔn)源只考慮了其ー階項，所以隨著溫度的上升，最終輸出的溫度系數(shù)是由正變負(fù)的?；谏鲜鲈?，提出了很多二次或高次補償結(jié)構(gòu)，也取得了比較好的效果，但是這些補償結(jié)構(gòu)比較復(fù)雜，不僅需要在傳統(tǒng)帶隙基準(zhǔn)源的基礎(chǔ)上增加很多的電阻、晶體管等元器件，而且還需要對圖I所示的基本框架做一定的改變，増加了電路設(shè)計的難度以及成本。

發(fā)明內(nèi)容
本發(fā)明的目的是為了解決現(xiàn)有的帶隙基準(zhǔn)源結(jié)構(gòu)復(fù)雜的問題，提出了ー種三階補償帶隙基準(zhǔn)電壓源。
本發(fā)明的技術(shù)方案是一種三階補償帶隙基準(zhǔn)電壓源，包括第一 PMOS管、第一三極管、第二三極管、第三三極管、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第六電阻、第七電阻以及第一放大器，其中，第一 PMOS管的源極接外部電源，柵極接第一放大器的輸出端，漏極接第一電阻第一端子、第二電阻的第一端子、第七電阻的第一端子和第三三極管的集電極；第一三極管的集電極接第一電阻的第二端子，第二三極管的集電極接第二電阻的第二端子，第一三極管的基極連接第二三極管的基極和第七電阻的第二端子并作為所述基準(zhǔn)電壓源的輸出端，第二三極管的發(fā)射極接第三電阻的第一端子，第一三極管的發(fā)射極連接第三電阻的另一端同時連接第四電阻的第一端子，第四電阻的第二端子接第五電阻的第一端子，第五電阻的第二端子連接于地電位，第一放大器的正輸入端接第二三極管的集電極，負(fù)輸入端接一三極管的集電極；第三三極管的基極接第一三極管的發(fā)射極，發(fā)射極連接第六電阻的第一端子，第六電阻的第二端子接接第五電阻的第一端子。本發(fā)明的有益效果本發(fā)明的三階補償帶隙基準(zhǔn)電壓源，提供了一種簡單的三階補償方式，第四電阻的電流為PTAT電流，所以第四電阻上的壓降會隨著溫度的升高而增カロ，從而使得第六電阻的電流也隨溫度的升高而增加，并且第五電阻的電流為第四電阻的電流和六電阻的電流之和，這就等價于第五電阻的電阻值隨著溫度的升高而增加，即通過這種方式補償了 Vbe的ニ階和三階項，這種補償方式不需要改變傳統(tǒng)的帶隙基準(zhǔn)的總體框 架，簡化了設(shè)計過程，節(jié)約了成本。


圖I為現(xiàn)有的傳統(tǒng)的帶隙基準(zhǔn)示意圖。圖2為本發(fā)明帶隙基準(zhǔn)的結(jié)構(gòu)框架示意圖。圖3為本發(fā)明帶有啟動電路的帶隙基準(zhǔn)實施例的示意圖。圖4為本發(fā)明實施例中帶隙基準(zhǔn)源輸出基準(zhǔn)電壓隨溫度的變化的示意圖。圖5為本發(fā)明實施例中帶隙基準(zhǔn)源輸出電壓的電源抑制比的示意圖。
具體實施例方式下面結(jié)合附圖和具體實施方式
做進(jìn)ー步的說明。本發(fā)明呈現(xiàn)的帶隙基準(zhǔn)源用非常簡單的方式實現(xiàn)了三階補償，并且只需對傳統(tǒng)帶隙基準(zhǔn)源的結(jié)構(gòu)稍作改動，只需增加了很少的元器件，實現(xiàn)簡單，卻可以實現(xiàn)較好的補償效果。為了使本發(fā)明的目的、技術(shù)方案和相對于其他的基準(zhǔn)電壓的有點更加清晰，下面結(jié)合附圖對本發(fā)明做進(jìn)ー步詳細(xì)的說明。圖2是本發(fā)明基準(zhǔn)的結(jié)構(gòu)示意圖，具體包括帶隙基準(zhǔn)部分、補償部分，其中，帶隙基準(zhǔn)部分包含第一 PMOS M1、第一三極管Q1、第二三極管Q2、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5以及ー個運放。M1的源極和襯底接電源VDD，柵極接運放的輸出，漏極接R1和R2的一端，QN1的集電極接R1的另一端，Q2的集電極接R2的另一端，Q1的基極連接Q2的基板，Q2的發(fā)射極接電阻R3的一端，Q1的發(fā)射極連接R3另一端同時連接R4的一端，R4的另一端接R5的一端，R5的另一端接地，運放的正輸入端接Q2的集電極，負(fù)輸入端接Q1的集電極。補償部分包含第三三極管Q3、第六電阻R6、第七電阻R7, Q3的集電極接M1的漏端，基極接Q1的發(fā)射極，發(fā)射極節(jié)點R6的一端，R6的另一端接連接R4和R5的交點，R7的一端連接M1的漏端，另一端連接Q1的基板。具體補償原理為流過R4的電流隨著溫度的升高而線性増加，即是PTAT電流，那么R4上的電壓也會隨著電流的增加而增加，而隨著R4上電壓的增加，流過Q3的電流也會增カロ，從而使得流過R5的電流大于流過R4，等價于R5的值隨著溫度的上升而增加?？梢钥闯鐾ㄟ^這種方式，補償了 Vbe中負(fù)的高階項，即可用非常簡單的方式實現(xiàn)了三階補償。R7為Q1和Q2提供基極偏置電流，Q3和R6組成補償主體，在溫度很低的時候Q3處于截止?fàn)顟B(tài)，所以和傳統(tǒng)的帶隙基準(zhǔn)和一祥，隨著溫度的升高，R4上得電壓逐漸增大，流過Q3的電流也逐漸增大流過ル的電流Ir5 =I0 +Ig4Iq3増加使得Ik5增加，因此R5實際有效值R5(EFFECT)變?yōu)?br> 、1Q + 1RR,{E1TH(T)=^^xR5輸出電壓Veef=Vbe+Iptat X R5 (EFFECT)通過的增加R5(EFFECT)來補償隨著Vbe中負(fù)的ニ階項和三階項，從而僅僅使用兩個電阻和一個三級管就實現(xiàn)了三階補償，相對于其它的補償方式更加簡単。這里的帶隙基準(zhǔn)源還包括啟動電路，啟動電路的啟動輸出端與基準(zhǔn)電壓源的輸出端相連接。圖3給出了帶有啟動電路的帶隙基準(zhǔn)源實施例的示意圖，啟動電路部分包括第二PMOS管M2、第三PMOS管M3,第一 NMOS管M4、第二 NMOS管M5、第三NMOS管M6、第四NMOS管M7，第四三極管Q4以及第八電阻R8、第九電阻R9，其中，第二 PMOS管M2的源極接外部電源VDD、柵極和漏極接第四三極管Q4的集電極，第三PMOS管M3的源極和襯底接外部電源VDD、柵極接第四三極管Q4的集電極、漏極接第一 NMOS管M4的漏扱，M4的柵極和漏極相連、源極和襯底接地，第M5的柵極連接M4的柵極、源極和襯底接地、漏極連接M6的柵極，M6的源極和Q4的柵極相連接并作為所述啟動電路的啟動輸出端，M6的漏極接M7的源極、襯底接地，M7的柵極和漏極連接外部電源VDD，襯底接地，R9的第一端子連接外部電源VDD、第二端子連接第ニ NMOS管M5的漏極；第四三極管Q4的漏極接R8的第一端子，R8的另一端接地。啟動電路剛上電時，由M6、M7為整個電路提供電流，使得整個電路不會工作在零狀態(tài)；到基準(zhǔn)電壓建立之后，就由基準(zhǔn)產(chǎn)生的電流為運放提供偏置(圖3中的IBIAS)，R9的存在 使得在基準(zhǔn)電壓建立之后M7截止，啟動電路關(guān)斷，不再影響基準(zhǔn)的工作。圖4是輸出基準(zhǔn)電壓隨溫度的變化示意圖，在-60到120度范圍內(nèi)，基準(zhǔn)電壓最大變化值為0. 67毫伏,約為3. 2ppm。相對于一般基準(zhǔn)的十多ppm已經(jīng)有較大改進(jìn),而且僅增加了很少的元件，即用簡單的方式實現(xiàn)了三階補償。圖5是輸出電壓的電源抑制比示意圖，在頻率為Ik的時候電源抑制比為63db，高于傳統(tǒng)的帶隙基準(zhǔn)源。本領(lǐng)域的普通技術(shù)人員將會意識到，這里所述的實施例是為了幫助讀者理解本發(fā)明的原理，應(yīng)被理解為本發(fā)明的保護(hù)范圍并不局限于這樣的特別陳述和實施例。本領(lǐng)域的 普通技術(shù)人員可以根據(jù)本發(fā)明公開的這些技術(shù)啟示做出各種不脫離本發(fā)明實質(zhì)的其它各種具體變形和組合，這些變形和組合仍然在本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種三階補償帶隙基準(zhǔn)電壓源，包括第一 PMOS管、第一三極管、第二三極管、第三三極管、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第六電阻、第七電阻以及第一放大器， 其中， 第一 PMOS管的源極接外部電源，柵極接第一放大器的輸出端，漏極接第一電阻第一端子、第二電阻的第一端子、第七電阻的第一端子和第三三極管的集電極；第一三極管的集電極接第一電阻的第二端子，第二三極管的集電極接第二電阻的第二端子，第一三極管的基極連接第二三極管的基極和第七電阻的第二端子并作為所述基準(zhǔn)電壓源的輸出端，第二三極管的發(fā)射極接第三電阻的第一端子，第一三極管的發(fā)射極連接第三電阻的另一端同時連接第四電阻的第一端子，第四電阻的第二端子接第五電阻的第一端子，第五電阻的第二端子連接于地電位，第一放大器的正輸入端接第二三極管的集電極，負(fù)輸入端接一三極管的集電極；第三三極管的基極接第一三極管的發(fā)射極，發(fā)射極連接第六電阻的第一端子，第六電阻的第二端子接接第五電阻的第一端子。
2.根據(jù)權(quán)利要求I所述的帶隙基準(zhǔn)電壓源，其特征在于，還包括啟動電路，所述啟動電路的啟動輸出端與基準(zhǔn)電壓源的輸出端相連接。
3.根據(jù)權(quán)利要求I所述的帶隙基準(zhǔn)電壓源，其特征在于，所述的啟動電路包括第二PMOS管、第三PMOS管，第一 NMOS管、第二 NMOS管、第三NMOS管、第四NMOS管，第四三極管以及第八電阻、第九電阻， 其中， 第二 PMOS管的源極接外部電源、柵極和漏極接第四三極管的集電極；第三PMOS管的源極和襯底接外部電源、柵極接第四三極管的集電極、漏極接第一 NMOS管的漏極；第一 NMOS管的柵極和漏極相連、源極和襯底接地；第二 NMOS管的柵極連接第一 NMOS管M4的柵極、源極和襯底接地、漏極連接第三匪OS管的柵極；第三NMOS管的源極和第四三極管的柵極相連接并作為所述啟動電路的輸出端、第三NMOS管漏極接第四NMOS管的源極、襯底接地；第四NMOS管的柵極和漏極連接外部電源，襯底接地，第九電阻的第一端子連接外部電源、第二端子連接第二 NMOS管的漏極；第四三極管的漏極接第八電阻的第一端子，第八電阻的另一端接地。
全文摘要
本發(fā)明公開了一種三階補償帶隙基準(zhǔn)電壓源，包括第一PMOS管、第一三極管、第二三極管、第三三極管、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第六電阻、第七電阻以及第一放大器。本發(fā)明的基準(zhǔn)電壓源，提供了一種簡單的三階補償方式，所述的第四電阻的電流為PTAT電流，第四電阻上的壓降會隨著溫度的升高而增加，從而使得第六電阻的電流也隨溫度的升高而增加，并且第五電阻的電流為第四電阻的電流和六電阻的電流之和，這就等價于第五電阻的電阻值隨著溫度的升高而增加，即通過這種方式補償了VBE的二階和三階項，這種補償方式不需要改變傳統(tǒng)的帶隙基準(zhǔn)的總體框架，簡化了設(shè)計過程，節(jié)約了成本。
文檔編號G05F1/567GK102809979SQ20121024398
公開日2012年12月5日 申請日期2012年7月13日 優(yōu)先權(quán)日2012年7月13日
發(fā)明者方健, 吳杰, 楊毓俊, 陶垠波, 臧凱旋, 唐莉芳, 黎俐, 潘福躍, 谷洪波 申請人:電子科技大學(xué)