專利名稱：一種無電阻cmos電壓基準(zhǔn)源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電源技術(shù)領(lǐng)域，具體涉及一種電壓基準(zhǔn)源(Voltage Reference)的設(shè)計(jì)。
背景技術(shù)：
在模擬、數(shù)?；旌稀⑸踔良償?shù)字電路都需要高精度的電壓基準(zhǔn)源，如振蕩器、鎖相環(huán)、數(shù)據(jù)轉(zhuǎn)換器、閃存控制電路等。電壓基準(zhǔn)源的穩(wěn)定性直接決定了電路性能的優(yōu)劣。描述電壓基準(zhǔn)源穩(wěn)定性的指標(biāo)主要有電源抑制比、溫度系數(shù)。為了滿足電路在惡劣的外界溫度環(huán)境下正常工作的要求，電壓基準(zhǔn)必須具有非常小的溫度系數(shù)，即非常高的溫度穩(wěn)定性。傳統(tǒng)帶隙基準(zhǔn)的工作原理是利用具有正溫度系數(shù)的熱電壓Vt與具有負(fù)溫度系數(shù)的雙極型晶體管基極發(fā)射極電壓Vbe相互抵消，即Vkef = Vbe+ α Vt,實(shí)現(xiàn)基準(zhǔn)電壓，其中補(bǔ)償系數(shù)α通過修調(diào)電阻得到。但是標(biāo)準(zhǔn)的數(shù)字CMOS工藝中，硅化物一般會(huì)用來減小硅柵和擴(kuò)散層的漂移電阻，因此低阻值電阻會(huì)占用很大的面積，此外電阻阻值受工藝偏差影響很大。文獻(xiàn)“Buck A Ε, McDonald C L, Lewis H. et al. A CMOS bandgap reference without resistors. IEEE JOURNAL of Solid-State Circuits, 2002. 37(1) :81_83”中的無電阻帶隙電壓基準(zhǔn)源很好的解決了電阻的問題。但是，由于VBE的非線性，只進(jìn)行一階補(bǔ)償，帶隙基準(zhǔn)電壓的溫度系數(shù)較大，并且輸出基準(zhǔn)電壓的電源抑制比(PSRR，Power Supply Rejection Ratio)較差。

發(fā)明內(nèi)容
本發(fā)明的目的是為了解決現(xiàn)有的無電阻帶隙基準(zhǔn)源溫度系數(shù)較大和電源抑制比較差的問題，提出了一種無電阻CMOS電壓基準(zhǔn)源。本發(fā)明的技術(shù)方案是一種無電阻CMOS電壓基準(zhǔn)源，包括啟動(dòng)電路、偏置電路、無電阻PTAT電壓產(chǎn)生電路、CTAT電壓產(chǎn)生電路和疊加輸出電壓電路，所述啟動(dòng)電路為電壓基準(zhǔn)源提供啟動(dòng)偏置電壓，所述偏置電路為電壓基準(zhǔn)源提供電流偏置，所述疊加輸出電壓電路將無電阻PTAT電壓產(chǎn)生電路和CTAT電壓產(chǎn)生電路所產(chǎn)生的一階正溫度補(bǔ)償電壓和一階負(fù)溫度補(bǔ)償電壓進(jìn)行按比例求和輸出補(bǔ)償后的零溫電壓，即得到電壓基準(zhǔn)源的基準(zhǔn)電壓。所述無電阻PTAT電壓產(chǎn)生電路包括PMOS管Ml、M2、M3、M4、MP5、MP6、MP7、MP8、 1^9、]\^10、]\^11、]\^12、匪05管115、]\16 和 PNP 三極管 Q1、Q2，所述CTAT 電壓產(chǎn)生電路包括 PMOS 管 MP1、MP2、MP3、MP4 和匪OS 管 MN1、MN2、MN3、 MR,其中，PMOS管 MP5、MP6、MP7、MP8、MP9、MP10、MPl 1、MP12 構(gòu)成 cascode 電流鏡， PMOS管MP5、MP7、MP9、MPll的源極與外接電源連接，其柵極共同連至CTAT電壓產(chǎn)生電路 PMOS管MPl的柵極，PMOS管MP5、MP7、MP9、MPll的柵極共同連至CTAT電壓產(chǎn)生電路PMOS 管MP2的柵極，PMOS管Ml和M2的柵極分別連接到PNP三極管Ql和Q2的發(fā)射極及PMOS 管MP6和MPlO的漏極，PMOS管M2的漏極連接到NMOS管M5的柵極、漏極和NMOS管M6的柵極，PMOS管M4的柵極和漏極連接到NMOS管M6的漏極作為輸出節(jié)點(diǎn)Y，PMOS管Ml和M2 的源極接MP8的漏極，PMOS管M3和M4的源極接MP12的漏極，PMOS管Ml的漏極、PMOS管 M3的漏極、NMOS管M5和M6的源極與PNP三極管Ql和Q2的基極和集電極共同接地。其中，PMOS管MP1、MP2、MP3、MP4構(gòu)成cascode電流鏡結(jié)構(gòu)，MPl和MP3的源極接外電源，匪OS管麗1、麗2、麗3、MR構(gòu)成cascode電流鏡結(jié)構(gòu)，麗2和MR的源極接地，PMOS 管MP2的漏極與匪OS管麗1的柵極和漏極相連，PMOS管MP4的柵極和漏極與匪OS管麗3 的漏極相連，NMOS管麗3的源極與NMOS管MR的漏極相連，作為節(jié)點(diǎn)X。本發(fā)明的有益效果本發(fā)明通過將無電阻PTATO^roporational To Absolute Temperature，正比于絕對(duì)溫度)電壓產(chǎn)生電路禾口 CTAT(Complementary To Absolute Temperature，反比于絕對(duì)溫度)電壓產(chǎn)生電路所產(chǎn)生的一階正溫度補(bǔ)償電壓和一階負(fù)溫度補(bǔ)償電壓進(jìn)行按比例求和輸出補(bǔ)償后的零溫電壓。由于MOS管的閾值電壓Vtn與溫度成一次線性關(guān)系，采用Vtn和Vt相互補(bǔ)償，即Vkef = Vtn+a VT，可以得到較低的溫度系數(shù)。Vtn提取電路提取出Vtn，并且給整個(gè)基準(zhǔn)電路提供偏置電流，其中電流鏡采用cascode結(jié)構(gòu)，有助于提高電壓基準(zhǔn)源的PSRR，具有非常好的電源抑制比和非常低的溫度系數(shù)。


圖1為本發(fā)明的無電阻CMOS電壓基準(zhǔn)源結(jié)構(gòu)示意圖。圖2為本發(fā)明的高性能無電阻CMOS電壓基準(zhǔn)源電路原理圖。圖3為本發(fā)明實(shí)施例的電壓基準(zhǔn)源的輸出電壓的溫度特性曲線圖。圖4為本發(fā)明實(shí)施例的電壓基準(zhǔn)源的電壓基準(zhǔn)源的輸出電壓的PSRR示意圖。
具體實(shí)施例方式下面結(jié)合附圖和具體的實(shí)施例對(duì)本發(fā)明作進(jìn)一步的闡述。本發(fā)明的無電阻CMOS電壓基準(zhǔn)源結(jié)構(gòu)示意圖如圖1所示，包括啟動(dòng)電路、偏置電路、無電阻PTAT電壓產(chǎn)生電路、CTAT電壓產(chǎn)生電路和疊加輸出電壓電路。所述啟動(dòng)電路為整個(gè)電路提供啟動(dòng)偏置電壓，當(dāng)整個(gè)電路穩(wěn)定工作之后，啟動(dòng)電路停止工作與整個(gè)電路相隔離；所述偏置電路為整個(gè)電路提供電流偏置，其中電流鏡采用cascode結(jié)構(gòu)，有助于提高電壓基準(zhǔn)的PSRR ；所述無電阻PTAT電壓產(chǎn)生電路產(chǎn)生一個(gè)一階正溫度補(bǔ)償電壓，其溫度特性曲線為一條直線；所述CTAT電壓產(chǎn)生電路產(chǎn)生一個(gè)一階負(fù)溫度補(bǔ)償電壓，其溫度特性曲線為一條直線；所述疊加輸出電壓電路將無電阻PTAT電壓產(chǎn)生電路和CTAT電壓產(chǎn)生電路所產(chǎn)生的一階正溫度補(bǔ)償電壓和一階負(fù)溫度補(bǔ)償電壓進(jìn)行按比例求和輸出補(bǔ)償后的零溫電壓，即得到電壓基準(zhǔn)源的基準(zhǔn)電壓。具體電路原理2所示，無電阻PTAT電壓產(chǎn)生電路包括PMOS管M1、M2、M3、M4、 MP5、MP6、MP7、MP8、MP9、MP10、MP11、MP12、匪OS 管 M5、M6 和 PNP 三極管 Q1、Q2 ； CTAT 電壓產(chǎn)生電路包括 PMOS 管 MPl、MP2、MP3、MP4 和匪OS 管麗 1、MN2、MN3、MR。其中，卩] 05管1^5、]\^6、]\^7、]\^8、]\^9、]\^10、]\^11、]\^12構(gòu)成 cascode 電流鏡，PMOS 管MP5、MP7、MP9、MP11的源極與外接電源VDD連接，其柵極共同連至CTAT電壓產(chǎn)生電路 PMOS管MPl的柵極，PMOS管MP5、MP7、MP9、MPll的柵極共同連至CTAT電壓產(chǎn)生電路PMOS 管MP2的柵極，PMOS管Ml和M2的柵極分別連接到PNP三極管Ql和Q2的發(fā)射極及PMOS管MP6和MPlO的漏極，PMOS管M2的漏極連接到NMOS管M5的柵極、漏極和NMOS管M6的柵極，PMOS管M4的柵極和漏極連接到NMOS管M6的漏極作為輸出節(jié)點(diǎn)Y，PMOS管Ml和M2 的源極接MP8的漏極，PMOS管M3和M4的源極接MP12的漏極，PMOS管Ml的漏極、PMOS管 M3的漏極、NMOS管M5和M6的源極與PNP三極管Ql和Q2的基極和集電極共同接地VSS。其中，PMOS管MP1、MP2、MP3、MP4構(gòu)成cascode電流鏡結(jié)構(gòu)，MPl和MP3的源極接外電源VDD，匪OS管MN1、MN2、MN3、MR構(gòu)成cascode電流鏡結(jié)構(gòu)，MN2和MR的源極接地VSS, PMOS管MP2的漏極與NMOS管麗1的柵極和漏極相連，PMOS管MP4的柵極和漏極與NMOS管麗3的漏極相連，NMOS管麗3的源極與NMOS管MR的漏極相連，作為節(jié)點(diǎn)X。這里，啟動(dòng)電路包括PMOS 管 MSPl、MSP2、MSP3 和匪OS 管 MSm、MSN2，NMOS 管 MSm、 MSN2的源極接地；PMOS管MSPl的源極連接外接電源VDD ；PMOS管MSPl、MSP2、MSP3串接； NMOS管MSm的柵極與PMOS管MSP1、MSP2、MSP3的柵極相連接，同時(shí)連接CTAT電壓產(chǎn)生電路NMOS管MN2的漏極；NMOS管MSm的漏極與PMOS管MSP3的漏極相連接，同時(shí)連接NMOS 管MSN2的柵極；NMOS管MSN2的漏極連接到CTAT電壓產(chǎn)生電路中的PMOS管MP2的柵極。啟動(dòng)電路其作用是保證電路在上電時(shí)工作在所期望的正常狀態(tài)。工作過程為當(dāng)電路工作在“零”狀態(tài)時(shí)，麗1和麗2柵壓為低，經(jīng)過MSP1，MSP2，MSP3和MSm組成的反相器，輸出為高，MSN2開啟，MPl和MP3的柵壓被拉低，管子開啟，灌入電流，MP2和MP4開啟， 麗1和麗2的柵壓被抬高。由于MP2和MP4與MP13和MP14組成電流鏡結(jié)構(gòu)，MP13和MP14 開啟，VBIAS被抬高，MR導(dǎo)通，偏置電流形成，工作點(diǎn)建立完成，電路開始正常工作。此時(shí)， 麗1和麗2的柵壓為2Ves，經(jīng)過反相器，輸出高，MSN2關(guān)斷，啟動(dòng)電路不工作。為了減小反相器的翻轉(zhuǎn)點(diǎn)，降低啟動(dòng)電路的靜態(tài)功耗，增大MOS管的柵長L，反相器中的P管采用MSP1， MSP2 禾口 MSP3 串聯(lián)。這里，偏置電路包括？]\ )5管1^13、]\^14和匪05管1^1、]\^2、]\ 。PMOS管 MP13 禾口 MP14分別與CTAT電壓產(chǎn)生電路中的PMOS管MP3和MP4的柵極和漏極相連接，PMOS管MP13 的源極接外電源VDD，PMOS管MP13的漏極接PMOS管MP14的源極，NMOS管MBl的柵極和漏極相連同時(shí)接PMOS管MP14的漏極和NMOS管MR的柵極，NMOS管MB2的柵極和漏極相連同時(shí)接NMOS管MBl的源極，NMOS管MR的漏極接X點(diǎn)，NMOS管MB2和MR的源極接地VSS。偏置電路為整個(gè)電路提供電流偏置，其中電流鏡采用cascode結(jié)構(gòu)，有助于提高電壓基準(zhǔn)的PSRR。cascode電流鏡結(jié)構(gòu)為本領(lǐng)域的公知技術(shù)常識(shí)，在此不再進(jìn)行詳細(xì)描述。無電阻PTAT電壓產(chǎn)生電路輸出一階正溫度系數(shù)的補(bǔ)償電壓。
(I I λ從圖2 中可以得到42-^^=42-6=(111=ΓΓ1η(臓)
V β02 1QSl J其中，Ves2、Vgsi分別表示PMOS管Μ2、Ml的柵源電壓，Vqi、Vq2分別表示PNP三極管 Q1、Q2的BE結(jié)電壓，I,、Iqd2分別表示PNP三極管Q1、Q2的集電極電流，IQS1、Iqs2分別表示 PNP三極管Ql、Q2的反向飽和電流，η = A1A2, Al，Α2分別為三極管Ql和Q2的發(fā)射極面積，m是流過三極管Q2和Ql的電流之比。同時(shí)可以得到
V-V= _11 體---27爐_(1)
GS2 GSl iK(w/L\ ikAw/L\
權(quán)利要求
1.一種無電阻CMOS電壓基準(zhǔn)源，包括啟動(dòng)電路和偏置電路，其特征在于，還包括PTAT 電壓產(chǎn)生電路、CTAT電壓產(chǎn)生電路和疊加輸出電壓電路，所述啟動(dòng)電路為電壓基準(zhǔn)源提供啟動(dòng)偏置電壓，所述偏置電路為電壓基準(zhǔn)源提供電流偏置，所述疊加輸出電壓電路將PTAT 電壓產(chǎn)生電路和CTAT電壓產(chǎn)生電路所產(chǎn)生的一階正溫度補(bǔ)償電壓和一階負(fù)溫度補(bǔ)償電壓進(jìn)行按比例求和輸出補(bǔ)償后的零溫電壓。
2.根據(jù)權(quán)利要求1所述的無電阻CMOS電壓基準(zhǔn)源，其特征在于，所述PTAT電壓產(chǎn)生電路包括卩] 05管機(jī)、]\12、]\0、]\14、]\^5、]\036、]\^7、]\^8、]\^9、]\^10、]\^11、]\^12、匪05管115、]\16 和PNP三極管Q1、Q2，所述CTAT電壓產(chǎn)生電路包括PMOS管MP1、MP2、MP3、MP4和四個(gè)匪OS管MN1、MN2、MN3、MR,其中，PMOS 管 MP5、MP6、MP7、MP8、MP9、MPlO、MPl 1、MP12 構(gòu)成 cascode 電流鏡，PMOS 管 MP5、MP7、MP9、MP11的源極與外接電源連接，其柵極共同連至CTAT電壓產(chǎn)生電路PMOS管 MPl的柵極，四個(gè)PMOS管MP5、MP7、MP9、MPll的柵極共同連至CTAT電壓產(chǎn)生電路PMOS管 MP2的柵極，PMOS管Ml和M2的柵極分別連接到PNP三極管Ql和Q2的發(fā)射極及PMOS管 MP6和MPlO的漏極，PMOS管M2的漏極連接到NMOS管M5的柵極、漏極和NMOS管M6的柵極，PMOS管M4的柵極和漏極連接到NMOS管M6的漏極作為輸出節(jié)點(diǎn)Y，PMOS管Ml和M2的源極接MP8的漏極，PMOS管M3和M4的源極接MP12的漏極，PMOS管Ml的漏極、PMOS管M3 的漏極、NMOS管M5和M6的源極與PNP三極管Ql和Q2的基極和集電極共同接地。其中，PMOS管MP1、MP2、MP3、MP4構(gòu)成cascode電流鏡結(jié)構(gòu)，MPl和MP3的源極接外電源，NMOS管MN1、MN2、MN3、MR構(gòu)成cascode電流鏡結(jié)構(gòu)，MN2和MR的源極接地，PMOS管MP2 的漏極與NMOS管麗1的柵極和漏極相連，PMOS管MP4的柵極和漏極與NMOS管麗3的漏極相連，NMOS管麗3的源極與NMOS管MR的漏極相連，作為節(jié)點(diǎn)X。
3.根據(jù)權(quán)利要求2所述的無電阻CMOS電壓基準(zhǔn)源，其特征在于，所述啟動(dòng)電路包括 PMOS 管 MSPl、MSP2、MSP3 禾口 NMOS 管 MSNl、MSN2, NMOS 管 MSNl、MSN2 的源極接地；PMOS 管 MSPl的源極連接外接電源；PMOS管MSP1、MSP2、MSP3串接；NMOS管MSm的柵極與PMOS管 MSP1、MSP2、MSP3的柵極相連接，同時(shí)連接CTAT電壓產(chǎn)生電路NMOS管MN2的漏極；NMOS管 MSNl的漏極與PMOS管MSP3的漏極相連接，同時(shí)連接NMOS管MSN2的柵極；匪OS管MSN2的漏極連接到CTAT電壓產(chǎn)生電路中的PMOS管MP2的柵極。
4.根據(jù)權(quán)利要求2所述的無電阻CMOS電壓基準(zhǔn)源，其特征在于，所述偏置電路包括 PMOS 管 MP13、MP14 禾口 NMOS 管 MBl、MB2、MR, PMOS 管 MP13 禾口 MP14 分別與所述的 CTAT 電壓產(chǎn)生電路中的PMOS管MP3和MP4的柵極和漏極相連接，PMOS管MP13的源極接外電源， PMOS管MP13的漏極接PMOS管MP14的源極，NMOS管MBl的柵極和漏極相連同時(shí)接PMOS管 MP14的漏極和NMOS管MR的柵極，NMOS管MB2的柵極和漏極相連同時(shí)接NMOS管MBl的源極，NMOS管MR的漏極接X點(diǎn)，NMOS管MB2和MR的源極接地。
全文摘要
本發(fā)明公開了一種無電阻CMOS電壓基準(zhǔn)源，具體包括啟動(dòng)電路、偏置電路、無電阻PTAT電壓產(chǎn)生電路、CTAT電壓產(chǎn)生電路和疊加輸出電壓電路，本發(fā)明提供的電壓基準(zhǔn)源，將無電阻PTAT電壓產(chǎn)生電路和CTAT電壓產(chǎn)生電路所產(chǎn)生的一階正溫度補(bǔ)償電壓和一階負(fù)溫度補(bǔ)償電壓進(jìn)行按比例求和輸出補(bǔ)償后的零溫電壓，具有很好的溫度穩(wěn)定性和比較高的電源抑制比，可以應(yīng)用于各種振蕩器、鎖相環(huán)和數(shù)據(jù)轉(zhuǎn)換器等各種模擬和數(shù)模混合集成電路中。
文檔編號(hào)G05F3/24GK102279617SQ20111012091
公開日2011年12月14日 申請(qǐng)日期2011年5月11日 優(yōu)先權(quán)日2011年5月11日
發(fā)明者周澤坤, 張波, 明鑫, 朱培生, 王慧芳, 石躍 申請(qǐng)人:電子科技大學(xué)