專利名稱：一種低壓差線性穩(wěn)壓器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電源管理技術(shù)領(lǐng)域，具體涉及一種低壓差線性穩(wěn)壓器(LDO，Low Dropout Regulator)的設(shè)計(jì)。
背景技術(shù)：
作為改善全電池供電設(shè)備靜態(tài)功耗和電池供電時(shí)間的解決方案，電源管理模塊起著非常重要的作用。低壓差線性穩(wěn)壓器作為電源管理模塊中的一個(gè)重要類型，由于能給噪聲敏感的模擬模塊提供低噪聲、高精度的供電電壓而被廣泛應(yīng)用。隨著便攜式設(shè)備的廣泛應(yīng)用，對LDO的性能也提出了新的要求更低的功耗，即更小的靜態(tài)電流；更好的瞬態(tài)響應(yīng)， 即更優(yōu)的補(bǔ)償方式和拓?fù)浣Y(jié)構(gòu)。對于只能集成有限負(fù)載電容的低壓、無電容LDO來說，已提出了多種擺率增強(qiáng)電路來實(shí)現(xiàn)快速負(fù)載瞬態(tài)響應(yīng)。為了保證低的靜態(tài)電流，當(dāng)前許多先進(jìn)的擺率增強(qiáng)電路(SRE， Slew Rate Enhancement)都被設(shè)計(jì)成負(fù)載電流的函數(shù)，但是這種設(shè)計(jì)在重負(fù)載下會(huì)導(dǎo)致大的功耗，并且傳統(tǒng)的SRE電壓緩沖器有限的輸出擺幅使它不適合在低電源電壓下工作。而其它的一些設(shè)計(jì)，比如采用電容耦合技術(shù)，比較復(fù)雜而且需要增加許多其他的輔助電路，這些輔助電路會(huì)限制其在普通放大器上應(yīng)用。

發(fā)明內(nèi)容
本發(fā)明的目的是為了解決現(xiàn)有的快速負(fù)載瞬態(tài)響應(yīng)的低壓差線性穩(wěn)壓器結(jié)構(gòu)復(fù)雜的問題，提出了一種低壓差線性穩(wěn)壓器。本發(fā)明的技術(shù)方案一種低壓差線性穩(wěn)壓器，包括誤差放大器、反饋采樣網(wǎng)絡(luò)、偏置電路和擺率增強(qiáng)電路，其特征在于，擺率增強(qiáng)電路的一部分包含于誤差放大器之中，誤差放大器包括第一 PMOS管、第二 PMOS管、第一匪OS管、第二匪OS管和第三匪OS管、第四匪OS 管；其中第一NMOS管和第二NMOS管又作為擺率增強(qiáng)電路的組成部分，擺率增強(qiáng)電路還包括第一電容和第二電容；反饋采樣網(wǎng)絡(luò)包括第三PMOS管、第一電阻、第二電阻和第三電阻；具體連接關(guān)系如下第一 PMOS管、第二 PMOS管和第三PMOS管的源極分別與外部的電源電壓相連接，第一 PMOS管的柵漏短接，并與第二 PMOS管的柵極、第一 NMOS管的漏極相連；第二 PMOS管的漏極與第二 NMOS管的漏極相連，第一 NMOS管的柵極與第三NMOS管的柵極相連，第二 NMOS管的柵極與第四NMOS管的柵極相連，第一 NMOS管的源極與第三NMOS 管的漏極相連，第二 NMOS管的源極與第四NMOS管的漏極相連并作為所述低壓差線性穩(wěn)壓器的輸入端，第三NMOS管和第四NMOS管的源極與偏置電路相連，第二 NMOS管的源極與第一電容的一端相連，第一電容的另一端與第二電容的一端相連，并作為所述低壓差線性穩(wěn)壓器的輸出端，第二電容的另一端與偏置電路的輸入端相連；第三PMOS管的柵極與第二 PMOS管的漏極相連，第一、第二、第三電阻順次連接于第三PMOS管的漏極與地之間；第二和第三電阻的連接點(diǎn)與第三NMOS管的柵極相連。進(jìn)一步的，所述偏置電路包括第五NMOS管、第六NMOS管和第七NMOS管，其中所述NMOS管的源極分別接地，所述NMOS管的柵極分別與第五NMOS管的漏極相連，第六NMOS管的漏極接所述誤差放大器的第四NMOS管的源極，第五NMOS管的漏極作為偏置電路的輸入端接外部電流源，第七NMOS管的漏極接所述低壓差線性穩(wěn)壓器的輸出端。進(jìn)一步的，所述的低壓差線性穩(wěn)壓器還包括補(bǔ)償電路，所述補(bǔ)償電路包括第三電容、第四電容和第四電阻，其中，第三電容的一端與反饋采樣網(wǎng)絡(luò)的第三PMOS管的柵極相連，另一端與第四電阻的一端相連，第四電阻的另一端與所述低壓差線性穩(wěn)壓器的輸出端以及第四電容的一端相連，第四電容的另一端與誤差放大器的第四NMOS管的柵極相連。本發(fā)明的有益效果本發(fā)明的線性穩(wěn)壓器通過兩個(gè)NMOS管和兩個(gè)電容構(gòu)成了擺率增強(qiáng)電路，不需要過多額外的輔助電路，結(jié)構(gòu)簡單、功耗較低，在不降低性能前提下，可以將其應(yīng)用于低壓下，具有極快的瞬態(tài)響應(yīng)。


圖1為本發(fā)明的低壓差線性穩(wěn)壓器結(jié)構(gòu)示意圖。圖2為本發(fā)明的低壓差線性穩(wěn)壓器的整體電路示意圖。圖3為本發(fā)明的低壓差線性穩(wěn)壓器的小信號等效電路示意圖。
具體實(shí)施例方式下面結(jié)合附圖和具體的實(shí)施例對本發(fā)明作進(jìn)一步的闡述。本發(fā)明的低壓差線性穩(wěn)壓器結(jié)構(gòu)示意圖如圖1所示，包括誤差放大器擺率增強(qiáng)電路以及反饋采樣網(wǎng)絡(luò)，而擺率增強(qiáng)電路是集成在誤差放大器和輸出VOUT之間，CFU CF2分別用來進(jìn)行密勒補(bǔ)償和相位超前補(bǔ)償。本發(fā)明LDO的整體電路示意圖如圖2，一種低壓差線性穩(wěn)壓器，包括誤差放大器、 反饋采樣網(wǎng)絡(luò)、偏置電路和擺率增強(qiáng)電路，擺率增強(qiáng)電路的一部分包含于誤差放大器之中， 誤差放大器包括第一 PMOS管MPl、第二 PMOS管MP2、第一 NMOS管MNl、第二 NMOS管MN2和第三匪OS管MN3、第四匪OS管MN4 ；其中第一匪OS管麗1和第二匪OS管MN2又作為擺率增強(qiáng)電路的組成部分，擺率增強(qiáng)電路還包括第一電容Cl和第二電容C2 ；反饋采樣網(wǎng)絡(luò)包括第三PMOS管MP3、第一電阻RFl、第二電阻RF2和第三電阻RF3 ；具體連接關(guān)系如下第一 PMOS管MPl、第二 PMOS管MP2和第三PMOS管MP3的源極分別與外部的電源電壓VDD相連接，第一 PMOS管MPl的柵漏短接，并與第二 PMOS管MP2的柵極、第一 NMOS管麗1的漏極相連；第二 PMOS管MP2的漏極與第二 NMOS管麗2的漏極相連，第一 NMOS管麗1的柵極與第三NMOS管麗3的柵極相連，第二 NMOS管麗2的柵極與第四匪OS管的柵極相連，第一匪OS管麗1的源極與第三匪OS管麗3的漏極相連，第二匪OS管麗2的源極與第四NMOS管MN4的漏極相連，并作為所述LDO的輸入端，輸入基準(zhǔn)電壓VREF， 第三NMOS管麗3和第四NMOS管MN4的源極與偏置電路相連，第二 NMOS管麗2的源極與第一電容Cl的一端相連，第一電容Cl的另一端與第二電容C2的一端相連，并作為所述LDO 的輸出端V0UT，第二電容C2的另一端與偏置電路的輸入端相連；第三PMOS管MP3的柵極與第二 PMOS管MP2的漏極相連，第一電阻RFl、第二電阻RF2和第三電阻RF3順次連接于第三PMOS管MP3的漏極與地之間；第二電阻RF2和第三電阻RF3的連接點(diǎn)VFB與第三NMOS 管麗3的柵極相連。這里第三PMOS管MP3為功率管。
這里，偏置電路包括第五匪OS管MN5、第六匪OS管麗6和第七匪OS管MN7，其中所述NMOS管的源極分別接地，所述NMOS管的柵極分別與第五NMOS管麗5的漏極相連，第六NMOS管MN6的漏極接所述誤差放大器的第四NMOS管MN4的源極，第五NMOS管麗5的漏極作為偏置電路的輸入端接外部電流源IB，第七NMOS管麗7的漏極接所述LDO的輸出端。這里，所述的LDO還包括補(bǔ)償電路，所述補(bǔ)償電路包括第三電容CFl、第四電容CF2 和第四電阻RC，其中，第三電容CFl的一端與反饋采樣網(wǎng)絡(luò)的第三PMOS管MP3的柵極相連， 另一端與第四電阻RC的一端相連，第四電阻RC的另一端與LDO的輸出端以及第四電容CF2 的一端相連，第四電容CF2的另一端與誤差放大器的第四NMOS管MN4的柵極相連。本發(fā)明的LDO可以被看作是兩級放大器，其中MP1、MP2、麗3和MN4作為第一級的單級電壓放大器，功率管MP3作為放大器的第二級輸入，麗5、麗7和MN6組成偏置電路。擺率增強(qiáng)電路作為電容耦合前饋補(bǔ)償包括麗1、麗2以及Cl、C2。由于電容耦合方法的應(yīng)用，不論是在輕負(fù)載還是重負(fù)載下都沒有多余的靜態(tài)電流附加到主環(huán)路，而僅僅是靜態(tài)電流IQ。由于只使用了幾個(gè)器件以及一些鏡像結(jié)構(gòu)，使得這種結(jié)構(gòu)能夠被應(yīng)用在一般的差分放大器中。功率管柵極的最小電壓是為使MN6、麗2工作在飽和區(qū)，其中M5工作線性區(qū)，即
Vdsat，MN6+Vds, MN4+Vdsat,麗2 — ^low〈 Vdsat，麗6+Vdsat，MM+Vdsat，MN2。其中Vdsat,麗4、Vdsat,腿、Vdsat,M2分別為MN4、MMK麗2的飽和漏源電壓，Vds,m4為MN4 在線性區(qū)時(shí)的漏源電壓，Vlw為功率管柵極的最小電壓。而傳統(tǒng)的擺率增強(qiáng)一般用源跟隨器作為緩沖器，這使它的動(dòng)態(tài)范圍被限制在 Vthp I +2Vov =Vin-Vov (其中Vthp為PMOS管的閾值電壓，Vov為MOS管的過驅(qū)動(dòng)電壓，Vin為外部
的電源電壓VDD)。而本發(fā)明提到的功率管柵極電位的動(dòng)態(tài)范圍為(VlOT:VIN-Vw)，使得它更適合低壓應(yīng)用。本發(fā)明所提出的LDO小信號模型如圖3所示。A1和r0分為第一級的單級差分放大器的等效電壓增益和輸出電阻，Slipi表示第i個(gè)PMOS管的跨導(dǎo)，gnmi表示第i個(gè)NMOS管的跨導(dǎo)，Rum為負(fù)載電阻，輸出端的等效輸出電阻可以寫成RuMpO^+I^+Rra)。忽略高頻零
極點(diǎn)，傳輸函數(shù)力=^￥可以表示為
(1+丄)(1+丄)
RZZfH(s) = gmp3req4 /3--y ‘“ y y 公式⑴
+ + (1 + —)(1 + —)(1 + —) Pi P2 Pf其中、=l/(Rc公式⑵
/S mp3zf = 1/[(RF1+RF2)CF2]公式(3)P1 = l/reqCL公式p2 = l/gmp3reqr0CF1公式(5)pf = 1/ {[ (RF1+RF2) PRf3] CfJ 公式(6)其中^df分別為此LDO的兩個(gè)零點(diǎn)，Pl、p2、pf分別為主極點(diǎn)、第一非主極點(diǎn)、第二非主極點(diǎn)，CF1,CF2,Cl分別表示第三電容CF1、第四電容CF2、負(fù)載電容的值；I F1、RF2、RF3分別表示第一電阻RF1、第二電阻RF2、第三電阻RF3電阻的阻值；re(1、r(1分別表示整個(gè)LDO輸出電阻、誤差放大器的輸出電阻。帶有擺率增強(qiáng)電路的第一級放大器的電壓增益可以通過把兩條不同通路上的增益相加來得到，即
權(quán)利要求
1.一種低壓差線性穩(wěn)壓器，包括誤差放大器、反饋采樣網(wǎng)絡(luò)、偏置電路和擺率增強(qiáng)電路，其特征在于，擺率增強(qiáng)電路的一部分包含于誤差放大器之中，誤差放大器包括第一 PMOS 管、第二 PMOS管、第一 NMOS管、第二 NMOS管和第三NMOS管、第四NMOS管；其中第一 NMOS 管和第二 NMOS管又作為擺率增強(qiáng)電路的組成部分，擺率增強(qiáng)電路還包括第一電容和第二電容；反饋采樣網(wǎng)絡(luò)包括第三PMOS管、第一電阻、第二電阻和第三電阻；具體連接關(guān)系如下第一 PMOS管、第二 PMOS管和第三PMOS管的源極分別與外部的電源電壓相連接，第一 PMOS管的柵漏短接，并與第二 PMOS管的柵極、第一 NMOS管的漏極相連；第二 PMOS管的漏極與第二 NMOS管的漏極相連，第一 NMOS管的柵極與第三NMOS管的柵極相連，第二 NMOS管的柵極與第四NMOS管的柵極相連，第一 NMOS管的源極與第三NMOS管的漏極相連，第二 NMOS管的源極與第四NMOS管的漏極相連并作為所述低壓差線性穩(wěn)壓器的輸入端，第三NMOS管和第四NMOS管的源極與偏置電路相連，第二 NMOS管的源極與第一電容的一端相連，第一電容的另一端與第二電容的一端相連，并作為所述低壓差線性穩(wěn)壓器的輸出端，第二電容的另一端與偏置電路的輸入端相連；第三PMOS管的柵極與第二 PMOS 管的漏極相連，第一、第二、第三電阻順次連接于第三PMOS管的漏極與地之間；第二和第三電阻的連接點(diǎn)與第三NMOS管的柵極相連。
2.根據(jù)權(quán)利要求1所述的低壓差線性穩(wěn)壓器，其特征在于，所述偏置電路包括第五 NMOS管、第六NMOS管和第七NMOS管，其中所述NMOS管的源極分別接地，所述NMOS管的柵極分別與第五NMOS管的漏極相連，第六NMOS管的漏極接所述誤差放大器的第四NMOS管的源極，第五NMOS管的漏極作為偏置電路的輸入端接外部電流源，第七NMOS管的漏極接所述低壓差線性穩(wěn)壓器的輸出端。
3.根據(jù)權(quán)利要求1或2所述的低壓差線性穩(wěn)壓器，其特征在于，所述的低壓差線性穩(wěn)壓器還包括補(bǔ)償電路，所述補(bǔ)償電路包括第三電容、第四電容和第四電阻，其中，第三電容的一端與反饋采樣網(wǎng)絡(luò)的第三PMOS管的柵極相連，另一端與第四電阻的一端相連，第四電阻的另一端與所述的低壓差線性穩(wěn)壓器的輸出端以及第四電容的一端相連，第四電容的另一端與誤差放大器的第四NMOS管的柵極相連。
全文摘要
本發(fā)明公開了一種低壓差線性穩(wěn)壓器。針對現(xiàn)有低壓差線性穩(wěn)壓器結(jié)構(gòu)復(fù)雜的問題，本發(fā)明的LDO包括誤差放大器、反饋采樣網(wǎng)絡(luò)、偏置電路和擺率增強(qiáng)電路，其特征在于，擺率增強(qiáng)電路的一部分包含于誤差放大器之中，誤差放大器包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第三NMOS管、第四NMOS管；其中第一NMOS管和第二NMOS管又作為擺率增強(qiáng)電路的組成部分，擺率增強(qiáng)電路還包括第一電容和第二電容。本發(fā)明的穩(wěn)壓器通過兩個(gè)NMOS管和兩個(gè)電容構(gòu)成了擺率增強(qiáng)電路，不需要過多額外的輔助電路，結(jié)構(gòu)簡單、功耗較低，在不降低性能前提下，可以將其應(yīng)用于低壓下，具有極快的瞬態(tài)響應(yīng)。
文檔編號G05F1/56GK102279612SQ20111012055
公開日2011年12月14日 申請日期2011年5月11日 優(yōu)先權(quán)日2011年5月11日
發(fā)明者周澤坤, 張波, 明鑫, 王會(huì)影, 石躍, 胡志明 申請人:電子科技大學(xué)