專(zhuān)利名稱(chēng)：一種可調(diào)式多值輸出的基準(zhǔn)電壓源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路所用的基準(zhǔn)電壓源，具體是指一種帶隙(bandgap)基準(zhǔn)電壓 電壓源。
背景技術(shù)：
基準(zhǔn)電壓源通常是指在電路中用作基準(zhǔn)的高穩(wěn)定的電壓源。隨著集成電路的高速 發(fā)展，系統(tǒng)結(jié)構(gòu)進(jìn)一步復(fù)雜，對(duì)模擬電路得基本模塊，如A/D、D/A轉(zhuǎn)換器、電壓檢測(cè)比較電 路等提出了更高的要求，高精度、高穩(wěn)定性、低功耗是設(shè)計(jì)的主流。對(duì)這些模塊而言，電壓 基準(zhǔn)是相當(dāng)重要的模塊，基準(zhǔn)電壓源的穩(wěn)定性直接關(guān)系到電路的工作狀態(tài)和電路的工作性 能。一個(gè)好的電壓基準(zhǔn)要求溫度系數(shù)小、電源抑制能力強(qiáng)。帶隙基準(zhǔn)的工作原理是根據(jù)硅材料的帶隙電壓與電源電壓和溫度無(wú)關(guān)的特性，利 用Vbe的正溫度系數(shù)與雙極型晶體管Vbe的負(fù)溫度系數(shù)相互抵消，實(shí)現(xiàn)低溫漂、高精度的基準(zhǔn) 電壓。雙極型晶體管提供發(fā)射極偏置電壓Vbe，由兩個(gè)晶體管之間的Vbe產(chǎn)生Vt，通過(guò)電阻網(wǎng) 絡(luò)將Vt放大幾倍，將兩個(gè)電壓相加即&t Vm Gr7,，選擇適當(dāng)?shù)谋稊?shù)，使得兩個(gè)電壓的溫漂 系數(shù)相互抵消，從而得到在某一溫度下的零溫度系數(shù)的電壓基準(zhǔn)，典型值為1. 25V。在BUCK型的LED驅(qū)動(dòng)電路中，電流檢測(cè)電阻反饋的電壓是個(gè)極低的電壓值，我們 通過(guò)比較電流檢測(cè)電阻反饋的電壓值來(lái)確定驅(qū)動(dòng)電路的P0WERM0S的開(kāi)關(guān)狀態(tài)。用于比較 的基準(zhǔn)電壓的穩(wěn)定性很重要。一般的帶隙基準(zhǔn)電壓源不能直接滿(mǎn)足這個(gè)要求，需要設(shè)計(jì)其 他的電壓轉(zhuǎn)換電路以降低輸出基準(zhǔn)電壓值，這也使設(shè)計(jì)難度大大增加。公開(kāi)號(hào)是CN101470458A、申請(qǐng)?zhí)柺?00710303891. 8的中國(guó)發(fā)明專(zhuān)利公開(kāi)了一種 帶隙基準(zhǔn)電壓參考電路，它包括VBE電壓產(chǎn)生器，該VBE電壓產(chǎn)生器包括一個(gè)用于產(chǎn)生兩 支路參考電路的自偏置電流源，以及耦合于該自偏置電流源的用于產(chǎn)生兩路VBE電壓的偏 置發(fā)生器；基準(zhǔn)電壓調(diào)節(jié)器，該基準(zhǔn)電壓調(diào)節(jié)器包括運(yùn)算跨導(dǎo)放大器和基準(zhǔn)電壓調(diào)節(jié)單元， 用于產(chǎn)生一個(gè)恒定的基準(zhǔn)電壓。上述方案需要使用運(yùn)算跨導(dǎo)放大器，使得電路較復(fù)雜，成本 較高。授權(quán)公告號(hào)是CN100459197C、專(zhuān)利號(hào)是ZL200510120849. 3的中國(guó)發(fā)明專(zhuān)利公開(kāi)
了一種低溫度系數(shù)帶隙基準(zhǔn)參考電壓源，它包括以下電路PTAT電流產(chǎn)生電路，用于產(chǎn)生 PTAT電流IPTAT ；基準(zhǔn)電壓?jiǎn)?dòng)電路，與所述PTAT電流產(chǎn)生電路相連，用于克服PTAT電 流產(chǎn)生電路的零電流工作點(diǎn)，確保PTAT電流IPTAT能夠產(chǎn)生；基準(zhǔn)電壓合成電路，與所述 PTAT電流產(chǎn)生電路輸出端相連，用于產(chǎn)生基準(zhǔn)電壓；基極電流抵消電路，與所述基準(zhǔn)電壓 合成電路相連，用于抵消該基準(zhǔn)電壓合成電路中晶體管產(chǎn)生額外基極電流，保證基準(zhǔn)電壓 的正確產(chǎn)生；第一電流鏡像電路，用于將所述PTAT電流產(chǎn)生電路所生成PTAT電流鏡像復(fù) 制，并分別輸出至所述PTAT電流產(chǎn)生電路、基準(zhǔn)電壓?jiǎn)?dòng)電路、基準(zhǔn)電壓合成電路及基極 電流抵消電路，該低溫度系數(shù)帶隙基準(zhǔn)參考電壓源還包括二階溫度補(bǔ)償電流產(chǎn)生電路，與 所述第一電流鏡像電路、基準(zhǔn)電壓合成電路相連，輸入IPTAT電流、帶隙基準(zhǔn)電壓，通過(guò)利 用MOS管漏源電流與柵源壓差的平方關(guān)系，產(chǎn)生二階補(bǔ)償電流并輸出至基準(zhǔn)電壓合成電路產(chǎn)生二階補(bǔ)償電壓，補(bǔ)償基準(zhǔn)電壓的二階溫度系數(shù)，產(chǎn)生極低溫度系數(shù)的基準(zhǔn)電壓。上述方 案一方面不能實(shí)現(xiàn)多值輸出方式；另一方面產(chǎn)生帶隙基準(zhǔn)電壓的方式較為復(fù)雜，功耗、溫漂 和電源抑制能力并不太理想，它是通過(guò)麗1、麗2和MPl、MP2組成的電流鏡使流過(guò)麗1和麗2 的電流相同從而使麗1、麗2的源極電壓相同，進(jìn)而在Rl的兩端得到Vbe這個(gè)正溫度系數(shù)的 電壓，從而得到流過(guò)Rl的PTAT電流，經(jīng)電路鏡像在電阻R2上得到正溫度系數(shù)的電壓Vk2，而 負(fù)溫度系數(shù)電壓是雙極性晶體管P3、P4的Ybe相加構(gòu)成，從附圖可以看出，其帶隙基準(zhǔn)電壓
其中，
為雙極性晶體管Ρ2、Pl的基區(qū)面積比。

發(fā)明內(nèi)容
本發(fā)明需解決的問(wèn)題是提供一種具有電路功耗小、溫漂小、電源抑制能力強(qiáng)的可 調(diào)式多值輸出的基準(zhǔn)電壓源。為了實(shí)現(xiàn)上述目的，本發(fā)明設(shè)計(jì)出一種可調(diào)式多值輸出的基準(zhǔn)電壓源，可調(diào)式多 值輸出的基準(zhǔn)電壓源，包括基準(zhǔn)產(chǎn)生電路和基準(zhǔn)電壓輸出電路，在基準(zhǔn)產(chǎn)生電路和基準(zhǔn)電 壓輸出電路之間連接有啟動(dòng)電路和鏡像電流源負(fù)反饋環(huán)路，所述的啟動(dòng)電路一端與基準(zhǔn)產(chǎn) 生電路連接，另一端與鏡像電流源負(fù)反饋環(huán)路連接，鏡像電流源負(fù)反饋環(huán)路的另一端與基 準(zhǔn)電壓輸出電路連接。所述的鏡像電流源負(fù)反饋環(huán)路包括？]\ )5管1^5、]\^6、匪05管麗1、麗2，？]\ )5管1^5 的柵極與基準(zhǔn)產(chǎn)生電路連接，ΜΡ5的源極接VDD，ΜΡ5的漏極接到NMOS管麗2的漏極，NMOS 管麗2的源極接地，NMOS管麗2的柵極接NMOS管麗1的柵極，NMOS管麗1的漏極接PMOS 管ΜΡ6的漏極，PMOS管ΜΡ6的柵極與基準(zhǔn)產(chǎn)生電路連接，PMOS管ΜΡ6源極接VDD，PMOS管 ΜΡ6漏極與基準(zhǔn)電壓輸出電路連接。所述的啟動(dòng)電路包括PMOS管ΜΡ3、ΜΡ4和雙極型晶體管Q3、Q4，PMOS管ΜΡ3的源 端接VDD，漏端和PMOS管ΜΡ4的源端相接，PMOS管ΜΡ3和ΜΡ4的柵極相接后接地，PMOS管 ΜΡ4的漏端接到雙極型晶體管Q4的集電極，雙極型晶體管Q4的發(fā)射極接地，其集電極和基 極短接同時(shí)接雙極型晶體管Q3的基極，雙極型晶體管Q3的發(fā)射極和集電極分別與基準(zhǔn)產(chǎn) 生電路連接。所述的基準(zhǔn)電壓輸出電路為多值基準(zhǔn)電壓輸出電路，它包括源極跟隨器Q5、分壓 電阻R4、R5、R6，源極跟隨器Q5的基極與鏡像電流源負(fù)反饋環(huán)路中的PMOS管MP6的漏極連 接，Q5的集電極接VDD，發(fā)射極接電阻R6并引出基準(zhǔn)電壓V2輸出端，電阻R6的另一端與電 阻R5和基準(zhǔn)產(chǎn)生電路連接，并在電阻R6與R5之間引出帶隙基準(zhǔn)電壓VREF輸出端，電阻R5 的另一端與電阻R4連接，并在電阻R5與R4之間引出基準(zhǔn)電壓Vl輸出端，電阻R4的另一 端接地。所述的基準(zhǔn)產(chǎn)生電路包括PMOS管MP1、MP2、雙極型晶體管Q1、Q2、電阻R1、R2、R3， PMOS管MPl和MP2的源極接VDD，PMOS管MPl和MP2的柵極短接，PMOS管MPl的漏極與雙 極型晶體管Ql的集電極和鏡像電流源負(fù)反饋環(huán)路中的PMOS管MP5的柵極連接，PMOS管 MP2的漏極與雙極型晶體管Q2的集電極和鏡像電流源負(fù)反饋環(huán)路中的PMOS管MP6的柵極 連接，電阻R3 —端與雙極型晶體管Q2的基極連接，另一端與雙極型晶體管Ql的基極和基準(zhǔn)電壓輸出電路中的電阻R6連接，電阻R2連接在雙極型晶體管Q2的發(fā)射極，電阻Rl連接 在雙極型晶體管Ql、Q2發(fā)射極共點(diǎn)與地之間。本發(fā)明可調(diào)式多值輸出的基準(zhǔn)電壓源使用鏡像電流源負(fù)反饋環(huán)路取代高電壓增 益運(yùn)放，使電路結(jié)構(gòu)更簡(jiǎn)單，將由鏡像電流源負(fù)反饋環(huán)路輸出端接的源極跟隨器提供雙極 型晶體管偏置電壓的同時(shí)產(chǎn)生帶隙基準(zhǔn)電壓，并優(yōu)化電路的連接，從而在工作時(shí)，可以獲得 較小溫度系數(shù)的輸出電壓值。同時(shí)根據(jù)系統(tǒng)的需要，可以同時(shí)獲得多路基準(zhǔn)電壓輸出。本 發(fā)明的可調(diào)式多值輸出的基準(zhǔn)電壓源具有電路功耗小、溫漂小、電源抑制能力強(qiáng)的特點(diǎn)。



圖1為本發(fā)明可調(diào)式多值輸出的基準(zhǔn)電壓源原理方框圖；圖2為本發(fā)明可調(diào)式多值輸出的基準(zhǔn)電壓源電路圖。
具體實(shí)施例方式為了便于本領(lǐng)域技術(shù)人員的理解，下面將結(jié)合具體實(shí)施例及附圖對(duì)本發(fā)明的結(jié)構(gòu) 原理作進(jìn)一步的詳細(xì)描述如圖1所示，一種可調(diào)式多值輸出的基準(zhǔn)電壓源，可調(diào)式多值輸出的基準(zhǔn)電壓源， 可調(diào)式多值輸出的基準(zhǔn)電壓源，包括基準(zhǔn)產(chǎn)生電路和基準(zhǔn)電壓輸出電路，在基準(zhǔn)產(chǎn)生電路 和基準(zhǔn)電壓輸出電路之間連接有啟動(dòng)電路和鏡像電流源負(fù)反饋環(huán)路，所述的啟動(dòng)電路一端 與基準(zhǔn)產(chǎn)生電路連接，另一端與鏡像電流源負(fù)反饋環(huán)路連接，鏡像電流源負(fù)反饋環(huán)路的另 一端與基準(zhǔn)電壓輸出電路連接。如圖2所示，所述的鏡像電流源負(fù)反饋環(huán)路包括PMOS管MP5、MP6、NMOS管MN1、 麗2，PMOS管MP5的柵極與基準(zhǔn)產(chǎn)生電路連接，MP5的源極接VDD，MP5的漏極接到NMOS管 MN2的漏極，NMOS管MN2的源極接地，NMOS管MN2的柵極接NMOS管MNl的柵極，NMOS管MNl 的漏極接PMOS管MP6的漏極，PMOS管MP6的柵極與基準(zhǔn)產(chǎn)生電路連接，PMOS管MP6源極接 VDD, PMOS管MP6漏極與基準(zhǔn)電壓輸出電路連接。所述的啟動(dòng)電路包括PMOS管MP3、MP4和雙極型晶體管Q3、Q4，PMOS管MP3的源 端接VDD，漏端和PMOS管MP4的源端相接，PMOS管MP3和MP4的柵極相接后接地，PMOS管 MP4的漏端接到雙極型晶體管Q4的集電極，雙極型晶體管Q4的發(fā)射極接地，其集電極和基 極短接同時(shí)接雙極型晶體管Q3的基極，雙極型晶體管Q3的發(fā)射極和集電極分別與基準(zhǔn)產(chǎn) 生電路連接。所述的基準(zhǔn)電壓輸出電路為多值基準(zhǔn)電壓輸出電路，它包括源極跟隨器Q5、分壓 電阻R4、R5、R6，源極跟隨器Q5的基極與鏡像電流源負(fù)反饋環(huán)路中的PMOS管MP6的漏極連 接，Q5的集電極接VDD，發(fā)射極接電阻R6并引出基準(zhǔn)電壓V2輸出端，電阻R6的另一端與電 阻R5和基準(zhǔn)產(chǎn)生電路連接，并在電阻R6與R5之間引出帶隙基準(zhǔn)電壓VREF輸出端，電阻R5 的另一端與電阻R4連接，并在電阻R5與R4之間引出基準(zhǔn)電壓Vl輸出端，電阻R4的另一 端接地。所述的基準(zhǔn)產(chǎn)生電路包括PMOS管MP1、MP2、雙極型晶體管Q1、Q2、電阻R1、R2、R3， PMOS管MPl和MP2的源極接VDD，PMOS管MPl和MP2的柵極短接，PMOS管MPl的漏極與雙 極型晶體管Ql的集電極和鏡像電流源負(fù)反饋環(huán)路中的PMOS管MP5的柵極連接，PMOS管MP2的漏極與雙極型晶體管Q2的集電極和鏡像電流源負(fù)反饋環(huán)路中的PMOS管MP6的柵極 連接，電阻R3 —端與雙極型晶體管Q2的基極連接，另一端與雙極型晶體管Ql的基極和基 準(zhǔn)電壓輸出電路中的電阻R6連接，電阻R2連接在雙極型晶體管Q2的發(fā)射極，電阻Rl連接 在雙極型晶體管Ql、Q2發(fā)射極共點(diǎn)與地之間。本發(fā)明通過(guò)鏡像電流源負(fù)反饋環(huán)路的輸出端與基準(zhǔn)電壓輸出電路連接，該基準(zhǔn)電 壓輸出電路為多值基準(zhǔn)電壓輸出電路，該基準(zhǔn)電壓輸出電路包含的源極跟隨器一方面給雙 極型晶體管提供基極偏置，一方面通過(guò)分壓電阻輸出多個(gè)基準(zhǔn)電壓。本發(fā)明的使用鏡像電流源負(fù)反饋環(huán)路取代高電壓增益運(yùn)放，使電路結(jié)構(gòu)更簡(jiǎn)單。 具體如附圖2所示。在圖2中，所有的NMOS管都是一樣的寬長(zhǎng)比，所有的PMOS也都是一 樣的寬長(zhǎng)比。通過(guò)MP1、MP5、麗2、麗1的鏡像，MP1、Ql支路上的電流被鏡像到MN1、MP6支 路上，同時(shí)通過(guò)MP1、MP2鏡像對(duì)，MP2上流過(guò)的飽和電流等于MPl上流過(guò)的飽和電流，當(dāng)輸 出帶隙基準(zhǔn)電壓時(shí)，MP1、MP2、MP6和麗1都工作在飽和區(qū)，流經(jīng)MP1、MP2、MP6的電流相等， VGSMPl = VGSMP6即VDSMPl = VDSMP2，消除了 MOSFET 二級(jí)效應(yīng)帶來(lái)的鏡像電流失匹，確保 了t Vy。PMOS管MP2的源極接VDD，柵極和PMOS管MPl短接，漏極接到PMOS管MP5的柵 極，PMOS管MP5的源極接到VDD，漏極接到NMOS管麗2的漏極，NMOS管麗2的 源極接地，柵 極接NMOS管麗1的柵極，NMOS管麗1的漏極接PMOS管MP6的漏極。PMOS管MPl的源端接 VDD,其柵漏短接接入PMOS管MP6的柵極，PMOS管MP6源極接VDD。源極跟隨器雙極型晶體 管Q5作為源極跟隨器，其集電極接VDD，其基極接PMOS管MP6的漏端，其發(fā)射極接電阻R6 的電流輸入端并在此輸出基準(zhǔn)電壓V2。電阻R6的電流輸出端接電阻R5的電流輸入端并為 雙極型晶體管Ql、Q2提供基極偏置，產(chǎn)生帶隙基準(zhǔn)電壓VREF。電阻R5的電流輸出端接電 阻R4的電流輸入端 并產(chǎn)生基準(zhǔn)電壓VI。電阻R4的電流輸出端接地。本發(fā)明電路中，PMOS管MP3、MP4和雙極型晶體管Q3、Q4構(gòu)成啟動(dòng)電路。PMOS管 MP3的源端接VDD，漏端和PMOS管MP4的源端相接，PMOS管MP3和MP4相接接到地。PMOS 管MP4的漏端接到雙極型晶體管Q4的集電極。雙極型晶體管Q4的發(fā)射極接地，其集電極 和基極短接同時(shí)接雙極型晶體管Q3的基極。雙極型晶體管Q3的發(fā)射極接入電阻Rl的電 流輸入端，其集電極接到MP2的漏端。電路上電時(shí)，雙極型晶體管Q3、Q4的基極-發(fā)射極電 壓差在電阻Rl上產(chǎn)生電流啟動(dòng)電路。在本發(fā)明中，正溫度系數(shù)由雙極型晶體管Ql、Q2的νΛ/ι·產(chǎn)生。雙極型晶體管Ql的 集電極接PMOS管MPl的漏端，基極接電阻R6的電流輸出端，發(fā)射極接電阻Rl電流輸入端。 雙極型晶體管Q2的集電極接PMOS管ΜΡ2的漏端，基極接電阻R3的電流輸出端，電阻R3的 電流輸入端接電阻R6的電流輸出端，發(fā)射極接電阻R2電流輸入端，電阻R2電流輸出端接 電阻Rl電流輸入端，電阻Rl電流輸出端接地。 由公式看出，電阻R3可以修正正溫系數(shù)電壓，可以將電阻R3折算到R2中。下面 詳細(xì)推導(dǎo)基準(zhǔn)電壓的溫度系數(shù)。由附圖2我們可以得到 其中，Vbei與溫度的關(guān)系式如下 結(jié)合式(1)(2)(3)可得到 根據(jù)(4)式的表達(dá)式，可以得到，合理地設(shè)置雙極型晶體管Q1、Q2的發(fā)射極面積比 和電阻Rl、R2的比值，可以在特定溫度Ttl處獲得零溫度系數(shù)。雙極型晶體管Q2的基極電 流流入電阻R2，對(duì)產(chǎn)生正溫度系數(shù)的電壓有貢獻(xiàn)。因?yàn)榱鬟^(guò)雙極型晶體管Q1、Q2的集電極 電流很小，β隨溫度增加而增加，結(jié)合公式(2)可知在溫度較高時(shí)可以對(duì)基準(zhǔn)電壓的二階 項(xiàng)進(jìn)行補(bǔ)償。如附圖1和附圖2所示，鏡像電流源負(fù)反饋環(huán)路輸出端接的源極跟隨器的輸出端 經(jīng)分壓，一方面給雙極型晶體管提供基極偏置，一方面通過(guò)分壓電阻輸出多個(gè)基準(zhǔn)電壓。其 中 由公式我們可以看出，通過(guò)設(shè)置電阻之間的比值，我們可以得到一個(gè)寬范圍的 基準(zhǔn)電壓值。在Rl、R2、R3所在的支路上，我們可以將這三個(gè)電阻阻值細(xì)分下去，即由多 個(gè)電阻實(shí)現(xiàn)同一串聯(lián)阻值，那么在電阻之間我們可以得到另一個(gè)基準(zhǔn)電壓。如我們?nèi)?R 卞Ru0Rn，在Rll和R12之間就可以輸出一個(gè)基準(zhǔn)電壓。因?yàn)榱鬟^(guò)電阻R3的電流有一部分作為雙極性晶體管Q1、Q2的基極電流，故而該電 流與基準(zhǔn)電壓V2的精度之間有個(gè)折衷考慮。綜上所述，本發(fā)明可以輸出多個(gè)基準(zhǔn)電壓。在_40°C +125°C內(nèi)輸出200mV的基準(zhǔn) 電壓時(shí)，溫漂低于0. 5mV本發(fā)明可調(diào)式多值輸出的基準(zhǔn)電壓源通過(guò)有電流鏡的負(fù)反饋環(huán)路(由MP1、 MP2、MP5、MP6、MNU MN2以及Q5、R6、R3、QU Q2組成，該環(huán)路是多值輸出的結(jié)構(gòu)基礎(chǔ)) 使流過(guò)雙極性晶體管Ql、Q2的集電極電流相等，進(jìn)而在電阻R2上產(chǎn)生正溫系數(shù)電壓 Vbe，負(fù)溫系數(shù)電壓是雙極型晶體管Ql的Vbe構(gòu)成，從附圖可以看出，其帶隙基準(zhǔn)電壓為
其中，
為雙極性晶體管收、以的
基區(qū)面積比。Q1、Q2、MP1、MP2、R2支路產(chǎn)生了 PTAT電流，同時(shí)帶隙基準(zhǔn)電壓在Ql的基極生 成。 上述內(nèi)容，僅為本發(fā)明的較佳實(shí)施例，并非用于限制本發(fā)明的實(shí)施方案，本領(lǐng)域技 術(shù)人員根據(jù)本發(fā)明的構(gòu)思，所做出的適當(dāng)變通或修改，都應(yīng)在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
一種可調(diào)式多值輸出的基準(zhǔn)電壓源，包括基準(zhǔn)產(chǎn)生電路和基準(zhǔn)電壓輸出電路，其特征在于在基準(zhǔn)產(chǎn)生電路和基準(zhǔn)電壓輸出電路之間連接有啟動(dòng)電路和鏡像電流源負(fù)反饋環(huán)路，所述的啟動(dòng)電路一端與基準(zhǔn)產(chǎn)生電路連接，另一端與鏡像電流源負(fù)反饋環(huán)路連接，鏡像電流源負(fù)反饋環(huán)路的另一端與基準(zhǔn)電壓輸出電路連接。
2.根據(jù)權(quán)利要求1所述的基準(zhǔn)電壓源，其特征在于所述的鏡像電流源負(fù)反饋環(huán)路包 括PMOS管MP5、MP6、匪OS管麗1、麗2，PMOS管MP5的柵極與基準(zhǔn)產(chǎn)生電路連接，MP5的源 極接VDD，MP5的漏極接到NMOS管麗2的漏極，NMOS管麗2的源極接地，NMOS管麗2的柵 極接NMOS管麗1的柵極，NMOS管麗1的漏極接PMOS管MP6的漏極，PMOS管MP6的柵極與 基準(zhǔn)產(chǎn)生電路連接，PMOS管MP6源極接VDD，PMOS管MP6漏極與基準(zhǔn)電壓輸出電路連接。
3.根據(jù)權(quán)利要求1或2所述的基準(zhǔn)電壓源，其特征在于所述的基準(zhǔn)電壓輸出電路為 多值基準(zhǔn)電壓輸出電路，它包括源極跟隨器Q5、分壓電阻R4、R5、R6，源極跟隨器Q5的基極 與鏡像電流源負(fù)反饋環(huán)路中的PMOS管MP6的漏極連接，Q5的集電極接VDD，發(fā)射極接電阻 R6并引出基準(zhǔn)電壓V2輸出端，電阻R6的另一端與電阻R5和基準(zhǔn)產(chǎn)生電路連接，并在電阻 R6與R5之間引出帶隙基準(zhǔn)電壓VREF輸出端，電阻R5的另一端與電阻R4連接，并在電阻 R5與R4之間引出基準(zhǔn)電壓Vl輸出端，電阻R4的另一端接地。
全文摘要
本發(fā)明公開(kāi)了一種可調(diào)式多值輸出的基準(zhǔn)電壓源，包括基準(zhǔn)產(chǎn)生電路和基準(zhǔn)電壓輸出電路，在基準(zhǔn)產(chǎn)生電路和基準(zhǔn)電壓輸出電路之間連接有啟動(dòng)電路和鏡像電流源負(fù)反饋環(huán)路，所述的啟動(dòng)電路一端與基準(zhǔn)產(chǎn)生電路連接，另一端與鏡像電流源負(fù)反饋環(huán)路連接，鏡像電流源負(fù)反饋環(huán)路的另一端與基準(zhǔn)電壓輸出電路連接。本發(fā)明可調(diào)式多值輸出的基準(zhǔn)電壓源具有電路功耗小、溫漂小、電源抑制能力強(qiáng)的優(yōu)點(diǎn)。本發(fā)明可調(diào)式多值輸出的基準(zhǔn)電壓源使用鏡像電流源負(fù)反饋環(huán)路取代高電壓增益運(yùn)放，使電路結(jié)構(gòu)更簡(jiǎn)單，將由鏡像電流源負(fù)反饋環(huán)路輸出端接的源極跟隨器提供雙極型晶體管偏置電壓的同時(shí)產(chǎn)生帶隙基準(zhǔn)電壓，同時(shí)可以獲得較小溫度系數(shù)的輸出電壓值。
文檔編號(hào)G05F1/56GK101840240SQ20101013483
公開(kāi)日2010年9月22日 申請(qǐng)日期2010年3月26日 優(yōu)先權(quán)日2010年3月26日
發(fā)明者寧寧, 杜江鋒, 王向展, 陳志 申請(qǐng)人:東莞電子科技大學(xué)電子信息工程研究院