專利名稱：一種補(bǔ)償電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子技術(shù)領(lǐng)域，特別是涉及一種補(bǔ)償電路。
背景技術(shù)：
電子技術(shù)是信息產(chǎn)業(yè)的關(guān)鍵部分，在通信、測(cè)試測(cè)量、工業(yè)生產(chǎn)、消費(fèi) 電子等多個(gè)領(lǐng)域中發(fā)揮著重要作用。在各種電子技術(shù)應(yīng)用系統(tǒng)中，負(fù)反饋廣 泛的被用于各種精確的控制中，但許多負(fù)反饋系統(tǒng)都存在環(huán)路不穩(wěn)定的情 況。對(duì)于不穩(wěn)定的負(fù)反饋系統(tǒng)，通常釆用相位補(bǔ)償技術(shù)來(lái)實(shí)現(xiàn)穩(wěn)定。其中， 所述相位是指 一個(gè)反饋環(huán)路中各級(jí)延遲導(dǎo)致的相位差。
一種普遍采用的相位補(bǔ)償技術(shù)是miller補(bǔ)償，miller補(bǔ)償被廣泛地用于 各種環(huán)路補(bǔ)償中。miller補(bǔ)償?shù)碾娐穲D如圖1所示。所述電路包括跨導(dǎo)放大 器gml、電阻R1和電容C，所述跨導(dǎo)放大器gml的同相輸入端為Vr，反相 輸入端為Vf，輸出端為Ve。其中，電阻R1和電容C串聯(lián)，電阻R1連接跨 導(dǎo)放大器gml的輸出端，電容C連接跨導(dǎo)放大器gml的反相輸入端，所述 miller補(bǔ)償?shù)膫鬟f函lt為
如果gml.Rl l，上述式子近似成立。式中，gml是所述跨導(dǎo)放大器 gml的跨導(dǎo)；s是與角頻率有關(guān)的一個(gè)參數(shù)；符號(hào)"."表示乘號(hào)，C為電容C 的電容值，R1為電阻R1的電阻值?？鐚?dǎo)指的是一個(gè)電路單元的輸出電流與 該單元輸入電壓的比值。根據(jù)公式(l)，其值為負(fù)，表示輸出Ve和輸入Vf 變化相反，即Vf增加，則Ve減小。如果所述傳遞函數(shù)的分子趨近于"O"， 會(huì)形成一個(gè)左半平面零點(diǎn)；如果所述傳遞函數(shù)的分母趨近于"O",會(huì)形成一 個(gè)左半平面極點(diǎn)。
一般相位補(bǔ)償技術(shù)的思想都是釆用產(chǎn)生零點(diǎn)來(lái)抵消極點(diǎn)。在頻域中，一 個(gè)極點(diǎn)使相位降低90度，而一個(gè)零點(diǎn)使相位增加90度。上述miller補(bǔ)償中，所述左半平面的零點(diǎn)通常被用來(lái)與所述左半平面的極點(diǎn)抵消，實(shí)現(xiàn)相位補(bǔ)償
的目的，即左半平面極點(diǎn)會(huì)使相位下降90度，而左半平面的零點(diǎn)會(huì)使相位
增力口90度，正好4氐消。
在很多補(bǔ)償電路中，例如，上述miller補(bǔ)償中，所述左半平面零點(diǎn)的頻
率為^r4r7T，所以，如果需要產(chǎn)生較低頻率的零點(diǎn)，就需要用較大的電容。
例如，在一些開關(guān)型升壓電路中，通常需要300K歐姆電阻和150pF的電容 來(lái)形成補(bǔ)償零點(diǎn)。對(duì)于一個(gè)典型的0.5微米標(biāo)準(zhǔn)CMOS工藝， 一個(gè)長(zhǎng)度為 20微米、寬度為20微米的MOS電容，電容值為lpF。為了實(shí)現(xiàn)150pF，則 需要150個(gè)20微米x20微米的面積。在上述情況下，如果使用較大電容， 會(huì)極大地增加芯片面積，影響到系統(tǒng)的整體設(shè)計(jì)；如果使用較小的電容，則 不能實(shí)現(xiàn)良好的補(bǔ)償效果。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種補(bǔ)償電路，能以較小的芯片面積 實(shí)現(xiàn)良好的補(bǔ)償效果。
一種補(bǔ)償電路，包括跨導(dǎo)放大器gml、電阻R1和電容C,所述電阻R1 和電容C串聯(lián)，電阻R1連接跨導(dǎo)放大器gml的輸出端，電容C連接跨導(dǎo)放 大器gml的反相輸入端，所述補(bǔ)償電路還包括電阻R2和3爭(zhēng)導(dǎo)放大器gm2， 所述電阻R2連接在電阻R1與電容C之間，所述跨導(dǎo)放大器gm2的輸出端 連接在電阻R1和電阻R2之間，所述跨導(dǎo)方文大器gm2的同相輸入端連接在 電容C和電阻R2之間，所述if爭(zhēng)導(dǎo)放大器gm2的反相輸入端與跨導(dǎo)放大器 gm2的輸出端相連。
優(yōu)選的，所述跨導(dǎo)放大器gml和/或gm2的輸出電阻大于等于1兆歐姆。 優(yōu)選的，所述跨導(dǎo)放大器gml和/或gm2的電流源產(chǎn)生電路包括 PMOS管MPb2與NMOS管MNb2串聯(lián)，連接在電源與地線之間，具 體為電源與PMOS管MPb2的源極相接，PMOS管MPb2的漏極與NMOS管MNb2的漏極相接，NMOS管MNb2的源極與地線相接，NMOS管MNb2 的柵極與NMOS管MNb2的漏才及相接；
PMOS管MPbl 、電阻R5與NMOS管MNbl串聯(lián)，連接在電源與地線 之間，具體為電源與PMOS管MPbl的源極相接；電阻R5的一端與PMOS 管MPbl的漏極相接，并且還與PMOS管MPb2的柵極相接，另 一端與NMOS 管MNbl的漏極相接，并且還與PMOS管MPbl的柵極相接，NMOS管MNbl 的源極與地線相接；NMOS管MNbl的柵極與NMOS管MNb2的柵極相接；
PMOS管MPb3的源極與電源相接，PMOS管MPb3的柵極與PMOS管 MPb2的柵極相接，PMOS管MPb3的漏極作為所述跨導(dǎo)放大器gml和/或 gm2的電流源產(chǎn)生電if各的輸出端。
優(yōu)選的，PMOS管MPb2與PMOS管MPb3的寬度相等，PMOS管MPb2 與PMOS管MPb3的長(zhǎng)度也相等；NMOS管MNbl與NMOS管MNb2的寬 度相等，NMOS管MNbl與NMOS管MNb2的長(zhǎng)度也相等。
優(yōu)選的，所述跨導(dǎo)放大器gml與gm2的比值gml/gm2大于1。
本發(fā)明還提供了一種補(bǔ)償電路，包括跨導(dǎo)放大器gml、電阻R1和電容 C,所述電阻R1和電容C串聯(lián)，電阻R1連接跨導(dǎo)放大器gml的輸出端， 電容C連接跨導(dǎo)放大器gml的反相輸入端，所述補(bǔ)償電路還包括電阻R2和 跨導(dǎo)放大器gm2，所述電阻R2連接在跨導(dǎo)放大器gml的反向輸入端與電容 C之間，所述跨導(dǎo)放大器gm2的輸出端連接在電阻R2和電容C之間，所述 跨導(dǎo)放大器gm2的同相輸入端連接在跨導(dǎo)放大器gml的反向輸入端和電阻 R2之間，所述跨導(dǎo)放大器gm2的反相輸入端與跨導(dǎo)放大器gm2的輸出端相 連。
優(yōu)選的，所述跨導(dǎo)放大器gml和/或gm2的輸出電阻大于等于1兆歐姆。 優(yōu)選的，所述跨導(dǎo)放大器gml和/或gm2的電流源產(chǎn)生電路包括 PMOS管MPb2與NMOS管MNb2串聯(lián)，連接在電源與地線之間，具 體為電源與PMOS管MPb2的源極相接，PMOS管MPb2的漏極與NMOS 管MNb2的漏極相接，NMOS管MNb2的源極與地線相接，NMOS管MNb2 的柵極與NMOS管MNb2的漏4及相接；PMOS管MPbl、電阻R5與NMOS管MNbl串聯(lián)，連接在電源與地線 之間，具體為電源與PMOS管MPbl的源才及相接；電阻R5的一端與PMOS 管MPbl的漏極相接，并且還與PMOS管MPb2的柵極相接，另 一端與NMOS 管MNbl的漏極相接，并且還與PMOS管MPbl的柵極相接，NMOS管MNbl 的源極與地線相接；NMOS管MNbl的柵極與NMOS管MNb2的柵極相接；
PMOS管MPb3的源極與電源相接，PMOS管MPb3的柵極與PMOS管 MPb2的柵極相接，PMOS管MPb3的漏極作為所述跨導(dǎo)放大器gml和/或 gm2的電流源產(chǎn)生電路的輸出端。
優(yōu)選的，PMOS管MPb2與PMOS管MPb3的寬度相等，PMOS管MPb2 與PMOS管MPb3的長(zhǎng)度也相等；NMOS管MNbl與NMOS管MNb2的寬 度相等，NMOS管MNbl與NMOS管MNb2的長(zhǎng)度也相等。
優(yōu)選的，所述跨導(dǎo)放大器gml與gm2的比值gml/gm2大于1。
本發(fā)明還提供了一種升壓電路，包括脈寬調(diào)制比較器和取樣電路，所述 升壓電路還包括上述兩種方案中的任一種補(bǔ)償電路，所述補(bǔ)償電路中跨導(dǎo)放 大器gml的同相輸入端與所述升壓電路的參考電壓相連，所述補(bǔ)償電路中跨 導(dǎo)放大器gml的反相輸入端與所述取樣電路相連，所述補(bǔ)償電路中跨導(dǎo)放大 器gml的輸出端與所述脈寬調(diào)制比較器的同相輸入端相連。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)
首先，本發(fā)明提出的補(bǔ)償電路中，通過(guò)使用跨導(dǎo)放大器gm2和電阻R2， 實(shí)現(xiàn)了對(duì)電容C的放大。從而，在需要使用4交大電容的情況下，只要使用較 小的電容，就能實(shí)現(xiàn)與大電容相同的相位補(bǔ)償效果，即以較小的芯片面積， 就能實(shí)現(xiàn)較好的補(bǔ)償效果。
其次，本發(fā)明提出的補(bǔ)償電路中，跨導(dǎo)放大器gml和/或gm2都使用輸 出電阻高(通常大于等于1兆歐姆)的跨導(dǎo)方文大器，能防止電路中的電流流 失到地線，保證了跨導(dǎo)放大器的放大效果，提高補(bǔ)償電路的性能。
并且，本發(fā)明設(shè)計(jì)了電流源為所述跨導(dǎo)放大器gml和/或gm2供電，進(jìn) 一步提高了補(bǔ)償電路的性能。


圖1是現(xiàn)有技術(shù)miller補(bǔ)償?shù)碾娐穲D2是本發(fā)明實(shí)施例一所述一種補(bǔ)償電路的電路圖3是本發(fā)明實(shí)施例二所述一種補(bǔ)償電路的電路圖4是本發(fā)明實(shí)施例中所述跨導(dǎo)放大器gml和/或gm2的一種實(shí)現(xiàn)電路
圖5是本發(fā)明實(shí)施例中所述if夸導(dǎo)放大器gml和/或gm2的電流源產(chǎn)生電 路的電路圖6是本發(fā)明實(shí)施例中所述共心方式1的設(shè)計(jì)圖； 圖7是本發(fā)明實(shí)施例中所述共心方式2的設(shè)計(jì)圖； 圖8是本發(fā)明實(shí)施例所述補(bǔ)償電路應(yīng)用于升壓電路中的電路圖。
具體實(shí)施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖 和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明。
本發(fā)明提出了一種補(bǔ)償電路，所述補(bǔ)償電路適用于需要用到較大電容來(lái) 實(shí)現(xiàn)相位補(bǔ)償效果的電路系統(tǒng)中。在所述電^各系統(tǒng)中， 一般線性工作的放大 器，即引入了負(fù)反饋的放大電路，所引入的負(fù)反饋電路會(huì)引起輸出電壓相位 滯后。對(duì)于負(fù)反饋而言，在直流(即極低頻)狀態(tài)下，環(huán)路相位差為180度， 表示為負(fù)反饋。但由于高頻下的相位關(guān)系與直流狀態(tài)的不一樣，所以對(duì)于某 一較高頻率，有可能負(fù)反饋?zhàn)優(yōu)檎答?，?dǎo)致環(huán)路振蕩。對(duì)于這種有可能發(fā) 生振蕩的負(fù)反饋環(huán)路，需要進(jìn)行相位補(bǔ)償，來(lái)實(shí)現(xiàn)環(huán)路穩(wěn)定。其中，所述相 位是指一個(gè)反饋環(huán)路中各級(jí)延遲導(dǎo)致的相位差。
相位補(bǔ)償?shù)脑硎窃诜答伃h(huán)路中增加一些含電抗元件的電路，來(lái)修正放 大電路的開環(huán)頻率特性，以解決輸出電壓的相位滯后問(wèn)題，保證閉環(huán)系統(tǒng)的 穩(wěn)定。所述含電抗元件的電路，可以是電阻與電容組合的電路。
下面將通過(guò)實(shí)施例詳細(xì)說(shuō)明本發(fā)明提出的補(bǔ)償電路。
實(shí)施例一
參照?qǐng)D2，是實(shí)施例一所述一種補(bǔ)償電^^的電路圖。本實(shí)施例所述補(bǔ)償電路，包括跨導(dǎo)放大器gml、電阻R1和電容C，所 述電阻R1和電容C串聯(lián)，電阻Rl連接跨導(dǎo)放大器gml的輸出端，電容C 連接跨導(dǎo)放大器gml的反相輸入端；
所述補(bǔ)償電路還包括電阻R2和跨導(dǎo)》文大器gm2，所述電阻R2連接在 電阻R1與電容C之間，所述^夸導(dǎo)放大器gm2的輸出端連接在電阻R1和電 阻R2之間，所述跨導(dǎo)放大器gm2的同相輸入端連接在電容C和電阻R2之 間，所述跨導(dǎo)放大器gm2的反相輸入端與跨導(dǎo)放大器gm2的輸出端相連。
其中，由^爭(zhēng)導(dǎo)放大器gml、電阻R1和電容C構(gòu)成的電路為miller補(bǔ)償 的電路，如圖1所示。本實(shí)施例在miller補(bǔ)償電路的基礎(chǔ)上增加了電阻R2 和跨導(dǎo)放大器gm2,用來(lái)實(shí)現(xiàn)對(duì)電容C的放大。下面將對(duì)本實(shí)施例所述補(bǔ)償 電路進(jìn)行具體分析。
常用的電路分析方法是基爾霍夫電流定律KCL(英文全稱為Kirchhoff，s Current Law)與基爾霍夫電壓定律KVL (英文全稱為Kirchhoff，s Voltage Law)。由于所述定律屬于/>知內(nèi)容，在此不再詳述。
以下公式以及描述中，符號(hào)".，，表示乘號(hào)。
對(duì)于本實(shí)施例所述補(bǔ)償電路進(jìn)行小信號(hào)分析，根據(jù)基爾霍夫電流定律 KCL列方程，可得
及l(fā)
上述式子中，Rl為電阻R1的電阻值；R2為電阻R2的電阻值；C為電 容C的電容值；gml為所述跨導(dǎo)放大器gml的跨導(dǎo)，gm2為所述跨導(dǎo)放大 器gm2的跨導(dǎo)；Vr為所述補(bǔ)償電路中跨導(dǎo)方文大器gml的同相輸入端電壓， 所述Vr的小信號(hào)電壓分量為零；Vf為所述補(bǔ)償電路中跨導(dǎo)放大器gml的反 相輸入端電壓的小信號(hào)電壓；Ve為所述補(bǔ)償電路中跨導(dǎo)放大器gml的輸出 端電壓的小信號(hào)電壓；Vx為所述電容C與電阻R2接點(diǎn)處的小信號(hào)電壓；Vy為所述電阻R1與R2接點(diǎn)處的小信號(hào)電壓；s是頻率算子，為與角頻率
有關(guān)的一個(gè)參凄t,等于j.(O，①為角頻率，0)=27l.f, f為頻率。
對(duì)所述方程求解，可得本實(shí)施例所述補(bǔ)償電路的傳遞函數(shù)為 Fg — gml. j l .g附2 J 2丄C + .及l(fā)丄C + gwl J 2丄C — gOT2.i 2丄C — + g附l . ( )
義C.(l + gw2J 2)
如果gml.Rl l， gm2.Rl l，則上式(2)可以近似為
Fig _ g附lJ l.gm2.i 2丄C + gmlJ l工C + gml — gml.[l + (;i + g附2.i 2).C:jg1^ .(" 義C.(l + gm2J 2) — 義C.(l + gw2J 2) ^
把本實(shí)施例所述補(bǔ)償電路的傳遞函數(shù)式子(3)，與圖l所示miller補(bǔ)償?shù)?傳遞函數(shù)式子(l)相比較，可以看出相當(dāng)于把式子(l)中的電容C，替換成了 (l+gm2.R2).C，即等效為把電容C放大了 (l+gm2,R2)倍。
在實(shí)際應(yīng)用中，例如，當(dāng)需要用到160pF的電容來(lái)實(shí)現(xiàn)補(bǔ)償時(shí)，如果使 用本發(fā)明，采用gm2=7Xl(r5A/V， R2=100KQ，可以將電容C放大8倍，這 樣，只要用20pF的電容，就可以得到160pF電容的補(bǔ)償效果。假如對(duì)于一 般0.5umCMOS工藝，使用MOS來(lái)實(shí)現(xiàn)電容，設(shè)計(jì)160pF的電容需要 20umx20umx160的芯片面積，設(shè)計(jì)20pF的電容需要20umx20umx20的芯片 面積。如果使用本發(fā)明，僅需20pF的電容就能實(shí)現(xiàn)160pF電容的補(bǔ)償效果。 本發(fā)明雖然在電路中增加了跨導(dǎo)放大器gm2和電阻R2，但并不會(huì)增加太多 的芯片面積，而且跨導(dǎo)放大器gm2和電阻R2增加的芯片面積與增大電容需 要的芯片面積相比，增大電容需要更大的芯片面積。因此，本發(fā)明在很大程 度上減小了芯片面積。
上述補(bǔ)償電路中，通過(guò)對(duì)電容進(jìn)行放大，當(dāng)需要用到較大電容時(shí)，能實(shí) 現(xiàn)以較小的芯片面積得到較好的補(bǔ)償效果。
實(shí)施例二
參照?qǐng)D3，是本發(fā)明實(shí)施例二所述一種補(bǔ)償電路的電路圖。 本實(shí)施例所述補(bǔ)償電路，包括跨導(dǎo)放大器gml、電阻R1和電容C，所 述電阻R1和電容C串聯(lián)，電阻R1連接跨導(dǎo)放大器gml的輸出端，電容C連接跨導(dǎo)放大器gml的反相輸入端；
所述補(bǔ)償電路還包括電阻R2和跨導(dǎo)》文大器gm2,所述電阻R2連接在 跨導(dǎo)放大器gml的反向輸入端與電容C之間，所述跨導(dǎo)放大器gm2的輸出 端連接在電阻R2和電容C之間，所述跨導(dǎo)》文大器gm2的同相輸入端連接在 跨導(dǎo)放大器gml的反向輸入端和電阻R2之間，所述跨導(dǎo)放大器gm2的反相 輸入端與跨導(dǎo)放大器gm2的輸出端相連。
對(duì)于本實(shí)施例所述補(bǔ)償電路，根據(jù)基爾霍夫電流定律KCL列方程，可
得:
(f> - w丄c + g附2.(v - W =(Kx—;
i 2
對(duì)所述方程求解，可得本實(shí)施例所述補(bǔ)償電路的傳遞函數(shù)為
& _ g附l J l .gm2,i 2丄C + gml 丄C + gml J 2丄C 一 gm2J 2丄C - + gml V— 義C.(l + gw2J 2)
如果gml.Rl l， gm2.Rl l，則上式(4)可以近似為
(4)
Ke gmllgm2J 2工C + gmlJ l丄C + gml — gml.[l + (l + gm2J 2)d].") 乂C.(l + gw2./ 2) — s.C.(l + gm2J 2) ,
把本實(shí)施例所述補(bǔ)償電路的傳遞函數(shù)式子(5)，與圖1所示miller補(bǔ)償?shù)?傳遞函數(shù)式子(l)相比較，同樣可以看出，本實(shí)施例相當(dāng)于把電容C放大了 (l+gm2,R2)倍。
優(yōu)選的，對(duì)于以上兩個(gè)實(shí)施例中的補(bǔ)償電路，如果要良好地實(shí)現(xiàn)上述補(bǔ) 償電路的特性，跨導(dǎo)放大器gml或gm2，或者gml和gm2都需要采用輸出 電阻很高的跨導(dǎo)放大器， 一般要求大于等于1兆歐姆。因?yàn)榫哂懈蟮妮敵?電阻的跨導(dǎo)放大器能取得更好效果，更符合實(shí)施例中所述的公式。輸出電阻 高的跨導(dǎo)放大器可以有多種實(shí)現(xiàn)方式。參照?qǐng)D4,是實(shí)施例中所述^爭(zhēng)導(dǎo)放大器gml和/或gm2的一種實(shí)現(xiàn)電路 圖?？鐚?dǎo)放大器gml可以采用圖4的電路實(shí)現(xiàn)，跨導(dǎo)放大器gm2也可以采 用圖4的電路實(shí)現(xiàn)，或者跨導(dǎo)》丈大器gml和gm2都采用圖4的電路實(shí)現(xiàn)。
所述跨導(dǎo)放大器具體為
PMOS管MP4、 PMOS管MPc4、電阻R3'、麗OS管畫c4與麗OS 管MN4串聯(lián)，連接在供電電源與地線之間，具體為供電電源與PMOS管 MP4的源極相4妄，PMOS管MP4的漏極與PMOS管MPc4的源極相接；電 阻R3'的一端與PMOS管MPc4的漏極相接，并且還與PMOS管MP4的柵 極相接，另一端與NMOS管MNc4的漏極相4妾，并且還與PMOS管MPc4 的柵極相接；NMOS管MNc4的源極與NMOS管MN4的漏極相接；NMOS 管MN4的源4及與地線相接；
PMOS管MP2、電阻RT 、 NMOS管MNc2與NMOS管MN2串聯(lián)， 也連接在供電電源與地線之間，具體為供電電源與PMOS管MP2的源極 相接；電阻R2'的一端與PMOS管MP2的漏才及相接，并且還與NMOS管 MNc2的柵極相接，另一端與NMOS管MNc2的漏極相接，并且還與NMOS 管MN2的柵極相接；NMOS管MNc2的源極與NMOS管MN2的漏極相接； NMOS管MN2的源極與地線相接；
PMOS管MP1、電阻Rl' 、 NMOS管MNcl與NMOS管MN1串聯(lián)， 也連接在供電電源與地線之間，具體為供電電源與PMOS管MP1的源極 相接；電阻Rl'的一端與PMOS管MP1的漏極相接，并且還與NMOS管 MNcl的柵極相接，另一端與NMOS管MNcl的漏極相接，并且還與NMOS 管MN1的柵極相接;NMOS管MNcl的源極與NMOS管MN1的漏極相接； NMOS管MN1的源極與地線相"l妄；
PMOS管MP3、 PMOS管MPc3、 NMOS管MNc3與NMOS管MN3串 聯(lián)，連接在供電電源與地線之間，具體為供電電源與PMOS管MP3的源 極相接，PMOS管MP3的漏極與PMOS管MPc3的源極相接，PMOS管MPc3 的漏極與NMOS管MNc3的漏極相接，NMOS管MNc3的源極與NMOS管 MN3的漏極相接，NMOS管MN3的源極與地線相接；PMOS管MP4的柵極與PMOS管MP3的4冊(cè)極相接，PMOS管MPc4的 柵極與PMOS管MPc3的柵極相接，NMOS管MNc4的柵極與NMOS管 MNc2的柵極相接，NMOS管MN4的柵極與NMOS管MN2的柵極相接， NMOS管MNc3的柵極與NMOS管MNcl的柵極相接，NMOS管MN3的 柵極與NMOS管MN1的柵極相接；
PMOS管MP2的柵極為跨導(dǎo)放大器的反向輸入端，PMOS管MP1的柵 極為跨導(dǎo)放大器的同相輸入端，PMOS管MPc3和NMOS管MNc3的接點(diǎn) 為跨導(dǎo)放大器的輸出端。
圖4所示跨導(dǎo)放大器中，NMOS管MNc3和PMOS管MPc3極大的提 高了所述跨導(dǎo);故大器的輸出電阻。沒有NMOS管MNc3和PMOS管MPc3 時(shí)，所述跨導(dǎo)》文大器的輸出電阻為r0 N3〃rOP3;其中1"0>13為NMOS管MN3 的輸出電阻，ro—p3為PMOS管MP3的輸出電阻。加入NMOS管MNc3和 PMOS管MPc3后，所述跨導(dǎo)放大器的輸出電阻增加為[(gmNC3.ro NC3). r0—N3]〃 [(gmPC3.r0—PC3). r0 P3];其中，gmNC3為NMOS管MNc3的跨導(dǎo)，gmPC3為PMOS 管M:Pc3的跨導(dǎo)，r0—NC3為NMOS管MNc3的輸出電阻，r0—,，0為PMOS管 MPc3的輸出電阻。NMOS管MNc3和PMOS管MPc3的柵極可以有很多其 它實(shí)現(xiàn)方法，為本領(lǐng)域技術(shù)人員所熟知，在此不作進(jìn)一步描述。通常， gmNC3.r0—NC:^p gmpC3.r0—pa都大于10,極大的》文大了輸出電阻。如果^爭(zhēng)導(dǎo)放 大器gml和gm2的輸出電阻太小，就存在4交大一部分電流會(huì)通過(guò)輸出電阻 流到地，減弱了放大效果，將在很大程度上改變實(shí)施例中所述的電容放大特 性以及補(bǔ)償電路的性能。
針對(duì)圖4中的電源I1，可以有多種實(shí)現(xiàn)方式。本發(fā)明實(shí)施例為了進(jìn)一步 提高所述補(bǔ)償電路的性能，將采用圖5所示的電流源產(chǎn)生電路為跨導(dǎo)放大器 gml和/或gm2提供電源II 。
參照?qǐng)D5，為實(shí)施例中所述^^導(dǎo)放大器gml和/或gm2的電流源產(chǎn)生電 路的電路圖，該電路可以為跨導(dǎo)放大器提供電流源。
所述電流源產(chǎn)生電路具體為
PMOS管MPb2與NMOS管MNb2串聯(lián)，連接在電源與地線之間，具體為電源與PMOS管MPb2的源極相接，PMOS管MPb2的漏極與NMOS 管MNb2的漏極相接，NMOS管MNb2的源極與地線相接，NMOS管MNb2 的柵極與NMOS管MNb2的漏極相接；
PMOS管MPbl、電阻R5與NMOS管MNbl串聯(lián)，連接在電源與地線 之間，具體為電源與PMOS管MPbl的源極相接；電阻R5的一端與PMOS 管MPbl的漏極相接，并且還與PMOS管MPb2的柵極相接，另 一端與NMOS 管MNbl的漏極相接，并且還與PMOS管MPbl的柵極相接，NMOS管MNbl 的源極與地線相接；NMOS管MNbl的柵極與NMOS管MNb2的柵極相接；
PMOS管MPb3的源極與電源相接，PMOS管MPb3的柵極與PMOS管 MPb2的柵極相接，PMOS管MPb3的漏極作為所述^爭(zhēng)導(dǎo)^:大器gml和/或 gm2的電流源產(chǎn)生電路的輸出端。
根據(jù)所述跨導(dǎo)放大器gml和/或gm2的電源產(chǎn)生電路，通過(guò)以下計(jì)算， 可以得到上述實(shí)施例中所述的電容放大倍數(shù)。具體計(jì)算過(guò)程如下
圖5所示的電流源產(chǎn)生電路中，如果PMOS管MPbl的寬長(zhǎng)比與PMOS 管MPb2的寬長(zhǎng)比之比為N，則圖5中PMOS管MPb3的輸出電流為I滿足:
<formula>formula see original document page 15</formula>
對(duì)上述(6)式兩邊開平方，并且把所述N帶入式子中，可得
<formula>formula see original document page 15</formula>
上述式子中，(〖)62為PMOS管MPb2的寬長(zhǎng)比，(1)M為PMOS管MPbl 的寬長(zhǎng)比，R為圖5中電阻R5的電阻值。
見
跨導(dǎo)放大器gm2如果采用圖4中結(jié)構(gòu)，其跨導(dǎo)gm2滿足: g附2"2丄〃.C汲.(Y)！;
<formula>formula see original document page 15</formula>式中(X為圖4中PMOS管MPl的寬長(zhǎng)比。A為載流子遷移率，(；為
單位面積柵氧電容值，//和C。，都是工藝參數(shù)，由生產(chǎn)工藝決定。
把(7 )式帶入(8 )式，如果PMOS管MP與PMOS管MPb2的寬長(zhǎng) 比之比等于M，則可得到 丄(l-丄)
對(duì)于實(shí)施例一和實(shí)施例二所述的補(bǔ)償電路中，電容的放大倍數(shù)為
(l+gm2.R2)。所以，上述推導(dǎo)出的電容放大倍數(shù)為
l + gm2.i 2 = ;.(l-。 (9)
從公式(9)可以看出，所述補(bǔ)償電路的放大倍數(shù)僅依賴于M、 N和R2/R, 其中M和N都是MOS管的尺寸的相對(duì)比例，變化4艮小，R2/R也是相對(duì)比 例，變化很小。通過(guò)使用所述跨導(dǎo)放大器gml和/或gm2的電源產(chǎn)生電路， 所述電容的放大倍數(shù)(1+§1112.112)不會(huì)隨生產(chǎn)工藝變化而發(fā)生很大變化，即在 大批量生產(chǎn)時(shí)，每個(gè)芯片的放大倍數(shù)不會(huì)相差很多，變化范圍較小。從而， 對(duì)于固定應(yīng)用來(lái)說(shuō)，能使補(bǔ)償?shù)牧泓c(diǎn)頻率在芯片間差異不大，不會(huì)出現(xiàn)太大 或太小，進(jìn)而保證可靠的穩(wěn)定性。集成電路生產(chǎn)的特點(diǎn)在于絕對(duì)值很難做準(zhǔn)， 但相對(duì)值可以做得很準(zhǔn)。例如， 一個(gè)電阻的絕對(duì)值在芯片之前可能存在 +/-30%的誤差，但同一個(gè)芯片設(shè)計(jì)匹配的電阻可以實(shí)現(xiàn)0.1%的相對(duì)精度。
因此，所述跨導(dǎo)放大器gml和/或gm2的電源產(chǎn)生電路，能使所述電容 的放大倍數(shù)不受工藝的影響，保證補(bǔ)償電路有可靠的穩(wěn)定性，實(shí)現(xiàn)良好的補(bǔ) 償。
優(yōu)選的，對(duì)于上述補(bǔ)償電路，在設(shè)計(jì)時(shí)可以考慮所述補(bǔ)償電路圖2中的 R2或者所述補(bǔ)償電路圖3中的R2,與所述電源產(chǎn)生電路圖5中的R5的匹 配，還可以考慮圖5所示電源產(chǎn)生電路中PMOS管MPbl、 PMOS管MPb2、 PMOS管MPb3與圖4所示跨導(dǎo)放大器電路中PMOS管MP1 、PMOS管MP2 的匹配。在版圖設(shè)計(jì)時(shí)把所述需要匹配的器件整齊一致的靠近放置，采用共心方式可以實(shí)現(xiàn)更好的匹配。所述共心方式，是指在模擬版圖設(shè)計(jì)中，如果 需要把兩個(gè)器件設(shè)計(jì)非常匹配， 一般在版圖設(shè)計(jì)中把兩者畫成兩個(gè)圖形的對(duì)
稱中心重合。例如，參照?qǐng)D6所示的共心方式1,如果希望4巴兩個(gè)電阻Res-A 和Res—B設(shè)計(jì)為共心，可以把Res—A畫成Res—A—1和Res丄2兩個(gè)部分，把 Res—B畫成Res_B—1和Res—B—2兩個(gè)部分，/人而4吏Res_A_l和Res—A_2的對(duì) 稱中心與Res_B—1和Res-B_2的對(duì)稱中心重合。還可以有其它共心方式，例 如參照?qǐng)D7所示的共心方式2。采用共心方式，在生產(chǎn)制造時(shí)會(huì)極大提高匹 配度。
設(shè)計(jì)時(shí)，上述各個(gè)器件在版圖中的空間位置需要匹配，數(shù)值也需要匹配。 例如，令圖5所示電源產(chǎn)生電路中的PMOS管MPb2與PMOS管MPb3的 寬度相等，PMOS管MPb2與PMOS管MPb3的長(zhǎng)度也相等；NMOS管MNbl 與NMOS管MNb2的寬度相等，NMOS管MNbl與NMOS管MNb2的長(zhǎng)度 也相等；從而使PMOS管MPb2與PMOS管MPb3、NMOS管MNbl與NMOS 管MNb2實(shí)現(xiàn)較好的匹配，以保證跨導(dǎo)放大器的放大倍數(shù)恒定。在模擬集成 電路中， 一般認(rèn)為具有相同長(zhǎng)度和寬度、具有相同形狀的相同類型器件在生 產(chǎn)制造時(shí)容易匹配，其相對(duì)精度很高。對(duì)于MOS管而言，設(shè)計(jì)時(shí)可把寬度 和長(zhǎng)度都設(shè)計(jì)成匹配的值，但個(gè)數(shù)可以不一樣。例如，長(zhǎng)度-4(^im)，寬度 =20(>n)，個(gè)數(shù)可以為1, 2或n,等效成一個(gè)長(zhǎng)度-4(^im),總寬度-20xn(iim) 的器件。
優(yōu)選的，對(duì)于實(shí)施例所述補(bǔ)償電路，在設(shè)計(jì)中需要盡量增大gml/gm2， 通常設(shè)為gml/gm2>l，以減小跨導(dǎo)放大器gm2的電壓誤差offset的影響。
上述實(shí)施例中跨導(dǎo)放大器gm2的引入會(huì)增加所述補(bǔ)償電路的電壓誤差 offset。所述電壓誤差offset,在如圖l所示的電路中，具體為如果等效到 gml輸入端的電壓誤差offset為Vosp即使在電路穩(wěn)定時(shí)，所述補(bǔ)償電路的 兩個(gè)輸入端電壓相等，跨導(dǎo)放大器gml也會(huì)在所述補(bǔ)償電路輸出端產(chǎn)生大小 為Vos!的電壓誤差值。對(duì)于上述實(shí)施例，如圖2或者圖3所示的補(bǔ)償電路中， 采用了跨導(dǎo)放大器gm2和電阻R2進(jìn)行電容放大，所引入的跨導(dǎo)放大器gm2 的電壓誤差offset會(huì)增加等效到跨導(dǎo)放大器gml輸入端的電壓誤差offset;如果跨導(dǎo)放大器gm2的電壓誤差offset為V0S2,則等效到跨導(dǎo)放大器gml 輸入端的電壓誤差offset就為VoS2.gm2/gml， /人而4吏得所述補(bǔ)償電路輸出端 的電壓誤差offset增加為(Vosl+VOS2.gm2/gml )。為了解決所述問(wèn)題，在設(shè) 計(jì)中需要增大gml/gm2,以減小所述跨導(dǎo)放大器gm2的電壓誤差offset等效 到跨導(dǎo)放大器gml輸入端的電壓誤差VOS2.gm2/gml，從而減小跨導(dǎo)放大器 gm2的offset對(duì)所述補(bǔ)償電路的影響。
綜上所述，本發(fā)明提供的補(bǔ)償電路，使用較小的電容就能具有使用大電 容的補(bǔ)償效果，能以較小的芯片面積實(shí)現(xiàn)良好的相位補(bǔ)償效果。這種補(bǔ)償電 路可以應(yīng)用到各種電路中，實(shí)現(xiàn)相位補(bǔ)償。例如，可以將所述補(bǔ)償電路應(yīng)用 到升壓電路中，如圖8所示，是將圖2所示的補(bǔ)償電路應(yīng)用到升壓電路中。 當(dāng)然，也可以將圖3所示的補(bǔ)償電路應(yīng)用到所述升壓電路中。
在圖8所示升壓電路中，升壓電路的參考電壓Vref與本發(fā)明所述補(bǔ)償電 路中跨導(dǎo)放大器gml的同相輸入端相連，升壓電路的取樣電路與本發(fā)明所述
補(bǔ)償電路中跨導(dǎo)放大器gml的反相輸入端相連，升壓電路的脈寬調(diào)制比較器 (PWM Comparator; PWM即脈寬調(diào)制，全稱是Pulse Width Modulation)的同 相輸入端與本發(fā)明所述補(bǔ)償電路中if爭(zhēng)導(dǎo)放大器gml的輸出端相連。本發(fā)明所 述補(bǔ)償電路中的跨導(dǎo)放大器gml在所述升壓電路中作為誤差放大器(Error Amplifier)使用。
所述升壓電路，用來(lái)實(shí)現(xiàn)把輸入電壓VIN升高后，在VO端輸出。所述 輸出端VO經(jīng)過(guò)取樣電路的分壓電阻Rl'、 R2'分壓后，把分壓信號(hào)Vft
(7# = ^)._^一)連接至所述誤差放大器的反相輸入端；誤差放大器放大
分壓信號(hào)Vfb與參考電壓Vref的差值，輸出到所述脈寬調(diào)制比較器(PWM Comparator)的同相輸入端；脈寬調(diào)制比較器將經(jīng)過(guò)放大的分壓信號(hào)Vfb與參 考電壓Vref的差值與鋸齒波進(jìn)行比較后，輸出脈寬調(diào)制信號(hào)到脈寬調(diào)制控制 器(PWM Controller);然后脈寬調(diào)制控制器利用所述脈寬調(diào)制信號(hào)控制 NMOS管MN1的導(dǎo)通和關(guān)閉。
如果分壓信號(hào)Vfb比參考電壓Vref高，則所述誤差放大器的輸出端電壓Ve會(huì)下降，從而所述脈寬調(diào)制信號(hào)的占空比會(huì)下降，進(jìn)而NMOS管MNl 導(dǎo)通的占空比也會(huì)下降，最后使輸出端VO電壓下降；反之，如果分壓信號(hào) Vfb比參考電壓Vref低，所述誤差放大器的輸出端電壓Ve會(huì)升高，從而所 述脈寬調(diào)制信號(hào)的占空比會(huì)增大，進(jìn)而NMOS管MN1導(dǎo)通的占空比也會(huì)增 大，最后使輸出端VO電壓增加，形成負(fù)反饋。所以，系統(tǒng)最終會(huì)被調(diào)整至
分壓信號(hào)Vfb等于參考電壓Vref，在穩(wěn)定時(shí)，<formula>formula see original document page 19</formula>通過(guò)調(diào)節(jié)電
阻R1和R2的分壓比例，可以設(shè)定輸出端VO的輸出電壓值。但對(duì)于負(fù)反饋 系統(tǒng)，不滿足穩(wěn)定性條件會(huì)形成振蕩。為了實(shí)現(xiàn)較好穩(wěn)定性，通常需要進(jìn)行 相位補(bǔ)償。圖1所示的現(xiàn)有技術(shù)可以實(shí)現(xiàn)穩(wěn)定性補(bǔ)償，但通常需要的電敘艮 大，會(huì)占用很大的芯片面積，通過(guò)使用本發(fā)明所述的補(bǔ)償電路，則所需芯片 面積可以減小。
本說(shuō)明書中的各個(gè)實(shí)施例均采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說(shuō)明 的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似的部分互相參見 即可。
以上對(duì)本發(fā)明所提供的一種補(bǔ)償電路，進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了 具體個(gè)例對(duì)本發(fā)明的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說(shuō)明只是用 于幫助理解本發(fā)明的方法及其核心思想；同時(shí)，對(duì)于本領(lǐng)域的一般技術(shù)人員， 依據(jù)本發(fā)明的思想，在具體實(shí)施方式
及應(yīng)用范圍上均會(huì)有改變之處，綜上所 述，本說(shuō)明書內(nèi)容不應(yīng)理解為對(duì)本發(fā)明的限制。
權(quán)利要求
1、一種補(bǔ)償電路，包括跨導(dǎo)放大器gm1、電阻R1和電容C，所述電阻R1和電容C串聯(lián)，電阻R1連接跨導(dǎo)放大器gm1的輸出端，電容C連接跨導(dǎo)放大器gm1的反相輸入端，其特征在于所述補(bǔ)償電路還包括電阻R2和跨導(dǎo)放大器gm2，所述電阻R2連接在電阻R1與電容C之間，所述跨導(dǎo)放大器gm2的輸出端連接在電阻R1和電阻R2之間，所述跨導(dǎo)放大器gm2的同相輸入端連接在電容C和電阻R2之間，所述跨導(dǎo)放大器gm2的反相輸入端與跨導(dǎo)放大器gm2的輸出端相連。
2、 根據(jù)權(quán)利要求1所述的電路，其特征在于 所述跨導(dǎo)放大器gml和/或gm2的輸出電阻大于等于1兆歐姆。
3、 根據(jù)權(quán)利要求1所述的電路，其特征在于，所述跨導(dǎo)放大器gml和 /或gm2的電流源產(chǎn)生電路包括PMOS管MPb2與NMOS管MNb2串聯(lián)，連接在電源與地線之間，具 體為電源與PMOS管MPb2的源極相接，PMOS管MPb2的漏極與NMOS 管MNb2的漏極相接，NMOS管MNb2的源極與地線相接，NMOS管MNb2 的柵極與NMOS管MNb2的漏極相接；PMOS管MPbl、電阻R5與NMOS管MNbl串聯(lián)，連接在電源與地線 之間，具體為電源與PMOS管MPbl的源極相接；電阻R5的一端與PMOS 管MPbl的漏極相接，并且還與PMOS管MPb2的柵極相接，另 一端與NMOS 管MNbl的漏極相接，并且還與PMOS管MPbl的柵極相接，NMOS管MNbl 的源極與地線相接；NMOS管MNbl的柵極與NMOS管MNb2的柵極相接；PMOS管MPb3的源極與電源相接，PMOS管MPb3的柵極與PMOS管 MPb2的柵極相接，PMOS管MPb3的漏極作為所述跨導(dǎo)放大器gml和/或 gm2的電流源產(chǎn)生電路的輸出端。
4、 根據(jù)權(quán)利要求3所述的電路，其特征在于PMOS管MPb2與PMOS管MPb3的寬度相等，PMOS管MPb2與PMOS 管MPb3的長(zhǎng)度也相等；NMOS管MNbl與NMOS管MNb2的寬度相等，NMOS管MNbl與 NMOS管MNb2的長(zhǎng)度也相等。
5、 根據(jù)權(quán)利要求1所述的電路，其特征在于所述跨導(dǎo)放大器gml與 gm2的比值gml/gm2大于1。
6、 一種補(bǔ)償電路，包括跨導(dǎo)放大器gml、電阻R1和電容C,所述電阻 R1和電容C串聯(lián)，電阻R1連接跨導(dǎo)放大器gml的輸出端，電容C連接跨 導(dǎo)放大器gml的反相輸入端，其特征在于所述補(bǔ)償電路還包括電阻R2和跨導(dǎo)放大器gm2,所述電阻R2連接在 跨導(dǎo)放大器gml的反向輸入端與電容C之間，所述跨導(dǎo)放大器gm2的輸出 端連接在電阻R2和電容C之間，所述跨導(dǎo)放大器gm2的同相輸入端連接在 跨導(dǎo)放大器gml的反向輸入端和電阻R2之間，所述跨導(dǎo)放大器gm2的反相 輸入端與i 夸導(dǎo)^L大器gm2的輸出端相連。
7、 根據(jù)權(quán)利要求6所述的電路，其特征在于 所述跨導(dǎo)放大器gml和/或gm2的輸出電阻大于等于1兆歐姆。
8、 根據(jù)權(quán)利要求6所述的電路，其特征在于，所述跨導(dǎo)放大器gml和 /或gm2的電流源產(chǎn)生電路包括PMOS管MPb2與NMOS管MNb2串聯(lián)，連接在電源與地線之間，具 體為電源與PMOS管MPb2的源極相接，PMOS管MPb2的漏極與NMOS 管MNb2的漏極相接，NMOS管MNb2的源極與地線相接，NMOS管MNb2 的柵極與NMOS管MNb2的漏極相接；PMOS管MPbl、電阻R5與NMOS管MNbl串聯(lián)，連接在電源與地線 之間，具體為電源與PMOS管MPbl的源極相接；電阻R5的一端與PMOS 管MPbl的漏極相接，并且還與PMOS管MPb2的柵極相接，另 一端與NMOS 管MNbl的漏極相接，并且還與PMOS管MPbl的柵極相接，NMOS管MNbl 的源極與地線相接；NMOS管MNbl的柵極與NMOS管MNb2的柵極相接；PMOS管MPb3的源極與電源相接，PMOS管MPb3的柵極與PMOS管 MPb2的柵極相接，PMOS管MPb3的漏極作為所述跨導(dǎo)放大器gml和/或 gm2的電流源產(chǎn)生電if各的^^出端。
9、 根據(jù)權(quán)利要求8所述的電路，其特征在于PMOS管MPb2與PMOS管MPb3的寬度相等，PMOS管MPb2與PMOS管MPb3的長(zhǎng)度也相等；NMOS管MNbl與NMOS管MNb2的寬度相等，NMOS管MNbl與 NMOS管MNb2的長(zhǎng)度也相等。
10、 根據(jù)權(quán)利要求6所述的電路，其特征在于所述跨導(dǎo)放大器gml 與gm2的比^直gml/gm2大于1。
11、 一種升壓電路，包括脈寬調(diào)制比較器和取樣電路，其特征在于 所述升壓電路還包括如權(quán)利要求1或6所述的補(bǔ)償電路，所述補(bǔ)償電路中跨導(dǎo)放大器gml的同相輸入端與所述升壓電路的參考電壓相連，所述補(bǔ)償 電路中跨導(dǎo)放大器gml的反相輸入端與所述取樣電路相連，所述補(bǔ)償電路中 跨導(dǎo)放大器gml的輸出端與所述脈寬調(diào)制比較器的同相輸入端相連。
全文摘要
本發(fā)明提供了一種補(bǔ)償電路，能以較小的芯片面積實(shí)現(xiàn)良好的補(bǔ)償效果。所述補(bǔ)償電路包括跨導(dǎo)放大器gm1、電阻R1和電容C，所述電阻R1和電容C串聯(lián)，電阻R1連接跨導(dǎo)放大器gm1的輸出端，電容C連接跨導(dǎo)放大器gm1的反相輸入端；所述補(bǔ)償電路還包括電阻R2和跨導(dǎo)放大器gm2，所述電阻R2連接在電阻R1與電容C之間，所述跨導(dǎo)放大器gm2的輸出端連接在電阻R1和電阻R2之間，所述跨導(dǎo)放大器gm2的同相輸入端連接在電容C和電阻R2之間，所述跨導(dǎo)放大器gm2的反相輸入端與跨導(dǎo)放大器gm2的輸出端相連。本發(fā)明在需要使用較大電容的情況下，只要使用較小的電容，就能實(shí)現(xiàn)與大電容相同的相位補(bǔ)償效果，即以較小的芯片面積，就能實(shí)現(xiàn)較好的補(bǔ)償效果。
文檔編號(hào)G05F1/46GK101534094SQ20091008186
公開日2009年9月16日 申請(qǐng)日期2009年4月14日 優(yōu)先權(quán)日2009年4月14日
發(fā)明者釗 王 申請(qǐng)人:北京中星微電子有限公司