專利名稱：輸出振蕩信號(hào)的半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置，特別涉及輸出振蕩信號(hào)的半導(dǎo)體裝置。
背景技術(shù)：
在通用微控制器產(chǎn)品中，不僅僅需要控制外裝水晶振子和外裝陶瓷 振子等的傳統(tǒng)的振蕩控制電路，還需要沒有外裝水晶振子或外裝陶瓷振
子的、內(nèi)置在半導(dǎo)體裝置中的振蕩電路(單片振蕩器(on chip oscillator) 電路)。并且，對(duì)這樣的單片振蕩器電路的振蕩頻率、頻率精度和允許 功耗等要求也多種多樣。
例如，在特開2006- 86997號(hào)公報(bào)(專利文獻(xiàn)1)中，公開了如下 的振蕩電路。即，閉環(huán)狀地連接生成以與控制信號(hào)對(duì)應(yīng)的頻率進(jìn)行振蕩 的輸出信號(hào)的振蕩器、生成與振蕩器的輸出信號(hào)頻率對(duì)應(yīng)的電壓的檢測(cè) 信號(hào)的頻率電壓變換器、生成表示檢測(cè)信號(hào)和基準(zhǔn)信號(hào)的差分的差分信 號(hào)的差分檢測(cè)器、和通過將差分信號(hào)積分而生成控制信號(hào)的積分器。
此外，在特開平6 - 303133號(hào)公報(bào)(專利文獻(xiàn)2)中，公開了如下 的振蕩電路。即，在具有自行振蕩單元而輸出振蕩信號(hào)的振蕩電路中， 具備通過控制信號(hào)控制輸出頻率的振蕩器、將振蕩器的輸出或該振蕩器 的輸出被分頻后的信號(hào)作為輸入的第一頻率電壓變換器、將基準(zhǔn)頻率信 號(hào)或該基準(zhǔn)頻率信號(hào)被分頻后的信號(hào)作為輸入的第二頻率電壓變換器、 將第一頻率電壓變換器的輸出以及第二頻率電壓變換器的輸出作為輸 入并且輸出該第一以及第二頻率電壓變換器的輸出之差的減法器，將減 法器的輸出或?qū)p法器的輸出進(jìn)行放大后的信號(hào)輸入到振蕩器，根據(jù)基 準(zhǔn)頻率信號(hào)的頻率控制振蕩器的輸出頻率。
但是，在專利文獻(xiàn)1和專利文獻(xiàn)2記栽的振蕩電路中，以在將振蕩 頻率變換為電壓的周期將電壓電平改變的信號(hào)積分的結(jié)構(gòu)，所以需要積 分器快速地響應(yīng)，積分器的功耗增大。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種可以輸出振落信號(hào)且能夠謀求低功耗的半導(dǎo)體裝置。
對(duì)于本發(fā)明的一實(shí)施例的半導(dǎo)體裝置來(lái)說(shuō)，簡(jiǎn)要地說(shuō)，生成具有由 振蕩信號(hào)的頻率變換后的電壓和前次生成的第二控制電壓之間的電平 的新的第二控制電壓。并且，對(duì)該第二控制電壓進(jìn)行積分，從而生成第
一控制電壓，以與第一控制電壓對(duì)應(yīng)的頻率進(jìn)行振蕩，從而輸出振蕩信 號(hào)。
根據(jù)本發(fā)明的 一 實(shí)施例，可以緩和所積分的第二控制電壓的變化。 因此，可以輸出振蕩信號(hào)ff謀求低功耗化。
本發(fā)明的上迷和其他目的、特征、方面和優(yōu)點(diǎn)通過下面的結(jié)合附圖 理解的與本發(fā)明相關(guān)的說(shuō)明而變得明顯。


圖1是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的方塊圖。
圖2是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的桓定電流生成電路6 的結(jié)構(gòu)的電路圖。
圖3是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的恒定電流放大電路7 的結(jié)構(gòu)的電路圖。
圖4是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的變換控制電路1的結(jié) 構(gòu)的電路圖。
圖5是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的變換控制電路1的動(dòng) 作的時(shí)序圖。 '
圖6是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的頻率/電壓變換電路 2、平均化電路11以及模擬積分電路3的簡(jiǎn)要結(jié)構(gòu)的圖。
圖7是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的頻率/電壓變換電路2 的動(dòng)作的時(shí)序圖。
圖8是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的頻率/電壓變換電路2 和平均化電路11的結(jié)構(gòu)的電路圖。
圖9是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的模擬積分電路3的結(jié) 構(gòu)的電路圖。
圖10是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的偏置電壓生成電路 4的簡(jiǎn)要結(jié)構(gòu)的圖。
圖11是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的偏置電壓生成電路4的結(jié)構(gòu)的電路圖。
圖12是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的電壓控制振蕩電路 5的結(jié)構(gòu)的電路圖。
圖13是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的啟動(dòng)控制電路 (activation control circuit) 8的結(jié)構(gòu)的電路圖。
圖14是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的啟動(dòng)控制電路8的 動(dòng)作的時(shí)序圖。
圖15是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的啟動(dòng)控制電路8的 動(dòng)作的時(shí)序圖。
圖16是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置啟動(dòng)時(shí)的頻率/電壓變換 電路2、平均化電路11和模擬積分電路3的動(dòng)作的圖。
具體實(shí)施例方式
下面，采用附圖來(lái)說(shuō)明本發(fā)明的實(shí)施方式。在圖中相同或相當(dāng)?shù)牟?分給出相同的符號(hào)，并且不重復(fù)其說(shuō)明。
圖1是示出本發(fā)明實(shí)施方.式的半導(dǎo)體裝置的結(jié)構(gòu)的方塊圖。
參考圖l，半導(dǎo)體裝置101具備變換控制電路l;頻率/電壓變換 電路2;模擬積分電路3;偏置電壓生成電路4;電壓控制振蕩電路5; 恒定電流生成電路6;恒定電流放大電路7;啟動(dòng)控制電路8;分頻電路 9;選擇電路10;平均化電路(控制電壓生成電路)11。
恒定電流生成電路6生成電流I的變化dl/dT相對(duì)于溫度T的變化 較小的恒定電流IREF0N,.并輸出到恒定電流放大電路7 。
恒定電流放大電路7放大從恒定電流生成電路6接受的恒定電流 IREF0N，并將放大后的恒定電流IMULTI輸出到頻率/電壓變換電路2。 此外，恒定電流放大電路7的放大率能夠變更。
變換控制電路1基于從電壓控制振蕩電路5接受的振蕩信號(hào)CKF， 生成定時(shí)信號(hào)DISC、 ZCHR、 SAMP和ZSAMP，并輸出到頻率/電壓變 換電路2。此外，變換控制電路1將從電壓控制振蕩電路5接受的振蕩 信號(hào)CKF被二分頻后的振蕩信號(hào)X2輸出到分頻電路9。
頻率/電壓變換電路2基于從變換控制電路1接受的定時(shí)信號(hào)DISC、 ZCHR、 SAMP和ZSAMP,采用從恒定電流放大電路7接受的恒定電流 IMULTI對(duì)下述的電容器進(jìn)行充電。利用該電容器的充電，頻率/電壓變路5輸出的振蕩信號(hào)CKF的頻率變換為變 換電壓VSIG,并輸出到平均化電路ll。
平均化電路11將從頻率/電壓變換電路2接受的變換電壓VSIG和 前次生成的控制電壓WSIG平均化，生成新的控制電壓WSIG,并輸出 到模擬積分電路3。
才莫擬積分電路3對(duì)控制電壓WSIG進(jìn)行積分，從而生成控制電壓 VINTEG，并輸出到偏置電壓生成電路4。
偏置電壓生成電路4基于從模擬積分電路3輸出的控制電壓 VINFEG,生成偏置電壓VBIASP以及偏置電壓VBIASN，并輸出到電 壓控制振蕩電路5。
電壓控制振蕩電路5基于從偏置電壓生戒電路4接受的偏置電壓 VBIASP以及偏置電壓VBIASN進(jìn)行振蕩，由此，將振蕩信號(hào)CKF輸出 到變換控制電路1以及選擇電路.10。
啟動(dòng)控制電路8將用于控制模擬積分電路3的積分動(dòng)作以及電壓控 制振蕩電路5的振蕩動(dòng)作的開始以及停止的控制信號(hào)FIRE，輸出到模擬 積分電路3以及電壓控制振蕩電路5。
分頻電路9包含一級(jí)或多級(jí)的分頻電路，將從變換控制電路1接受 的振蕩信號(hào)X2被進(jìn)一步分頻后的振蕩信號(hào)CKS輸出到選擇電路10。
選擇電路10選摔從電壓控制振蕩電路5接受的振蕩信號(hào)CKF以及 從分頻電路9接受的振蕩信號(hào)CKS的任何一個(gè)，作為振蕩信號(hào)CKX, 輸出到外部。
例如，在要得到32kHz的振蕩信號(hào)CKS的情況下，將分頻電路9 的分頻電路級(jí)數(shù)設(shè)為4。由此，當(dāng)將振蕩信號(hào)CKF設(shè)定為例如lMHz時(shí)， 根據(jù)變換控制電路1的分頻電路DIV1的分頻動(dòng)作和分頻電路9的分頻 動(dòng)作，能夠得到lMHz/32 32kHz的振蕩信號(hào)CKS。
圖2是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的恒定電流生成電路6 的結(jié)構(gòu)的電路圖。
參考圖2，恒定電流生成電路6包含比較器CMP1;濾波器FL1、 FL2;電阻部RU1; NOT門電路Gl; P溝道MOS (Metal Oxide Semiconductor)晶體管M16、 M17、 M18; N溝道MOS晶體管M19、 M20、 M21、 M22、 M23。比4交器CMP1包含P溝道MOS晶體管Ml、 M3; N溝道MOS晶體管M2、 M4。濾波器FLl包含電阻R11和N溝道MOS晶體管(MOS電容器)M14。濾波器FL2包含電阻R12和N溝道 MOS晶體管(MOS電容器)M15。電阻部RU1包含N溝道MOS晶體 管M5 M9和N溝道MOS晶體管M10~M13。
在比較器CMP1中，P溝道MOS晶體管Ml具有連接到被提供電 源電壓VDD的電源節(jié)點(diǎn)VDDP上的源極；與N溝道MOS晶體管M2 的漏極連接的漏極；與P溝道MOS晶體管M3的柵極連接的柵極。P 溝道MOS晶體管M3具有連接到被提供電源電壓VDD的電源節(jié)點(diǎn) VDDP上的源極；相互連接的柵極以及漏極。N溝道MOS晶體管M2 具有與P溝道MOS晶體管Ml的漏極連接的漏極；與節(jié)點(diǎn)NCOM連 接的源極；與節(jié)點(diǎn)VREFTLPF即濾波器FL2中的N溝道MOS晶體管 M15的柵極連接的柵極。N溝道MOS晶體管M4具有與P溝道MOS 晶體管M3的漏極連接的漏極；連接到節(jié)點(diǎn)NCOM上的源極；與節(jié)點(diǎn) VDDT即電阻部RU1中的N溝道MOS晶體管M5的漏極連接的柵極。
來(lái)自外部的許可信號(hào)(enable signal) EN輸出到N溝道MOS晶體 管M22的柵極、P溝道MOS晶體管M16的柵極和NOT門電路Gl上。 N溝道MOS晶體管M22的漏極連接到節(jié)點(diǎn)NCOM,源極連接到N溝道 MOS晶體管M23的漏極。N溝道MOS晶體管M23的柵極連接到被提 供偏置電壓VNBIAS的節(jié)點(diǎn)VNBIAS上。
P溝道MOS晶體管Ml7具有連接到電源節(jié)點(diǎn)VDDP上的源極、連 接到節(jié)點(diǎn)VDDT上的漏極和柵極。P溝道MOS晶體管M18具有連接到 電源節(jié)點(diǎn)VDDP上的源極、連接到節(jié)點(diǎn)IREFON上的漏極和與P溝道 MOS晶體管M17的柵極連接的柵極。
在電阻部RU1中，N溝道MOS晶體管M5 M9的柵極連接到節(jié)點(diǎn) VDDT上。N溝道MOS晶體管M5的源極和N溝道MOS晶體管M6、 M10的漏極在節(jié)點(diǎn)L3連接。N溝道MOS晶體管M6、 M10的源極和N 溝道MOS晶體管M7、 Mil的漏極在節(jié)點(diǎn)L2連接。N溝道MOS晶體 管M7、 Mil的源極和N溝道MOS晶體管M8、 M12的漏極在節(jié)點(diǎn)LI 連接。N溝道MOS晶體管M8、 M12的源極和N溝道MOS晶體管M9、 M13的漏極在節(jié)點(diǎn)L0連接。對(duì)于N溝道MOS晶體管M10 ~ M13來(lái)說(shuō)， 在各自的柵極分別接受基準(zhǔn)電流值調(diào)整信號(hào)TRIMCHR〈3〉 ~ <0〉。
在濾波器FL1中，N溝道MOS晶體管M14具有連接到接地節(jié)點(diǎn) VSS上的漏極以及源極、連接到電阻Rll的第一端上的柵極。電阻Rll上。
在濾波器FL2中，N溝道MOS晶體管M15具有連接到接地節(jié)點(diǎn) VSS上的漏極以及源極、連接到電阻R12的第一端上的柵極。電阻R12 的第二端連接到被提供基準(zhǔn)電壓VREFT的節(jié)點(diǎn)VREFT上。
N溝道MOS晶體管M19的漏極以及柵極連接到節(jié)點(diǎn)IREF0N上， 源極連接到N溝道MOS晶體管M21的漏極上。N溝道MOS晶體管M19 和下述的恒定電流生成電路6中的N溝道MOS晶體管M163 M169 — 起構(gòu)成電？克4免電路(current mirror circuit)。
NOT門電路Gl將從外部接受的許可信號(hào)EN的邏輯電平反轉(zhuǎn)，并 輸出到N溝道MOS晶體管M20的柵極。N溝道MOS晶體管M20的漏 極連接到節(jié)點(diǎn)IREFON上。
N溝道MOS晶體管M16的漏極在節(jié)點(diǎn)ZDRV連接到P溝道MOS 晶體管M17、 M18的柵極、N溝道MOS晶體管Ml的漏極以及P溝道 MOS晶體管M2的漏極上。
P溝道MOS晶體管M16~M18的源極和N溝道MOS晶體管M21 的柵極連接到電源節(jié)點(diǎn)VDDP上。N溝道MOS晶體管M14、 M15的漏 極以及源極和N溝道MOS晶體管M19、 M13、 M23、 M20、 M21的極連接到接地節(jié)點(diǎn)vss上。
恒定電流生成電路6在許可信號(hào)EN變成邏輯高電平時(shí)，開始生成 恒定電流。
濾波器FL1去除施加到節(jié)點(diǎn)VDDT上的電壓VDDT的噪音成分。 濾波器FL2去除從外部接受的溫度系數(shù)較小的基準(zhǔn)電壓VREFT (dVREFT/dT 0[V/K])的噪音成分。
比較器CMP1以低阻抗將通過濾波器FL2的與基準(zhǔn)電壓VREFT同 電位的電壓VDDT ( dVDDT/dT 0[V/K])輸出到節(jié)點(diǎn)VDDT。
N溝道MOS晶體管M5 ~ M9分別進(jìn)行二極管連接。在電阻部RU1 中，輸出與通過串聯(lián)連接的N溝道MOS晶體管M5 ~ M9而流動(dòng)的恒定 電流I對(duì)應(yīng)的電流即恒定電流IREFON。
N溝道MOS晶體管M10 ~ M13與N溝道MOS晶體管M6 ~ M9對(duì) 應(yīng)地配置。N溝道MOS晶體管M10 M13基于分別從外部接受的基準(zhǔn) 電流值調(diào)整信號(hào)TRIMCHR<3> ~ <0〉，切換是否將對(duì)應(yīng)的N溝道 MOS晶體管的漏極和源極之間短路。在節(jié)點(diǎn)VDDT即電阻部RU1的高電壓側(cè)施加電壓VDDT,從節(jié)點(diǎn) VDDT向接地節(jié)點(diǎn)VSS流動(dòng)恒定電流I。電阻部RUl的電阻值為Rch 時(shí)，根據(jù)歐姆定律，恒定電流I是VDDT/Rch=VREFT/Rch。
在此，進(jìn)行二極管連接的MOS晶體管的漏極-源極間電阻(MOS 溝道電阻)Rmos在電壓VDDT大的區(qū)域具有正溫度系數(shù)，即dRmos/dT 〉0[Q/K]。此外，在電壓VDDT小的亞閾值(sub-threshold)區(qū)域具有 負(fù)溫度系數(shù)，即，dRmos/dT<0[Q/K]。此外，當(dāng)電壓VDDT具有MOS 晶體管的閾值電壓附近的某一個(gè)電壓值時(shí)，MOS溝道電阻Rmos的溫度 系數(shù)為零，即dRmos/dT = 0[Q/K]。
因此，調(diào)整電壓VDDT即基準(zhǔn)電壓VREFT的值，由此，可以得到 溫度依賴性小的恒定電流I、即dI/dT=d(VREFT/Rch)/dT 0[nA/K]。
此外，MOS溝道電阻Rmos的溫度系數(shù)為0的MOS溝道電阻的動(dòng) 作點(diǎn)是MOS晶體管的閾值電壓附近。因此，可以由小面積的MOS溝道 電阻得到溫度依賴性小的恒定電流I。此外，可以使溫度依賴性小的恒 定電流I的絕對(duì)值變小。
但是，由于電壓VDDT為MOS晶體管的閾值附近時(shí)得到的恒定電 流I的絕對(duì)值小，所以，根據(jù)各條件具有幾倍的寬度，所以原封不動(dòng)地 進(jìn)行處理是困難的。
因此，在本發(fā)明實(shí)施方式的半導(dǎo)體裝置的恒定電流生成電路6中， 改變基準(zhǔn)電流值調(diào)整信號(hào)TRIMCHR<0> ~ <3〉，由此，增減電阻部 RUl的MOS晶體管的合成溝道長(zhǎng)度、即合成電阻值Rch。由此，可以 得到具有幾十nA (毫微安培)~幾百nA范圍的絕對(duì)值的恒定電流 IREF0N。即，僅通過簡(jiǎn)單地采用幾位的數(shù)字微調(diào)整信息(digital trimming information)即基準(zhǔn)電流值調(diào)整信號(hào)TRIMCHR<0〉 ~ <3>,就可以 由小面積電路得到最優(yōu)的恒定電流IREFON。
但是，除了恒定電流生成電路6這樣的結(jié)構(gòu)以外，作為生成恒定電 流的結(jié)構(gòu)，還考慮下面的電路。即，在帶隙基準(zhǔn)電壓電路中，生成具有 與恒定電流生成用電阻的溫度依賴性對(duì)應(yīng)的溫度系數(shù)的電壓。并且，將 帶隙基準(zhǔn)電壓電路的輸出電壓施加到恒定電流生成用電阻上，從而生成 恒定電流。
在此，在半導(dǎo)體集成電路內(nèi)存在的電阻的溫度依賴性由電阻材料的 物理性質(zhì)給出。因此，在恒定電流生成用電阻的兩端上施加的電壓需要與恒定電流生成用電阻的溫度依賴性相對(duì)應(yīng)，所以，不能自由地改變?cè)?電壓值。即，在恒定電流生成用電阻的兩端上施加的電壓受到用于使恒 定電流的溫度依賴性變小的條件限制，所以，不能改變?cè)撾妷褐刀鰷p 恒定電流的絕對(duì)值。
因此，為了改變恒定電流的絕對(duì)值，必須增減恒定電流生成用電阻
的電阻值。例如，在將恒定電流的絕對(duì)值增加至IO倍的情況下，必須 準(zhǔn)備具有1/10倍的電阻值的電阻器(resistor)，相反地，在將恒定電流 的絕對(duì)值減小至1/10的情況下，必須準(zhǔn)備具有IO倍電阻值的電阻器。
在準(zhǔn)備具有1/10電阻值的電阻器的情況下，需要將電阻器的長(zhǎng)度固 定、并將寬度擴(kuò)大為10倍。此外，在準(zhǔn)備具有IO倍電阻值的電阻器情 況下，需要將電阻的寬度固定、并使長(zhǎng)度變成10倍。這樣，在任何一 種情況下，都存在電阻器的占用面積增大的問題。
況且，為了得到平均單位長(zhǎng)度或單位寬度的電阻值分別不同的各個(gè) 電阻器而在制造步驟中增加新的制造工藝時(shí)，存在導(dǎo)致制造成本上升的 問題。
此外，為了減小半導(dǎo)體集成電路的功耗，上述帶隙基準(zhǔn)電壓電路中 的電阻使用電阻值大的電阻。這樣，由于帶隙基準(zhǔn)電壓電路的相位余量 (phase allowance )降低，所以帶隙基準(zhǔn)電壓.電路的輸出的穩(wěn)定性降低。 為了確保該輸出的穩(wěn)定性，在帶隙基準(zhǔn)電壓電路中必須追加強(qiáng)度的相位 補(bǔ)償電路，使相位補(bǔ)償電路中包含的電容的值變大，所以，存在電路占 用面積增大的問題。
但是，在本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的恒定電流生成電路6中， 是調(diào)整電阻部RU1的MOS晶體管的合成溝道長(zhǎng)度、從而調(diào)整恒定電流 IREF0N的電流值的結(jié)構(gòu)，所以，與采用如上所述的恒定電流生成用電 阻和帶隙基準(zhǔn)電壓電路的結(jié)構(gòu)相比，可以使電路占用面積變小。
進(jìn)一步地，在恒定電流生成電路6中，由于可以容易地得到幾十nA 的微小恒定電流，所以，將該恒定電流用于頻率/電壓變換，從而可以容 易地生成幾百kHz的低速的振蕩信號(hào)。
圖3是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的恒定電流放大電路7 的結(jié)構(gòu)的電路圖。
參考圖3,恒定電流放大電路7包含N溝道MOS晶體管M163~ M176、 P溝道MOS晶體管M161、 M162、 M178和P溝道MOS晶體管(MOS電容器)M177。
N溝道MOS晶體管M163 ~M169具有連接到節(jié)點(diǎn)IREFON上的 柵極；連接到節(jié)點(diǎn)IPCONST上的漏極；分別通過節(jié)點(diǎn)WSS〈0〉 ~ WSS <6>而與N溝道MOS晶體管M170~M176的漏極分別連接的源極。
N溝道MOS晶體管M170 ~ M176具有分別接受電流倍增微調(diào)信 號(hào)MUL〈0〉 MUL〈6〉的柵極；連接到接地節(jié)點(diǎn)VSS上的源極。
P溝道MOS晶體管M162的柵極連接到接地節(jié)點(diǎn)VSS上，漏極連 接到節(jié)點(diǎn)IPCONST上，源極連接到P溝道MOS晶體管M161的漏極上。 P溝道MOS晶體管M161、 M177、 M178的柵極連接到節(jié)點(diǎn)IPCONST 上。P溝道MOS晶體管M161、M178的源極和P溝道MOS晶體管M177 的漏極、源極連接到電源VDDP上。P溝道MOS晶體管M178的漏極 連接到節(jié)點(diǎn)NDD上。
N溝道MOS晶體管M163 M169和恒定電流生成電路6中的N溝 道MOS晶體管M19 —起，通過節(jié)點(diǎn)IREFON構(gòu)成電流鏡電路。
N溝道MOS晶體管M170 ~ M176分別連接在接地節(jié)點(diǎn)VSS和N溝 道MOS晶體管M163 M169之間。N溝道MOS晶體管M170~M176 基于從外部接受的電流倍增微調(diào)信號(hào)MUL<0〉 ~MUL<6> ,通過切 換對(duì)應(yīng)的N溝道MOS晶體管和接地節(jié)點(diǎn)VSS的連接以及非連接，從而 改變電流鏡電路的磁鏡比(mirror ratio )。由此，改變恒定電流IMULTI 的電流^直。
對(duì)于P溝道MOS晶體管M162來(lái)說(shuō)，在半導(dǎo)體裝置101的通電期 間即將電源電壓VDD以及接地電壓VSS提供到半導(dǎo)體裝置101的期間， 始終是導(dǎo)通狀態(tài)。因此，P溝道MOS晶體管M161的柵極和漏極在半導(dǎo) 體裝置101的通電期間始終是相同電位。因此，P溝道MOS晶體管M161 和P溝道MOS晶體管M178構(gòu)成電流鏡電路。由此，通過P溝道MOS 晶體管M178,向節(jié)點(diǎn)NDD輸出恒定電流IMULTI 。
此外，在連接P溝道MOS晶體管M161的柵極和P溝道MOS晶體 管M178的柵極的節(jié)點(diǎn)IPCONST上，提供與恒定電流IMULTI對(duì)應(yīng)的電 壓IPCONST。
根據(jù)這樣的結(jié)構(gòu)，將頻率/電壓變換電路2在充電中所使用的恒定電 流的電流值放大為從恒定電流生成電路6輸出的恒定電流IREFON的整 數(shù)倍或分?jǐn)?shù)倍，所以，可以將頻率/電壓變換電路2在充電中所使用的恒定電流的電流值設(shè)定在寬的范圍內(nèi)。因此，在本發(fā)明的實(shí)施方式的半導(dǎo)
體裝置中，能夠例如在高速側(cè)在最大為幾十MHz的寬范圍內(nèi)設(shè)定振蕩 信號(hào)CKX的頻率。
固此，利用恒定電流生成電路6和恒定電流放大電路7，僅改變基 準(zhǔn)電流值調(diào)整信號(hào)TRIMCHR和電流倍增微調(diào)信號(hào)MUL,就可以設(shè)定從 幾百kHz到幾十MHz的寬范圍的各種頻率作為振蕩信號(hào)的頻率。即， 不在半導(dǎo)體芯片上配置多個(gè)單片振蕩器電路，就可以選擇各種振蕩頻
率，所以可以防止半導(dǎo)體芯片的面積增大和半導(dǎo)體裝置的成本增加。
圖4是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的變換控制電路1的結(jié) 構(gòu)的電路圖。圖5是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的變換控制電 路l的動(dòng)作的時(shí)序圖。
參考圖4，變換控制電路l包含延遲電路DL1、 DL2、 DL3;分頻 電路DIV1; NOT門電路Gll、 G13、 G14、 G6、 G20; 二輸入AND門 電路G15、 G17;三輸入AND門電路G18、 G19。參考圖5,對(duì)于變換控制電路1來(lái)說(shuō)，按照從電壓控制振蕩電路5 輸出的振蕩信號(hào)CKF的每?jī)蓚€(gè)周期，生成用于在頻率/電壓變換電路2 中進(jìn)行一次頻率/電壓變換的定時(shí)信號(hào)ZCHR、 SAMP、 ZSAMP和DISC。
更詳細(xì)地，NOT門電路G14將從電壓控制振蕩電路5接受的振蕩 信號(hào)CKF的邏輯電平反轉(zhuǎn)、并作為振蕩信號(hào)ZCK進(jìn)行輸出。NOT門電 路G16將從NOT門電路G14接受的振蕩信號(hào)ZCK的邏輯電平反轉(zhuǎn)、并 作為振蕩信號(hào)ZZCK進(jìn)行輸出。
延遲電路DL1使從NOT門電路G16接受的振蕩信號(hào)ZZCK延遲， 并作為振蕩信號(hào)CKD輸出到NOT門電路Gll。并且，延遲電路DL1 的延遲量比延遲電路DL2、 DL3的延遲量小。NOT門電路GU將從延 遲電路DL1接受的振蕩信號(hào)CKD的邏輯電平反轉(zhuǎn)、并輸出到分頻電路 DIV1。
分頻電路DIV1將從NOT門電路Gll接受的振蕩信號(hào)進(jìn)行二分頻， 并作為分頻信號(hào)X2輸出到分頻電路9。
NOT門電路G13將使從分頻電路DIV1接受的分頻信號(hào)X2的邏輯 電平反轉(zhuǎn)后的信號(hào)作為定時(shí)信號(hào)ZCHR,輸出到頻率/電壓變換電路2。
二輸入AND門電路G15將從NOT門電路G13接受的定時(shí)信號(hào) ZCHR和從NOT門電路G14接受的振蕩信號(hào)ZCK的邏輯積輸出到延遲電路DL2。
延遲電路DL2使從二輸入AND門電路G15接受的信號(hào)延遲，并作 為信號(hào)SM輸出到三輸入AND門電路G18。
三輸入AND門電路G18將從NOT門電路G13接受的定時(shí)信號(hào) ZCHR、從延遲電路DL2接受的信號(hào)SM和從NOT門電路G14接受的 振蕩信號(hào)ZCK的邏輯積作為定時(shí)信號(hào)SAMP輸出到頻率/電壓變換電路 2。
NOT門電路G20將使從三輸入AND門電路G18接受的定時(shí)信號(hào) SAMP的邏輯電平反轉(zhuǎn)后的信號(hào)作為定時(shí)信號(hào)ZSAMP,輸出到頻率/電 壓變換電路2。
二輸入AND門電路G17將從NOT門電路G13接受的定時(shí)信號(hào) ZCHR和從NOT門電路G16接受的振蕩信號(hào)ZZCK的邏輯積輸出到延 遲電路DL3。
延遲電路DL3使從二輸入AND門電路G17接受的信號(hào)延遲，并作 為信號(hào)DS輸出到三輸入AND門電路G19。
三輸入AND門電路G19將從NOT門電路G13接受的定時(shí)信號(hào) ZCHR、從延遲電路DL3接受的信號(hào)DS和從NOT門電路G16接受的振 蕩信號(hào)ZZCK的邏輯積作為定時(shí)信號(hào)DISC輸出到頻率/電壓變換電路2。
根據(jù)上述的結(jié)構(gòu)，對(duì)于變換控制電路1來(lái)說(shuō)，在將振蕩信號(hào)CKF 進(jìn)行二分頻后的分頻信號(hào)X2的一個(gè)的半周期(在此是邏輯高電平的期 間)，生成用于進(jìn)行頻率/電壓變換的定時(shí)信號(hào)ZCHR。此外，在分頻信 號(hào)X2的另一個(gè)的半周期(在此是邏輯低電平的期間)，生成用于將進(jìn) 行頻率/電壓變換后的電壓VSIG傳送到平均化電路11的、即將控制電 壓WSIG傳送到模擬積分電路3的定時(shí)信號(hào)SAMP、 ZSAMP。此外，在 向模擬積分電路3傳送后，生成用于將頻率/電壓變換初始化的定時(shí)信號(hào) DISC。并且，分頻信號(hào)X2的半周期與振蕩信號(hào)CKF的周期tcyc—致。
在此，由于振蕩信號(hào)CKF的邏輯高電平和邏輯低電平的時(shí)間并不一 定恒定，所以，在振蕩信號(hào)CKF的半周期，進(jìn)行頻率/電壓變換時(shí)，振 蕩信號(hào)CKF的頻率精度變低。但是，在本發(fā)明實(shí)施方式的半導(dǎo)體裝置的 變換控制電路l中，在確保占玄比是l的分頻信號(hào)X2的一個(gè)的半周期， 生成用于進(jìn)行頻率/電壓變換的定時(shí)信號(hào)ZCHR。通過這樣的結(jié)構(gòu)，可以 提高振蕩信號(hào)CKF的頻率精度。并且，變換控制電路l可以是生成成為振蕩信號(hào)CKF的多個(gè)廚浙邏輯低電平的定時(shí)信號(hào)ZCHR、即在振蕩信號(hào) CKF的多個(gè)周期用于進(jìn)行頻率/電壓變換的定時(shí)信號(hào)ZCHR。
此外，在變換控制電路l中，利用延遲電路以及邏輯電路，在定時(shí) 信號(hào)ZCHR的邏輯電平轉(zhuǎn)移的時(shí)刻前后、以及定時(shí)信號(hào)SAMP、 DISC 轉(zhuǎn)移到邏輯高電平轉(zhuǎn)移的時(shí)刻前后，能夠插入釋放(hold-off)時(shí)間。通 過這樣的結(jié)構(gòu)，使頻率/電壓變換電路2正確地動(dòng)作。
圖6是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的頻率/電壓變換電路 2、平均化電路11和模擬積分電路3的簡(jiǎn)要結(jié)構(gòu)的圖。圖7是示出本發(fā) 明實(shí)施方式的半導(dǎo)體裝置中的頻率/電壓變換電路2的動(dòng)作的時(shí)序圖。
參考圖6,頻率/電壓變換電路2包含開關(guān)SW1、SW2和電容器C21。 平均化電路ll包含開關(guān)SW3和電容器C22。模擬積分電路3包含差動(dòng) 放大器A1、積分電容器CINTEG、開關(guān)SW4、輸入電阻RIN和電容器 C23。 ''.
在頻率/電壓變換電路2中，開關(guān)SW1具有連接到被提供恒定電 流IMULTI的節(jié)點(diǎn)NDD上的第 一端；連接到節(jié)點(diǎn)VSIG上的第二端。開 關(guān)SW2具有連接到節(jié)點(diǎn)VSIG上的第一端；連接到接地節(jié)點(diǎn)VSS上 的第二端。電容器C21具有連接到節(jié)點(diǎn)VSIG上的第一端；連接到接 地節(jié)點(diǎn)VSS上的第二端。
在模擬積分電路3中，開關(guān)SW3具有連接到節(jié)點(diǎn)VSIG上的第一端 和連接到節(jié)點(diǎn)WSIG上的第二端。電容器C22具有連接到節(jié)點(diǎn)WSIG上 的第一端和連接到接地節(jié)點(diǎn)VSS上的第二端。
電容器C22的電容值例如與電容器C21的相同。開關(guān)SW3切換電 容器C21和電容器C22的連接和非連接。
在模擬積分電路3中，輸入電阻RIN具有連接到節(jié)點(diǎn)WSIG上的第 一端和第二端。積分電容器CINTEG具有連接到電阻RIN的第二端上的 第一端和第二端。差動(dòng)放大器Al具有接受能夠改變的基準(zhǔn)電壓 VREFCLPF的非反轉(zhuǎn)輸入端子；連接到輸入電阻RIN的第二端上的反轉(zhuǎn) 輸入端子；連接到積分電容器CINTEG的第二端上的輸出端子。電容器 C23具有連接到差動(dòng)放大器Al的輸出端子上的第一端；連接到接地 節(jié)點(diǎn)VSS上的第二端。開關(guān)SW4具有連接到積分電容器CINTEG的 第一端上的第一端；連接到積分電容器CINTEG的第二端上的第二端。
頻率/電壓變換電路2將從電壓控制振蕩電路5輸出的振蕩信號(hào)CKF的頻率變換為電壓，并作為變換電壓VSIG輸出到節(jié)點(diǎn)VSIG。
更詳細(xì)地，參考圖6和圖7，在頻率/電壓變換電路2中，開關(guān)SW2 在來(lái)自變換控制電路l的定時(shí)信號(hào)DISC是邏輯高電平期間導(dǎo)通，由此， 使電容器C21中積累的電荷放電。
并且，開關(guān)SW1在來(lái)自變換控制電路1的定時(shí)信號(hào)ZCHR為邏輯 低電平的期間TCHARGE即振蕩信號(hào)CKF的周期tcyc的時(shí)間寬度導(dǎo)通， 由此，采用從恒定電流放大電路7通過節(jié)點(diǎn)NDD接受的恒定電流 IMULTI對(duì)電容器C21充電。由此，完成一次頻率/電壓變換。
在此，當(dāng)恒定電流IMULTI的電流值為IMULTI、電容器C21的電 容值為C時(shí)，電容器C21的充電電壓V是IMULTIxtcyc/C。此外，振蕩 信號(hào)CKF的頻率為f時(shí)，f=l/tcyc,所以，電容器C21的充電電壓V是 IMULTI/(Cxf)。
在此，由于恒定電流IREF0N的電流值以及電容器C21的電容值是 在制造半導(dǎo)體裝置101時(shí)確定的值，充電電壓V與周期tcyc成比例，所 以，可以根據(jù)充電電壓V得到振蕩信號(hào)CKF的頻率f。
接下來(lái)，平均化電路J1中的開關(guān)SW3在來(lái)自變換控制電路1的定 時(shí)信號(hào)SAMP為邏輯高電平期間導(dǎo)通，由此，將利用頻率/電壓變換電 路2本次得到的變換電壓VSIG即與電容器C21中積累的電荷對(duì)應(yīng)的電 壓、和與從前次平均化電路11輸出到模擬積分電路3的控制電壓WSIG 即與電容器C 2 2中積累的電荷對(duì)應(yīng)的電壓平均化。
并且，開關(guān)SW3在來(lái)自變換控制電路1的定時(shí)信號(hào)SAMP為邏輯 低電平時(shí)關(guān)斷，由此，將節(jié)點(diǎn)VSIG和節(jié)點(diǎn)WSIG電隔離。
并且，來(lái)自變換控制電路l的定時(shí)信號(hào)DISC為邏輯高電平，從而 如上所述地節(jié)點(diǎn)VSIG上積累的電荷被放電，開關(guān)SW3為關(guān)斷，所以， 在電容器C22中積累的電荷不被放電。因此，維持輸出到模擬積分電路 3的控制電壓WSIG的電壓值。
接下來(lái)，模擬積分電路3將從平均化電路11接受的控制電壓WSIG 積分，從而生成控制電壓VINTEG,輸出到偏置電壓生成電路4。
更詳細(xì)地，差動(dòng)放大器A1具有:接受基準(zhǔn)電壓VREFCLPF的非反 轉(zhuǎn)輸入端子；通過輸入電阻RIN接受控制電壓WSIG的反轉(zhuǎn)輸入端子。 積分電容器CINTEG連接到差動(dòng)放大器Al的反轉(zhuǎn)輸入端子和輸出端子 之間。因此，使作為差動(dòng)放大器A1的輸出電壓的控制電壓VINTEG的時(shí) 間函數(shù)為VINTEG (t),使輸入電阻RIN的電阻值為Rin,使積分電容 器CINTEG的電容值為Cinteg,使基準(zhǔn)電壓VREFCLPF的電壓值為 VREFC，使控制電壓WSIG的時(shí)間函數(shù)為WSIG (t)時(shí)，下式成立。
(式n
窗TEG(t) VINTEG(O) - "/(Rin x Cinteg) x J[WSIG(r) x VREFCdr
o
即，在控制電壓WSIG上升時(shí)，被積分函數(shù)[WSIG(T)xVREFC]為正， 所以，VINTEG減小，在控制電壓WSIG下降時(shí)，被積分函數(shù) [WSIG(T)xVREFC]為負(fù)，所以，VINTEG增加。
在此，被積分函數(shù)[WSIG(T)xVREFC]的最大值至多是供電到電路的 電源電壓值，在近年的LSI中是幾伏特。在本發(fā)明實(shí)施方式的半導(dǎo)體裝 置中，調(diào)整輸入電阻RIN的電阻值Rin以及積分電容器CINTEG的電容 值Cinteg，由此，可以將控制電壓WSIG的積分的時(shí)間常數(shù)設(shè)定為長(zhǎng)時(shí) 間。由此，能夠使(VINTEG (t) - VINTEG ( 0))即控制電壓VINTEG 的變化緩和。
在本發(fā)明實(shí)施方式的半導(dǎo)體裝置中，在頻率/電壓變換電路2的后級(jí) 配置開關(guān)SW3，在開關(guān)SW3的后級(jí)配置電容器C22。并且，對(duì)開關(guān)SW3 進(jìn)行適當(dāng)接通、斷開，由此，將由頻率/電壓變換電路2的每次的頻率/ 電壓變換動(dòng)作導(dǎo)致的節(jié)點(diǎn)WSIG的達(dá)到電位"始終"保持在電容器C22 上。并且，在電容器C22的后級(jí)直接連接模擬積分電路3。通過這樣的 結(jié)構(gòu)，可以抑制輸出到模擬積分電路3的控制電壓WSIG的急劇變化。
并且，在本發(fā)明實(shí)施方式的半導(dǎo)體裝置中，平均化電路11作成將 變換電壓VSIG和前次生成的控制電壓WSIG平均化的結(jié)構(gòu)，但是不限 于此，也可以作成生成具有變換電壓VSIG和前次生成的控制電壓WSIG 之間的電平的新的控制電壓WSIG、.并輸出到模擬積分電路3的結(jié)構(gòu)。
此外，在模擬積分電路3中，以由輸入電阻RIN以及積分電容器 CINTEG確定的時(shí)間常數(shù)成為振蕩信號(hào)CKF的周期的數(shù)十倍至數(shù)百倍的 方式，設(shè)定各常數(shù)。
通過這樣的結(jié)構(gòu)，在振蕩信號(hào)CKF的周期的數(shù)十倍至數(shù)百倍這樣的 長(zhǎng)時(shí)間，對(duì)頻率/電壓變換結(jié)果進(jìn)行求積平均化。由此，可以將控制電壓VINTEG作為針對(duì)時(shí)間軸的變化非常緩和的模擬電壓。并且，基于該模 擬電壓生成振蕩信號(hào)CKF，由此，作為振蕩器，能夠進(jìn)行必要充分的動(dòng) 作。
因此，在模擬積分電路3中不需要要求高速的響應(yīng)，所以可以控制 模擬積分電路3的功耗。即，僅追加只包含電容器以及開關(guān)的簡(jiǎn)單結(jié)構(gòu) 的平均化電路U，就能謀求半導(dǎo)體裝置的低功耗化。
除此以外，在本發(fā)明實(shí)施方式的半導(dǎo)體裝置中，在長(zhǎng)時(shí)間內(nèi)對(duì)頻率 /電壓變換電路2的每次的頻率/電壓變換動(dòng)作導(dǎo)致的節(jié)點(diǎn)WSIG的達(dá)到 電位求積，并將求積結(jié)果平均化。通過這樣的結(jié)構(gòu)，也可以將來(lái)自半導(dǎo) 體裝置內(nèi)外的離散尖峰噪音平均化，所以可以獲得針對(duì)離散的噪音的耐 受性，并且可以實(shí)現(xiàn)高精度的振蕩動(dòng)作。
此外，在本發(fā)明實(shí)施方式的半導(dǎo)體裝置中，調(diào)整基準(zhǔn)電壓 VREFCLPF而改變控制電壓VINTEG，從而可以調(diào)整電壓控制振蕩電路 5的模擬偏置。由此，可以對(duì)振蕩信號(hào)CKF的頻率進(jìn)行微調(diào)整，所以， 可以提高振蕩信號(hào)CKF的頻率精度。
圖8是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置的頻率/電壓變換電路2 和平均化電路11的結(jié)構(gòu)的電路圖。
參考圖8,頻率/電壓變換電路2包含N溝道MOS晶體管M82; P 溝道MOS晶體管M81; N溝道MOS晶體管(MOS電容器)M84; P 溝道MOS晶體管(MOS電容器)M83;電容器Cl、 C2。平均化電路 11包含N溝道MOS晶體管M85; P溝道MOS晶體管M86; N溝道 MOS晶體管(MOS電容器)M87; P溝道MOS晶體管(MOS電容器) M88;電容器C3、 C4。
P溝道MOS晶體管M81與在圖6中示出的開關(guān)SW1對(duì)應(yīng)。N溝道 MOS晶體管M82與在圖6中示出的開關(guān)SW2對(duì)應(yīng)。N溝道MOS晶體 管M85以及P溝道MOS晶體管M86，與在圖6中示出的開關(guān)SW3對(duì) 應(yīng)。電容器C1、 C2與在圖6中示出的電容器C21對(duì)應(yīng)。電容器C3、 C4與在圖6中示出的電容器C22對(duì)應(yīng)。
P溝道MOS晶體管M81的柵極連接到節(jié)點(diǎn)ZCHR上，源極連接到 節(jié)點(diǎn)NDD上。
P溝道MOS晶體管M81的漏極、N溝道MOS晶體管M82的漏極、 P溝道MOS晶體管M83的漏極以及源極、N溝道MOS晶體管M84的漏極以及源極、電容器C1的第一端、N溝道MOS晶體管M85的漏極、 P溝道MOS晶體管M86的源極連接到節(jié)點(diǎn)VSIG上。
N溝道MOS晶體管M85的源極、P溝道MOS晶體管M86的漏極、 電容器C3的第一端、P溝道MOS晶體管M87的漏極以及源極、N溝道 MOS晶體管M88的漏極以及源極連接到節(jié)點(diǎn)WSIG上。
P溝道MOS晶體管M83的柵極、N溝道MOS晶體管M85的柵極、 P溝道MOS晶體管M87的柵極連接到節(jié)點(diǎn)SAMP上。N溝道MOS晶 體管M84、 M88的柵極連接到節(jié)點(diǎn)ZSAMP上。
N溝道MOS晶體管M82的源極、電容器C1、 C3的第二端、電容 器C2、 C4的第一端以及第二端連接到接地節(jié)點(diǎn)VSS上。
圖9是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的模擬積分電路3的結(jié) 構(gòu)的電路圖。
參考圖9,模擬積分電路3包含電阻R1 R3; N溝道MOS晶體 管M92、 M95、 MIOO、 M102~M105、 M108~M111; P溝道MOS晶體 管M93、 M94、 M96~M99、 MlOl、 M106、 M107; N溝道MOS晶體 管(MOS電容器)M112;電容器Cll、 C12; NOT門電路G31、 G32; AND門電路G33。
電阻Rl ~R3與在圖6中示出的輸入電阻RIN對(duì)應(yīng)。電容器Cll與 在圖6中示出的積分電容器CINTEG對(duì)應(yīng)。電容器C12與在圖6中示出 的電容器C23對(duì)應(yīng)。N溝道MOS晶體管M100、 M102 ~ M104和P溝道 MOS晶體管M99、 MlOl，與在圖6中示出的差動(dòng)放大器Al對(duì)應(yīng)。
在電阻R1的第一端上連接節(jié)點(diǎn)WSIG,在第二端上連接電阻R2的 第一端。在電阻R2的第二端上連接電阻R3的第一端。
電阻R3的第二端、電容器Cll的第一端、P溝道MOS晶體管M91 的源極、N溝道MOS晶體管M92的漏極、N溝道MOS晶體管M100 的柵極連接到節(jié)點(diǎn)VHOLD上。
P溝道MOS晶體管M94的柵極、AND門電路G33的第一輸入端子、 N溝道MOS晶體管M105、 Mill的柵極連接到NOT門電路G31的輸 出端子上。
在P溝道MOS晶體管M93的柵極上連接節(jié)點(diǎn)IPCONST，在漏極上 連接P溝道MOS晶體管M94的源極。P溝道MOS晶體管M94的漏極、 N溝道MOS晶體管M95的漏極以及柵極、N溝道MOS晶體管M103、M110的柵極連接到節(jié)點(diǎn)VNG上。
P溝道MOS晶體管M97的源極、N溝道MOS晶體管M98的漏極 以及柵極、N溝道MOS晶體管M105的漏極、N溝道MOS晶體管M108 的柵極連接到節(jié)點(diǎn)NL上。
P溝道MOS晶體管M97的柵極、P溝道MOS晶體管M96的漏極、 P溝道MOS晶體管M99的柵極以及漏極、N溝道MOS晶體管M100的 漏極連接到節(jié)點(diǎn)PL上。
P溝道MOS晶體管M107的柵極、P溝道MOS晶體管M106的漏 極、P溝道MOS晶體管M101的柵極以及漏極、N溝道MOS晶體管 M102的漏極連接到節(jié)點(diǎn)PR上。
N溝道MOS晶體管M100、M102的源極、N溝道MOS晶體管M103、 Ml04的漏極連接到節(jié)點(diǎn)NCOM上。N溝道MOS晶體管M102的柵極、 電阻R4的第一端、N溝道MOS晶體管M112的柵極連接到節(jié)點(diǎn) VREF(XPF上。
N溝道MOS晶體管M104的柵極、N溝道MOS晶體管M109的柵 極、AND門電路G33的輸出端子連接到節(jié)點(diǎn)VFAON上。
AND門電路G33的第二輸入端子連接到節(jié)點(diǎn)FIRE上。NOT門電 路G31的輸入端子和P溝道MOS晶體管M96、 M106的柵極連接到節(jié) 點(diǎn)READY上。電阻R4的第 一端連接到節(jié)點(diǎn)VREFC上。
電容器C11的第二端、電容器C12的第一端、P溝道MOS晶體管 M91的漏極、N溝道MOS晶體管M92的源極、P溝道MOS晶體管M107 的漏極、N溝道MOS晶體管M108、 M109、 Mill的漏極連接到節(jié)點(diǎn) VINTEG上。
P溝道MOS晶體管M93、 M96、 M99、 MlOl、 M106、 M107的源 極連接到電源節(jié)點(diǎn)VDD上。N溝道MOS晶體管M95、 M98、 M105、 M108、 MUO、 MU1的源極、N溝道MOS晶體管M112的漏極以及源 極連接到接地節(jié)點(diǎn)VSS上。
當(dāng)控制信號(hào)READY以及控制信號(hào)FIRE為邏輯高電平時(shí)，模擬積 分電路3開始積分動(dòng)作。
濾波器FL3去除從外部接受的基準(zhǔn)電壓VREFC的噪音成分，并作 為基準(zhǔn)電壓VREFCLPF輸出到N溝道MOS晶體管M102的柵極。
此外，在P溝道MOS晶體管M93的柵極上，提供恒定電流放大電路7的節(jié)點(diǎn)IPCONST上的電壓。因此，差動(dòng)放大器Al的尾電流(tail current)即從節(jié)點(diǎn)NCOM通過N溝道MOS晶體管M103或M104流入 接地節(jié)點(diǎn)VSS的電流與恒定電流放大電路7生成的恒定電流IMULTI 成比例。
通過這樣的結(jié)構(gòu)，在應(yīng)該生成較高的頻率的振蕩信號(hào)CKF的情況 下，可以將差動(dòng)放大器Al的尾電流設(shè)定為例如幾十的較大的值， 并且在應(yīng)該生成較低的頻率的振蕩信號(hào)CKF的情況下，可以將差動(dòng)放大 器Al的尾電流設(shè)定為例如幾的較小的值。即，由于可以根據(jù)振蕩 信號(hào)CKF的頻率的高低，自動(dòng)地設(shè)定適當(dāng)?shù)牟顒?dòng)放大器Al的尾電流， 所以，可以謀求半導(dǎo)體裝置的低功耗化。
圖10是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的偏置電壓生成電路 4的簡(jiǎn)要結(jié)構(gòu)的圖。
參考圖10，偏置電壓生成電路4包含差動(dòng)放大器A11; N溝道 MOS晶體管M137; P溝道MOS晶體管M136;下拉電阻R21。
差動(dòng)放大器All具有接受來(lái)自模擬積分電路3的控制電壓 VINTEG的非反轉(zhuǎn)輸入端子；相互連接的反轉(zhuǎn)輸入端子以及輸出端子。 即，差動(dòng)放大器All構(gòu)成電壓跟隨器電路(voltage follower circuit)。 差動(dòng)放大器Al 1從偏置電壓生成電路4接受控制電壓VINTEG,將偏置 電壓VBIASP輸出到電壓控制振蕩電路5以及P溝道MOS晶體管M136。
P溝道MOS晶體管M136具有接受偏置電壓VBIASP的柵極、連接 到電源節(jié)點(diǎn)VDD上的源極、與N溝道MOS晶體管M137的漏極連接的 漏極。
N溝道MOS晶體管M137具有彼此連接的漏極以及柵極；連接 到接地節(jié)點(diǎn)VSS上的源極。將N溝道MOS晶體管M137的漏極以及柵 極上的電壓作為偏置電壓VBIASN被輸出到電壓控制振蕩電路5。此外， 下拉電阻R21對(duì)差動(dòng)放大器All的輸出進(jìn)行下拉。
圖n是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的偏置電壓生成電路 4的結(jié)構(gòu)的電路圖。
參考圖11,偏置電壓生成電路4包含N溝道MOS晶體管M125、 M127、 M128、 M129、 M131、 M132、 M135、 M137、 M138; P溝道MOS 晶體管M121 ~M124、 M，26、 M130、 M133、 M134、 M136; NOT門電 路G51。N溝道MOS晶體管M125、 M127、 M128、 M129、 M131、 M132 和P溝道MOS晶體管M122 M124、 M126、 M130、 M134，與在圖10 中示出的差動(dòng)放大器All對(duì)應(yīng)。N溝道MOS晶體管M121與在圖10中 示出的下拉電阻R21對(duì)應(yīng)。
P溝道MOS晶體管M121、 M122的柵極連接到節(jié)點(diǎn)IPCONS上。P 溝道MOS晶體管M121、 M124、 M126的源極以及阱、P溝道MOS晶 體管M123的漏極連接到節(jié)點(diǎn)PCOM上。P溝道MOS晶體管M122的 漏極和P溝道MOS晶體管M123的源極連接。P溝道MOS晶體管M124 的柵極連接到節(jié)點(diǎn)VINTEG上。
P溝道MOS晶體管M121的漏極、P溝道MOS晶體管M124的漏 極、N溝道MOS晶體管M127的漏極以及柵極、N溝道MOS晶體管 M131的漏極、N溝道MOS晶體管M132的柵極連接到節(jié)點(diǎn)NR上。
P溝道MOS晶體管M126的漏極、N溝道MOS晶體管M125的漏 極以及柵極、N溝道MOS晶體管M129的漏極、N溝道MOS晶體管 M128的柵極連接到節(jié)點(diǎn)NL上。
P溝道MOS晶體管M134的柵極以及漏極、P溝道MOS晶體管M133 的漏極、P溝道MOS晶體管M130的柵極、N溝道MOS晶體管M128 的漏極連接到節(jié)點(diǎn)PL上。
P溝道MOS晶體管M130的漏極、P溝道MOS晶體管M126的柵 極、N溝道MOS晶體管M132、 M135的漏極、P溝道MOS晶體管M136 的柵極連接到節(jié)點(diǎn)VBIASP上。P溝道MOS晶體管M136的漏極、N溝' 道MOS晶體管M137的漏極以及柵極連接到節(jié)點(diǎn)VBIASN上。N溝道 MOS晶體管M137的源極連接到N溝道MOS晶體管M138的漏極上。
NOT門電路G51的輸入端子、P溝道MOS晶體管M133的柵極、 N溝道MOS晶體管M138的柵極連接到節(jié)點(diǎn)READY上。P溝道MOS 晶體管M123的柵極、N溝道MOS晶體管M129、 M131、 M135的柵極 連接到NOT門電路G51的輸出端子。
P溝道MOS晶體管M122、 M130、 M133、 M134、 M136的源極連 接到電源節(jié)點(diǎn)VDD上。N溝道MOS晶體管M125、 M127、 M128、 M129、 M131、 M132、 M135、 M138的源極連接到接地節(jié)點(diǎn)VSS上。
此外，在P溝道MOS晶體管M122的柵極上提供恒定電流放大電 路7的節(jié)點(diǎn)IPCONST上的電壓，所以，差動(dòng)放大器All的尾電流由節(jié)點(diǎn)IPCONST的電壓控制。即，在差動(dòng)放大器All構(gòu)成的電壓跟隨器電 路中，流過與從恒定電流放大電路7輸出的恒定電流IMULTI成比例的電流。
通過這樣的結(jié)構(gòu)，在應(yīng)該生成較高的頻率的振蕩信號(hào)CKF的情況 下，可以將差動(dòng)放大器All的尾電流設(shè)定得較大，并且在應(yīng)該生成較低 的頻率的振蕩信號(hào)CKF的情況下，可以將差動(dòng)放大器All的尾電流設(shè) 定得較小。由此，可以根據(jù)振蕩信號(hào)CKF的頻率的高低，自動(dòng)地設(shè)定適 當(dāng)?shù)牟顒?dòng)放大器All的尾電流，所以可以謀求半導(dǎo)體裝置的低功耗化。
此外，根據(jù)由放大率為1的差動(dòng)放大器All對(duì)來(lái)自模擬積分電路3 的控制電壓VINTEG進(jìn)行電壓跟隨器輸出的結(jié)構(gòu)，來(lái)自后級(jí)的電壓控制 振蕩電路5的噪音能夠不傳送到前級(jí)的模擬積分電路3,所以可以防止 振蕩信號(hào)的頻率精度惡化。
并且，本發(fā)明實(shí)施方式的半導(dǎo)體裝置是如下結(jié)構(gòu)根據(jù)由頻率/電壓 變換電路2以及電壓控制振蕩電路5等進(jìn)行的反饋控制，生成控制電壓 VINTEG，由此，得到振蕩信號(hào)CKF較高的頻率精度。因此，在半導(dǎo)體 裝置101的啟動(dòng)時(shí)刻，沒有得到反饋控制的結(jié)果，所以啟動(dòng)時(shí)需要生成 臨時(shí)控制電壓VINTEG。
因此，在本發(fā)明實(shí)施方式的半導(dǎo)體裝置中，節(jié)點(diǎn)IPCONST的電壓 被提供到P溝道MOS晶體管M121的柵極上。此時(shí)，由于節(jié)點(diǎn)VBIASP 即差動(dòng)放大器All的輸出被較弱地下拉，所以可以僅由一個(gè)P溝道MOS 晶體管在半導(dǎo)體裝置101啟動(dòng)時(shí)生成臨時(shí)控制電壓VINTEG即臨時(shí)的偏 置電壓VBIASP以及偏置電壓VBIASN。由此，可以由簡(jiǎn)單的結(jié)構(gòu)防止 包含頻率/電壓變換電路2以及電壓控制振蕩電路5等的反饋環(huán)的死鎖的產(chǎn)生。
并且，P溝道MOS晶體管M121的源極以及阱連接到差動(dòng)放大器 AU的公共源極(commpn source)即節(jié)點(diǎn)PCOM上。通過這樣的結(jié)構(gòu)， 與使用源極以及阱連接到電源節(jié)點(diǎn)或接地節(jié)點(diǎn)上、且控制差動(dòng)放大器的 尾電流的P溝道MOS晶體管的結(jié)構(gòu)相比，可以將差動(dòng)放大器的尾電流 控制到1/100左右。
在本發(fā)明實(shí)施方式的半導(dǎo)體裝置中，差動(dòng)放大器All的公共源極電 位設(shè)定得比電源電壓VDD低，例如，200mV。該設(shè)定可以通過使構(gòu)成 差動(dòng)對(duì)的P溝道MOS晶體管M124、 M126的亞閾值系數(shù)為100m V/decade從而容易地實(shí)現(xiàn)。
圖12是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的電壓控制振蕩電路 5的結(jié)構(gòu)的電路圖。
參考圖12，電壓控制振蕩電路5包含延遲部DLU1;延遲部DLU2; NOT門電路G41、 G43; NAND門電路G42。延遲部DLU1包含反相 器(inverter)電路INV1;鎖存電路LT1; N溝道MOS晶體管(MOS 電容器)M42、 M50; P溝道MOS晶體管(MOS電容器)M41、 M49; N溝道MOS晶體管M40、 M34、 M44、 M47、 M48; P溝道MOS晶體 管M33、 M39、 M43、 M45、 M46。反相器電路INV1包含N溝道MOS 晶體管M32和P溝道MOS晶體管M31 。鎖存電路LT1包含N溝道MOS 晶體管M36、 M38、 P溝道MOS晶體管M35、 M37。
延遲部DLU2包含反相器電路INV2;鎖存電路LT2; N溝道MOS 晶體管(MOS電容器)M62; P溝道MOS晶體管(MOS電容器)M61; N溝道MOS晶體管M60、 M54、 M64、 M67、 M68; P溝道MOS晶體 管M53、 M59、 M63、 M65、 M66。反相器電路INV2包含N溝道MOS 晶體管M52和P溝道MOS晶體管M51 。鎖存電路LT2包含N溝道MOS 晶體管M56、 M58、 P溝逸MOS晶體管M55、 M57。
在延遲部DLU1中，P溝道MOS晶體管M39的漏極、N溝道MOS 晶體管M40的漏極、P溝道MOS晶體管M31、 M43的柵極、N溝道 MOS晶體管M32、 M44的柵極連接到節(jié)點(diǎn)TRIGF0上。
P溝道MOS晶體管M31的漏極、N溝道MOS晶體管M32的漏極、 P溝道MOS晶體管M41的柵極、N溝道MOS晶體管M42的柵極、P 溝道MOS晶體管M35的漏極、N溝道MOS晶體管M36的漏極連接到 節(jié)點(diǎn)ZDEL0上。
P溝道MOS晶體管M37的漏極、N溝道MOS晶體管M38的漏極、 P溝道MOS晶體管M35的柵極、N溝道MOS晶體管M36的柵極連接 到存儲(chǔ)節(jié)點(diǎn)FSTG上。
P溝道MOS晶體管M31的源極連接到P溝道MOS晶體管M33的 漏極上。N溝道MOS晶體管M32的源極連接到N溝道MOS晶體管M34 的漏極上。P溝道MOS晶體管M37的源極和P溝道MOS晶體管M45、 M46的漏極連接。N溝道MOS晶體管M38的源極和N溝道MOS晶體 管M47、 M48的漏極連接。P溝道MOS晶體管M49、 M33、 M45的柵極連接到節(jié)點(diǎn)VBIASP 上。N溝道MOS晶體管M50、 M34、 M48的柵極連接到節(jié)點(diǎn)VBIASN 上。
P溝道MOS晶體管M49、 M41的漏極以及源極、P溝道MOS晶體 管M33、 M39、 M43、 M45、 M46的源極連接到電源節(jié)點(diǎn)VDD上。N 溝道MOS晶體管M50、M42的漏極以及源極、N溝道MOS晶體管M34、 M40、 M44、 M47、 M48的源極i接到接地節(jié)點(diǎn)VSS上。
在延遲部DLU2中，P溝道MOS晶體管M59的漏極、N溝道MOS 晶體管M60的漏極、P溝道MOS晶體管M51、 M63的柵才及、N溝道 MOS晶體管M52、 M64的柵極連接到節(jié)點(diǎn)TRIGF1上。
P溝道MOS晶體管M51的漏極、N溝道MOS晶體管M52的漏極、 P溝道MOS晶體管M61的柵極、N溝道MOS晶體管M62的柵極、P 溝道MOS晶體管M55的漏極、N溝道MOS晶體管M56的漏極連接到 節(jié)點(diǎn)ZDEL1上。
P溝道MOS晶體管M57的漏極、N溝道MOS晶體管M58的漏極、 P溝道MOS晶體管M55的柵極、N溝道MOS晶體管M56的柵極連接 到存儲(chǔ)節(jié)點(diǎn)ZSSTG上。
P溝道MOS晶體管M51的源極連接到P溝道MOS晶體管M53的 漏極上。N溝道MOS晶體管M52的源極連接到N溝道MOS晶體管M54 的漏極上。P溝道MOS晶體管M57的源極和P溝道MOS晶體管M65、 M66的漏才及連接。N溝道MOS晶體管M58的源極和N溝道MOS晶體 管M67、 M68的漏極連接。
P溝道MOS晶體管M53、 M65的柵極連接到節(jié)點(diǎn)VBIASP上。N 溝道MOS晶體管M54、 M68的柵極連接到節(jié)點(diǎn)VBIASN上。
P溝道MOS晶體管M61的漏極以及源極、P溝道MOS晶體管M53、 M59、 M63、 M65、 M66的源極連接到電源節(jié)點(diǎn)VDD上。N溝道MOS 晶體管M62的漏極以及源極、N溝道MOS晶體管M54、 M60、 M64、 M67、 M68的源極連接到接地節(jié)點(diǎn)VSS上。
此外，AND門電路G42的第 一輸入端子連接到存儲(chǔ)節(jié)點(diǎn)ZSSTG上， 第二端子連接到節(jié)點(diǎn)FIRE上。AND門電路G42的輸出端子、NOT門 電路G43的輸入端子、P溝道MOS晶體管M39的柵極、N溝道MOS 晶體管M40的柵極連接到節(jié)點(diǎn)ZCKF上。NOT門電路G43的輸出端子連接到節(jié)點(diǎn)CKF上。
NOT門電路G41的輸入端子和P溝道MOS晶體管M46、M66的柵 極連接到節(jié)點(diǎn)SLOW上。N溝道MOS晶體管M47、 M67的柵極連接到 NOT門電路G41的輸出端子上。
延遲部DLU1的輸出節(jié)點(diǎn)即鎖存電路LT1的存儲(chǔ)節(jié)點(diǎn)FSTG連接到 遲延部DLU2的輸入節(jié)點(diǎn)上。延遲部DLU2的輸出節(jié)點(diǎn)即鎖存電路LT2 的存儲(chǔ)節(jié)點(diǎn)ZSSTG通過AND門電路G42連接到遲延部DLU1的輸入節(jié) 點(diǎn)上。 ，
NAND門電路G42基于控制信號(hào)FIRE,使電壓控制振蕩電路5的 振蕩開始或停止。即，NAND門電路G42在控制信號(hào)FIRE為邏輯低電 平時(shí)使電壓控制振蕩電路5的振蕩停止。此外，NAND門電路G42在控 制信號(hào)FIRE為邏輯高電平時(shí)，將從延遲部DLU2接受的振蕩信號(hào)ZSSTG 作為振蕩信號(hào)ZCKF進(jìn)行輸出。
NOT門電路G43將從NAND門電路G42接受的振蕩信號(hào)ZCKF的 邏輯電平反轉(zhuǎn)，并作為振蕩信號(hào)ZCKF進(jìn)行輸出。
在遲延部DLU1中，反相器電路INV1進(jìn)行MOS電容器M41、 M42 的充電以及放電。P溝道MOS晶體管M33基于從偏置電壓生成電路4 接受的偏置電壓VBIASP,限制用于對(duì)MOS電容器M41、 M42充電的 反相器電路INV1的輸出電流。N溝道MOS晶體管M34基于從偏置電 壓生成電路4接受的偏置電壓VBIASN，限制用于使MOS電容器M41、 M42放電的反相器電路INV1的輸出電流。
同樣地，在延遲部DLU2中，反相器電路INV2進(jìn)行電容器M61、 M62的充電和放電。P溝道MOS晶體管M53基于從偏置電壓生成電路 4接受的偏置電壓VBIASP，限制用于對(duì)MOS電容器M61、 M62充電的 反相器電路INV2的輸出電流。N溝道MOS晶體管M54基于從偏置電 壓生成電路4接受的偏置電壓VBIASN,限制用于使MOS電容器M61、 M62放電的反相器電路INV2的輸出電流。
控制這些延遲部DLU1、 DLU2中的充電電流以及放電電流的限制 量，從而控制振蕩信號(hào)CKF的頻率。
例如，當(dāng)偏置電壓VBIASP變小時(shí)，由P溝道MOS晶體管M33、 M53導(dǎo)致的電流限制量變小，所以，電壓控制振蕩電路5的振蕩頻率變 高。另一方面，當(dāng)偏置電壓VBIASP變大時(shí)，由P溝道MOS晶體管M33、M53導(dǎo)致的電流限制量變大，所以電壓控制振蕩電路5的振蕩頻率變低。 這樣，控制電壓VINTEG被變換為電壓控制振蕩電路5的振蕩頻率。
在此，延遲部DLU1的遲延時(shí)間是基于由反相器電路INV1導(dǎo)致的 MOS電容器M41、 M42的充放電的時(shí)間常數(shù)而得到的。這與一般的電 壓控制振蕩器相同。但是，在延遲部DLU1中，進(jìn)行基于時(shí)間常數(shù)的充 電或放電，經(jīng)過所希望的延遲時(shí)間，存儲(chǔ)節(jié)點(diǎn)ZDEL0的電壓達(dá)到預(yù)定 的閾值時(shí)，鎖存電路LT1快速地進(jìn)行MOS電容器M41、 M42的進(jìn)一步 的充電或放電。由此，可以迅速地進(jìn)行得到接下來(lái)的所希望的延遲時(shí)間 用的延遲部DLU1的初始化。這也與延遲部DLU2中的相同。
通過這樣的結(jié)構(gòu)，在黽壓控制振蕩電路5中，能夠以由兩個(gè)延遲部 DLU1、 DLU2和一個(gè)NAND門電路G42構(gòu)成的小規(guī)模的電路可靠地構(gòu) 成存儲(chǔ)節(jié)點(diǎn)ZDELO、 ZDEL1的電壓是電源電壓VDD的狀態(tài)或接地電壓 VSS的狀態(tài)，并且，可以開始MOS電容器M41、 M42以及MOS電容 器M61、 M62的放電或充電。即，可以減小半導(dǎo)體裝置的電路占用面積。
此外，在電壓控制振蕩電路5中，由于不采用差動(dòng)放大器以及比較 器，所以不流過直流電流。因此，在本發(fā)明實(shí)施方式的半導(dǎo)體裝置中， 當(dāng)生成振蕩信號(hào)時(shí)，僅消耗與振蕩頻率對(duì)應(yīng)的充放電電流，而不消耗直 流電流，所以可以謀求低功耗化。即，在應(yīng)該生成較低的頻率的振蕩信 號(hào)CKF時(shí)，可以為低功耗。
NOT門電路G41將從外部接受的控制信號(hào)SLOW的邏輯電平反轉(zhuǎn) 并輸出到N溝道MOS晶體管M47、 M67的柵極。P溝道MOS晶體管 M46、 M66基于在柵極上接受的控制信號(hào)SLOW,對(duì)在鎖存電路LT1、 LT2中流動(dòng)的電流進(jìn)行控制。此外，N溝道MOS晶體管M47、 M67基 于在柵極上接受的來(lái)自NOT門電路G41的信號(hào)即控制信號(hào)SLOW的邏 輯電平被反轉(zhuǎn)后的信號(hào)，對(duì)在鎖存電路LT1、 LT2中流動(dòng)的電流進(jìn)行控 制。
即，根據(jù)振蕩信號(hào)CKF的頻率的高低，改變控制信號(hào)SLOW的邏 輯電平，從而調(diào)整鎖存電路LT1、 LT2中流動(dòng)的電流，所以可以謀求半 導(dǎo)體裝置的低功耗化。
圖13是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的啟動(dòng)控制電路8的 結(jié)構(gòu)的電路圖。圖14是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的啟動(dòng)控 制電路8的動(dòng)作的時(shí)序圖。圖15是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置中的啟動(dòng)控制電路8的動(dòng)作的時(shí)序圖。
參考圖13，啟動(dòng)控制電路8包含延遲電路DL11; AND門電路 G61、 G64; NOT門電路G62、 G63; N溝道MOS晶體管M142; P溝道 MOS晶體管M141。
如上所迷，在本發(fā)明實(shí)施方式的半導(dǎo)體裝置中，利用偏置電壓生成 電路4中的下拉電阻R21 ，生成臨時(shí)控制電壓VINTEG并使電壓控制振 蕩電路5開始振蕩。
但是，臨時(shí)控制電壓VINTEG比較緩慢地生成，所以，為了避免反 饋環(huán)的死鎖是充分的，但是，有時(shí)在縮短半導(dǎo)體裝置101的啟動(dòng)時(shí)間方 面是不充分的。
參考圖14和圖15，在本發(fā)明實(shí)施方式的半導(dǎo)體裝置中，對(duì)于啟動(dòng) 控制電路8來(lái)說(shuō)，在半導(dǎo)體裝置101的啟動(dòng)準(zhǔn)備信號(hào)READY變?yōu)檫壿?高電平而在半導(dǎo)體裝置101的各電路中開始流動(dòng)直流電流之后，使P溝 道MOS晶體管M141以及N溝道MOS晶體管M142導(dǎo)通，從而使節(jié)點(diǎn) VBIASP以及節(jié)點(diǎn)VBIASN短路。該短路時(shí)間由延遲電路DLU的延遲 量決定。由此，偏置電壓VBIASP以及偏置電壓VBIASN成為電源電壓 VDD和接地電壓VSS的中間電壓，所以，電壓控制振蕩電路5被強(qiáng)制 地啟動(dòng)。
在此，例如，在偏置電壓VBIASP以及偏置電壓VBIASN是電源電 壓VDD和接地電壓VSS的中間電壓的情況下，進(jìn)行常數(shù)設(shè)定，使得電 壓控制振蕩電路5在幾百kHz的低速下振蕩。由此，可以防止半導(dǎo)體裝 置101啟動(dòng)時(shí)電壓控制振蕩電路5以超過100MHz的較高的頻率振蕩。 此外，為了強(qiáng)制啟動(dòng)電壓掉制振蕩電路5，使節(jié)點(diǎn)VBIASP以及節(jié)點(diǎn) VBIASN在預(yù)定時(shí)間內(nèi)為相同電位是必要充分的。
圖16是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置啟動(dòng)時(shí)頻率/電壓變換電 路2、平均化電路11和;f莫擬積分電路3的動(dòng)作的圖。
在模擬積分電路3中，由輸入電阻RIN和積分電容器CINTEG決定 的時(shí)間常數(shù)較大。因此，在本發(fā)明實(shí)施方式的半導(dǎo)體裝置中，對(duì)每次的 頻率/電壓變換結(jié)果進(jìn)行求積平均化，由此，反饋控制穩(wěn)定，直到以所設(shè) 定的頻率穩(wěn)定地進(jìn)行振蕩的啟動(dòng)時(shí)間為長(zhǎng)時(shí)間。這是采用 一個(gè)模擬積分 器進(jìn)行長(zhǎng)時(shí)間的積分平均化處理的方式的弱點(diǎn)。
為了解決這樣的問題，在本發(fā)明實(shí)施方式的半導(dǎo)體裝置中，當(dāng)啟動(dòng)器Al的非反轉(zhuǎn)輸入端子上提供基準(zhǔn) 電壓VREFCLPF之后，啟動(dòng)控制電路8利用開關(guān)SW4使積分電容器 CINEG的兩端短路，由此，使差動(dòng)放大器Al作為電壓跟隨放大器 (voltage follower amplifier)進(jìn)行動(dòng)作。
由此，將差動(dòng)放大器A1的反轉(zhuǎn)輸入端子的節(jié)點(diǎn)初期充電為與基準(zhǔn) 電壓VREFCLPF相同的電壓，并且，從差動(dòng)放大器Al輸出與基準(zhǔn)電壓 VREFCLPF相同的電壓，該差動(dòng)放大器A1包含模擬積分電路3的輸入 電阻RIN的寄生電容。由此，電壓控制振蕩電路5以與基準(zhǔn)電壓 VREFCLP對(duì)應(yīng)的頻率開始振蕩。并且，開始與該振蕩頻率對(duì)應(yīng)的頻率 的頻率/電壓變換，以短時(shí)間開始反饋控制。
并且，使差動(dòng)放大器Al作為電壓跟隨放大器進(jìn)行動(dòng)作之后，解除 積分電容器CINTEG的兩端的短路，從而進(jìn)行切換，使得模擬積分電路 3進(jìn)行模擬積分動(dòng)作。
通過這樣的結(jié)構(gòu)，能夠縮短直到半導(dǎo)體裝置101以所設(shè)定的頻率穩(wěn) 定地進(jìn)行振蕩的啟動(dòng)時(shí)間。
再參考圖14以及圖15,對(duì)于啟動(dòng)控制電路8來(lái)說(shuō)，半導(dǎo)體裝置101 的啟動(dòng)準(zhǔn)備信號(hào)READY成為邏輯高電平之后，該控制信號(hào)GO成為邏 輯高電平時(shí)，使控制信號(hào)FIRE成為邏輯高電平。
此外，在圖14以及圖15中，控制信號(hào)GO成為邏輯高電平的時(shí)刻 不同，但是，在圖14以及圖15的任何一種的情況下，啟動(dòng)控制電路8 使節(jié)點(diǎn)VBIASP以及節(jié)點(diǎn)VBIASN短路，在解除該短路之后，使控制信 號(hào)FIRE為邏輯高電平。
這樣，對(duì)于啟動(dòng)控制電路8來(lái)說(shuō)，也生成用于使模擬積分電路3作 為電壓跟隨放大器進(jìn)行動(dòng)作的控制信號(hào)FIRE, —元管理半導(dǎo)體裝置101 的啟動(dòng)控制。此外，改變提供給半導(dǎo)體裝置101的數(shù)字信息，從而可以 容易地改變振蕩頻率。
因此，在本發(fā)明實(shí)施方式的半導(dǎo)體裝置中，不外裝水晶振子或陶瓷 振子等就能夠設(shè)定從低速側(cè)為幾百kHz到高速側(cè)為幾十MHz的寬范圍 的各種頻率，作為振蕩信號(hào)的頻率。
如上所述，本發(fā)明實(shí)施方式的半導(dǎo)體裝置不限于通用的微控制器產(chǎn) 品，包括需要較高的頻率精度的產(chǎn)品，能夠適用以及應(yīng)用于多種多樣的 產(chǎn)品領(lǐng)域。詳細(xì)地說(shuō)明且示出了本發(fā)明，但是，應(yīng)該清楚地理解為這僅僅是用 于示例而不是限定，本發(fā)明的范圍由所附的技術(shù)方案的范圍解釋。
權(quán)利要求
1. 一種半導(dǎo)體裝置，具備電壓控制振蕩電路，以與第一控制電壓對(duì)應(yīng)的頻率進(jìn)行振蕩，由此，輸出振蕩信號(hào)；頻率/電壓變換電路，將從所述電壓控制振蕩電路接受的所述振蕩信號(hào)的頻率變換為電壓；控制電壓生成電路，生成新的第二控制電壓，該新的第二控制電壓具有由所述頻率/電壓變換電路變換后的所述電壓和前次生成的第二控制電壓之間的電平；模擬積分電路，對(duì)所述第二控制電壓進(jìn)行積分，由此，生成所述第一控制電壓，并將所述第一控制電壓向所述電壓控制振蕩電路輸出。
2. 根椐權(quán)利要求1的半導(dǎo)體裝置，其中，所述頻率/電壓變換電路包含電容器，以所述振蕩信號(hào)的一個(gè)周期或 多個(gè)周期的時(shí)間寬度對(duì)所述電容器進(jìn)行充電，由此，將所述振蕩信號(hào)的 頻率變換為電壓。
3. 根據(jù)權(quán)利要求1的.半導(dǎo)體裝置，其中，所迷半導(dǎo)體裝置還具備恒定電流生成電路，該恒定電流生成電路包 含進(jìn)行二極管連接的MOS晶體管，并且將通過所述MOS晶體管流過的 電流作為恒定電流進(jìn)行輸出，所述頻率/電壓變換電路包含電容器，基于所述振蕩信號(hào)，使用所述 恒定電流對(duì)所迷電容器進(jìn)行充電，由此，將所迷振蕩信號(hào)的頻率變換為 電壓。
4. 根據(jù)權(quán)利要求3的半導(dǎo)體裝置，其中，所述恒定電流生成電路包含串聯(lián)連接的多個(gè)所述MOS晶體管； 多個(gè)開關(guān)，與所述MOS晶體管對(duì)應(yīng)地配置，切換是否使對(duì)應(yīng)的所述MOS 晶體管的第 一 導(dǎo)通電極和第二導(dǎo)通電極間短路。
5. 根椐權(quán)利要求3的半導(dǎo)體裝置，其中，所述半導(dǎo)體裝置還具備恒定電流放大電路，該恒定電流放大電路對(duì) 從所述恒定電流生成電路接受的所述恒定電流進(jìn)行放大并向所述頻率/ 電壓變換電路輸出，并且所迷恒定電流的放大率能夠改變。
6. 根據(jù)權(quán)利要求5的半導(dǎo)體裝置，其中，所述模擬積分電路包含電阻，具有接受所述第二控制電壓的第一端、和第二端；電容器，具有與所述電阻的第二端接合的第一端、和第 二端；差動(dòng)放大器，具有接受基準(zhǔn)電壓的非反轉(zhuǎn)輸入端子、與所述電阻 的第二端接合的反轉(zhuǎn)輸入端子、與所述電容器的第二端接合的輸出端子，在所述差動(dòng)放大器中流過與所述被放大后的恒定電流成比例的電流。
7. 根據(jù)權(quán)利要求5的半導(dǎo)體裝置，其中，所述半導(dǎo)體裝置還具備電壓跟隨器電路，該電壓跟隨器電路連接在 所述才莫擬積分電路和所述電壓控制振蕩電路之間、并且流過與所述凈皮放 大后的恒定電流成比例的電流。
8. 根據(jù)權(quán)利要求1的半導(dǎo)體裝置，其中，所述頻率/電壓變換電路包含第一電容器，基于所述振蕩信號(hào)，使用 恒定電流對(duì)所述第一電容器進(jìn)行充電，由此，將所述振蕩信號(hào)的頻率變 換為電壓，所述控制電壓生成電路包含第二電容器；開關(guān)，切換所述第一電 容器和所述第二電容器的連接以及非連接，將所述開關(guān)和所述笫二電容器的連接節(jié)點(diǎn)上的電壓作為所述第二 控制電壓向所述模擬積分電路輸出。
9. 根據(jù)權(quán)利要求1的半導(dǎo)體裝置，其中， 所述模擬積分電路包含電阻，具有接受所述第二控制電壓的第一端、和第二端； 電容器，具有與所述電阻的第二端接合的第一端、和第二端； 差動(dòng)放大器，具有接受能夠改變的基準(zhǔn)電壓的非反轉(zhuǎn)輸入端子、與所述電阻的第二端接合的反轉(zhuǎn)輸入端子、與所迷電容器的第二端接合的輸出端子。
10. 根據(jù)權(quán)利要求1的半導(dǎo)體裝置，其中，所述半導(dǎo)體裝置還具備連接在所述模擬積分電路和所述電壓控制 振蕩電路之間的電壓跟隨器電路， 所述電壓跟隨器電路包含第一晶體管，具有接受所述第二控制電壓的控制電極、第一導(dǎo)通電 極、第二導(dǎo)通電極、與所述第一導(dǎo)通電極接合的阱；第二晶體管，具有與所述電壓跟隨器電路的輸出節(jié)點(diǎn)接合的控制電極、與所述第一晶體管的第一導(dǎo)通電極接合的第一導(dǎo)通電極以及阱、第二導(dǎo)通電極；笫三晶體管，具有接受用于對(duì)所述電壓跟隨器電路的輸出電流進(jìn)行 控制的電壓的控制電極、與被提供所述預(yù)定電壓的節(jié)點(diǎn)接合的第一導(dǎo)通 電極、與所述第一晶體管的第一導(dǎo)通電極接合的第二導(dǎo)通電極；笫四晶體管，具有與所述第三晶體管的控制電極接合的控制電極、與所述第一晶體管的第一導(dǎo)通電極接合的第一導(dǎo)通電極以及阱、與所述 第一晶體管的第二導(dǎo)通電極接合的第二導(dǎo)通電極。
11. 根據(jù)權(quán)利要求1的半導(dǎo)體裝置，其中， 所述電壓控制振蕩電路包含第一延遲電路和第二延遲電路， 各所述第一延遲電路以及第二延遲電路具有基于所述第二控制電壓，輸出電流被限制的第一反相器電路；與所述第一反相器電路的輸出 節(jié)點(diǎn)接合的電容器；鎖存電路，具有第二反相器電路以及第三反相器電 路，所述第二反相器電路的輸出節(jié)點(diǎn)與所述第一反相器電路的輸出節(jié)點(diǎn) 以及所述第三反相器電路的輸入節(jié)點(diǎn)接合，并且，第三反相器電路的輸 出節(jié)點(diǎn)與所述第二反相器電路的輸入節(jié)點(diǎn)以及所述延遲電路的輸出節(jié)點(diǎn)接合，所述第一延遲電路的輸出節(jié)點(diǎn)與所述第二延遲電路中的所述第一 反相器電路的輸入節(jié)點(diǎn)接命，所述第二延遲電路的輸出節(jié)點(diǎn)與所述第一 延遲電路中的所述第一反相器電路的輸入節(jié)點(diǎn)接合。
12. 根椐權(quán)利要求l的半導(dǎo)體裝置，其中，所述電壓控制振蕩電路包含基于所述第二控制電壓，輸出電流被 限制的反相器電路；由所述反相器電路充放電的電容器，所述反相器電路基于所述第二控制電壓，限制用于對(duì)所迷電容器充 電的輸出電流以及用于使所述電容器放電的輸出電流這二者。
13. 根據(jù)權(quán)利要求12的半導(dǎo)體裝置，其中，所述電壓控制振蕩電路還包含第一晶體管，具有接受基于所述第 二控制電壓的第一限制電壓的控制電極、與所述反相器電路接合的導(dǎo)通 電極，限制用于對(duì)所述電容器充電的所述反相器電路的輸出電流；第二 晶體管，具有接受基于所述第二控制電壓的第二限制電壓的控制電極、 與所述反相器電路接合的導(dǎo)通電極，限制用于使所述電容器放電的所述 反相器電路的輸出電流，所述半導(dǎo)體裝置還具備開關(guān)，該開關(guān)切換是否連接所述第一晶體管 的控制電極和所述第二晶體管的控制電極。
14.根據(jù)權(quán)利要求1的半導(dǎo)體裝置，其中， 所述模擬積分電路包含電阻，具有接受所述第二控制電壓的第一端、和第二端； 電容器，具有與所述電阻的第二端接合的第一端、和第二端； 差動(dòng)放大器，具有接受基準(zhǔn)電壓的非反轉(zhuǎn)輸入端子、與所述電阻的 第二端接合的反轉(zhuǎn)輸入端子、與所述電容器的第二端接合的輸出端子；開關(guān)，切換是否連接所述電容器的第一端和第二端。
全文摘要
本發(fā)明涉及輸出振蕩信號(hào)的半導(dǎo)體裝置。半導(dǎo)體裝置(101)包括電壓控制振蕩電路(5)，以與第一控制電壓對(duì)應(yīng)的頻率進(jìn)行振蕩，從而輸出振蕩信號(hào)；將從電壓控制振蕩電路(5)接受的振蕩信號(hào)的頻率變換為電壓的頻率/電壓變換電路(2)；控制電壓生成電路(11)，生成具有由頻率/電壓變換電路(2)變換后的電壓和前次生成的第二控制電壓之間的電平的新的第二控制電壓；模擬積分電路(3)，對(duì)第二控制電壓進(jìn)行積分，由此，生成第一控制電壓、并將第一控制電壓輸出到電壓控制振蕩電路(5)。
文檔編號(hào)G05F3/08GK101436858SQ20081017827
公開日2009年5月20日 申請(qǐng)日期2008年11月17日 優(yōu)先權(quán)日2007年11月16日
發(fā)明者光井克吉 申請(qǐng)人:株式會(huì)社瑞薩科技