專利名稱：壓電振蕩器的制作方法
技術領域：
本發(fā)明涉及一種壓電振蕩器，尤其涉及根據壓電振蕩器的振蕩頻率 和壓電振子的諸常數(shù)來控制振蕩電路的驅動電流和集電極電位的壓電振 蕩器。
背景技術：
近年來，壓電振蕩器由于頻率穩(wěn)定性、小型輕量、價格低廉等，被 廣泛應用于手機等通信設備乃至晶體鐘表那樣的民用設備的眾多領域 中。其中，補償了壓電振子的頻率溫度特性的溫度補償型壓電振蕩器
(TCXO)，被廣泛應用于要求頻率穩(wěn)定性的手機等。專利文獻1公開了 一種振蕩電路，如圖6所示，具有定時器51、開關部52、電流供給部53、 振蕩部54、切換電路55和緩沖器部56。定時器51是測試單元，測試從 通過接通電源而施加電源電位的時間點起的經過時間，在該經過時間達 到預定的時間時輸出測試結果。開關部52根據來自定時器51的信號， 進行預定的節(jié)點之間的導通/截止控制。電流供給部53具有電流鏡電路， 輸出電流通過恒流源流向電流鏡電路。該電流被設定成用于振蕩部54保 持振蕩動作的最小值。
并且，振蕩部54使壓電振子的一端連接到反相器的輸出側，使另一 端連接到反相器的輸入側。向壓電振子并聯(lián)連接反饋電阻，利用兩者構 成正反饋電路。在反相器的輸入側和輸出側分別連接用于穩(wěn)定振蕩動作 的電容器，該電容器的另一端分別接地。切換電路55在提供給柵極的信 號S17為"H"時處于導通狀態(tài)，NMOS的漏極成為接地電位，振蕩信號向 后級的輸出被切斷。并且，在信號S17為"L"時，NMOS截止，振蕩信號 輸出給后級。緩沖器部56具有整形波形并輸出具有預定電平的振蕩信號 的功能。還公開了以下內容，通過構成以上所述的振蕩電路，在從接通電源 到經過預定的時間之間，以較大的電源電流驅動，由此能夠縮短振蕩動 作的起動時間。另外，在經過預定的時間后以較小的電源電流驅動，由 此能夠以低功耗保持振蕩動作。
專利文獻1:日本特開平10—135741號公報
但是，專利文獻1公開的振蕩電路是為了縮短振蕩起動時間，在初 期以較大的電流驅動，在經過預定的時間后以較小的電流驅動的振蕩電 路，對解決使用相同IC電路構成頻率范圍較寬的壓電振蕩器時面臨的問 題沒有幫助。即，針對壓電振蕩器的小型化、薄型化、低成本化等的要 求曰益強烈，實現(xiàn)了滿足這些要求的振蕩電路的IC化。但是，由于振蕩 電路的IC化的初期費用非常大，所以如果不能大量使用，將產生每臺振 蕩器的成本不會下降的問題。為了降低成本，需要在較寬的頻率范圍、 例如10MHz 50MHz的范圍內使用IC，即需要使IC通用化。由于要求 壓電振子的頻率較寬、小型且薄型，所以壓電振子的有效電阻增加，并 且產生頻率漂移等。為了改善有效電阻、抑制頻率漂移，在壓電振子的 電容比等諸常數(shù)較寬、并使用相同IC制作范圍較寬的振蕩器時，存在負 性電阻不滿足設計值的問題，并且存在即使振蕩但振蕩由于溫度變化等 而不穩(wěn)定或振蕩停止的問題。

發(fā)明內容
本發(fā)明正是為了解決上述問題而提出的，提供一種使用相同IC來應 對頻率范圍較寬的壓電振蕩器。
本發(fā)明為了獲得使用相同IC來應對頻率范圍較寬的壓電振蕩器，本 發(fā)明的壓電振蕩器的特征在于，所述壓電振蕩器包括壓電振子、具有可 變電阻電路和振蕩用晶體管的振蕩電路、以及恒流電路，所述恒流電路 具有第1電流鏡電路和電流控制電路，所述電流控制電路控制流向該第1 電流鏡電路的電流，使得可調節(jié)該恒流電路的輸出電流，將所述第1電 流鏡電路的輸出端側通過所述可變電阻電路與所述振蕩用晶體管的集電 極或基極中的至少一方連接，將控制電路與所述電流控制電路和所述可變電阻電路連接，所述控制電路進行所述電流控制電路的控制，并且， 控制所述可變電阻電路的電阻值。
如果構成以上所述的壓電振蕩器，則具有以下優(yōu)點，能夠根據來自 存儲器電路的輸出部的信號，控制恒流電路的輸出電流，把振蕩電路的 晶體管的集電極電位設定為適當?shù)碾娢唬虼?，能夠在較寬的溫度范圍
內適當設定振蕩電路的負性電阻，能夠把相同IC適用于頻率范圍較寬的
壓電振蕩器。
并且，在本發(fā)明的壓電振蕩器中，其特征在于，所述恒流電路具有 所述電流控制電路、所述第1電流鏡電路、以及恒流源，所述電流控制
電路是第2電流鏡電路，所述第2電流鏡電路具有接受所述恒流源的輸 出電流的供給的晶體管、和與該晶體管電流鏡連接的多個晶體管，將所 述多個晶體管相互并聯(lián)連接，并且，連接到所述第1電流鏡電路，所述 控制電路構成為在所述多個晶體管的集電極電流流過的路徑中連接開關 電路。
如果構成以上所述的壓電振蕩器，則具有以下效果，能夠按照客戶 要求的頻率，根據來自存儲器電路的輸出部的信號，控制恒流電路的輸 出電流，把振蕩電路的晶體管的集電極電位設定為適當?shù)碾娢唬虼耍?能夠在使用溫度范圍內適當設定振蕩電路的負性電阻，能夠把相同IC適 用于頻率范圍較寬的壓電振蕩器。
并且，本發(fā)明的壓電振蕩器的特征在于，所述振蕩電路是皮爾斯型 振蕩電路。
這樣，如果使用皮爾斯型振蕩電路構成壓電振蕩器，則具有振蕩頻 率范圍較寬、噪聲特性得到改善的優(yōu)點。
并且，本發(fā)明的壓電振蕩器的特征在于，所述振蕩電路是科耳皮茲 型振蕩電路。
這樣，如果使用科耳皮茲型振蕩電路構成壓電振蕩器，由于科耳皮 茲型振蕩電路是振蕩電路中使用最多的電路，因而具有應用范圍較寬的 優(yōu)點。
并且，本發(fā)明的壓電振蕩器的特征在于，所述可變電阻電路是將多個向電阻并聯(lián)連接開關的電路串聯(lián)連接而成的電路。
如果構成以上所述的壓電振蕩器，則具有以下效果，能夠根據來自 存儲器電路的輸出部的信號，開閉所述可變電阻電路的開關，改變可變 電阻電路的電阻值，把振蕩電路的晶體管的集電極電位設定為適當?shù)碾?位。
并且，本發(fā)明的壓電振蕩器的特征在于，所述可變電阻電路是將多 個電阻和開關的串聯(lián)電路并聯(lián)連接而成的電路。
如果構成以上所述的壓電振蕩器，則具有以下效果，能夠根據來自 存儲器電路的輸出部的信號，開閉所述可變電阻電路的開關，改變可變 電阻電路的電阻值，把振蕩電路的晶體管的集電極電位設定為適當?shù)碾?位。
并且，本發(fā)明的壓電振蕩器的特征在于，所述開關電路是在所述多 個晶體管的集電極電流流過的路徑中分別連接電阻和開關的串聯(lián)連接電 路而成的電路。
如果構成以上所述的壓電振蕩器，則具有以下效果，能夠根據來自
存儲器電路的輸出部的信號，開閉第2可變電阻電路的開關，把恒流電 路的輸出電流設定為適當?shù)碾娏髦怠?br> 并且，本發(fā)明的壓電振蕩器的特征在于，在構成所述壓電振蕩器的 電路中，除壓電振子之外的電路被IC化。
這樣，通過把除壓電振子之外的電路IC化，具有以下效果，能夠實 現(xiàn)壓電振蕩器的小型化、薄型化，還能夠利用使用計算機的自動設備適 當設定恒流電路的輸出電流、振蕩電路的晶體管的集電極電位。并且， 通過把IC電路用于頻率范圍較寬的壓電振蕩器，具有以下效果，IC的成 本下降，進而能夠實現(xiàn)壓電振蕩器的低成本化。


圖1是表示本發(fā)明涉及的壓電振蕩器的結構的電路圖。 圖2是表示振蕩電路的集電極電位Vc和恒流電路的輸出電流Id的 溫度特性的圖。圖3是表示第2實施例的壓電振蕩器的結構的電路圖。 圖4是表示第3實施例的壓電振蕩器的結構的電路圖。 圖5是表示第4實施例的壓電振蕩器的結構的電路圖。 圖6是表示以往的振蕩電路的結構的電路圖。 圖7(a)(b)(c)(d)分別是表示電流鏡電路的基本結構的示意圖。 符號說明
1、 2、 3、 4壓電振蕩器；6、 7、 8、 9振蕩電路；11恒流電路；13 存儲器電路；Tr晶體管；Ql、 Q2、 Q3、 Q4、 Q5、 Q6、 Q7、 Q8、 Q9、 Q10晶體管；Rl、 R2、 R3、 R4、 R5、 R6、 R7、 R8、 R9、 Rll、 R12、 R13、 RM、 R15、 R16、 R18電阻；Cl、 C2、 C3、 Cll、 C12電容；Sl、 S2、 S3、 S4、 S5開關；X壓電振子。
具體實施例方式
以下，根據附圖具體說明本發(fā)明的實施方式。圖1是表示本發(fā)明涉 及的第1實施方式的壓電振蕩器的結構的電路圖，壓電振蕩器1包括壓 電振子X、振蕩電路6、恒流電路11和作為控制電路的存儲器電路13。 圖1所示的振蕩電路6是皮爾斯型振蕩電路，將振蕩用晶體管Tr的發(fā)射 極接地，將集電極連接到恒流電路ll，同時在基極上連接壓電振子X的 一個端子，將另一個端子與電容C1的一個端子連接，將電容C1的另一 個端子接地。在晶體管Tr的基極一接地之間連接電容C2，同時在電容 Cl和壓電振子X的連接點連接電容C3的一個端子，將電容C3的另一 個端子連接到集電極。另外，在晶體管Tr的集電極和基極之間連接確定 集電極電位的第1可變電阻電路。第1可變電阻電路的一例如圖1所示， 通過串聯(lián)連接電阻R1K電阻R12和開關S5的并聯(lián)電路、電阻R13和開 關S6的并聯(lián)電路而構成。并且，分別使用信號線連接存儲器電路13的 輸出部和開關S5、 S6。
在晶體管Tr的集電極和基極之間連接第1可變電阻電路，根據來自 存儲器電路13的輸出部的信號來開閉開關S5、 S6，由此可控制晶體管 Tr的集電極電位?，F(xiàn)在，假設從恒流電路Il向振蕩電路6提供一定的電流ID，把流向電阻Rll的電流設為IA，把晶體管Tr的集電極電流設為IB， 把晶體管Tr的直流電流放大率設為hFE，在將開關S5、 S6閉合的情況下， Id=Ia+Ib、 IB=hFExIA，所以R11xId/ (l+hFE)的電壓成為晶體管Tr的 集電極一基極間(集電極和基極之間)的電壓。在將開關S5、 S6都斷開 的情況下，(R11+R12+R13) xlD / (l+hFE)的電壓成為集電極一基極 間的電壓。另外，由于可按照后面所述改變恒流電路ll的輸出電流ID， 因此，能夠通過控制晶體管Tr的集電極一基極間的電壓來控制集電極電 位Vc。并且，能夠根據將要使用的壓電振子X的振蕩頻率、等效串聯(lián)電 阻值(壓電振子的兩瑞子間的相位差為0。時的電阻值)、電容比(靜電電 容與動態(tài)電容之比)等，設定恒流電路ll的輸出電流lD，使振蕩電路的 負性電阻成為適當值。
圖1所示的恒流電路11僅是一例，恒流電路11由以下部分構成 恒流源，具有由電阻R3和晶體管Q3 (N溝道MOS—FET)和晶體管Q4 和電阻R4構成的電路、以及由晶體管Q1、 Q2和電阻R1、 R2構成的電 流鏡電路；由晶體管Q5、 Q6 (均是P溝道MOS—FET)構成的電流鏡 電路；由晶體管Q7、 Q8、 Q9、 Q10和電阻R6、 R7、 R8、 R9和開關S1、 S2、 S3構成的電流鏡電路(電流控制電路)。將電阻R3的一個端子連接 到電源電壓Vcc，將另一個端子連接到晶體管Q3的柵極和晶體管Q4的 集電極，將晶體管Q4的發(fā)射極接地，同時將晶體管Q4的基極通過電阻 R4接地。另夕卜，連接晶體管Q4的基極和晶體管Q3的源極，同時將晶體 管Q3的漏極連接到晶體管Ql的集電極。
另外，將晶體管Q1的基極和集電極短路，將晶體管Q1、 Q2各自的 發(fā)射極通過電阻R1、 R2連接到電源電壓Vcc。將晶體管Q2的集電極通 過電阻R5連接到晶體管Q7的集電極，將晶體管Q7的基極和集電極短 路，將晶體管Q7的發(fā)射極通過電阻R6接地。晶體管Q8、 Q9、 Q10是 相互并聯(lián)連接的結構，將晶體管Q8、 Q9、 Q10各自的集電極和晶體管 Q5的漏極連接。連接晶體管Q7、 Q8、 Q9、 Q10的基極，同時在晶體管 Q8、 Q9、 Q10各自的發(fā)射極和接地之間分別連接電阻R7和開關S1的串 聯(lián)電路(開關電路)、電阻R8和開關S2的串聯(lián)電路(開關電路)、電阻R9和開關S3的串聯(lián)電路(開關電路)，利用電阻R7 R9和開關S1 S3 構成第2可變電阻電路。并且，將晶體管Q5的柵極和漏極短路，將晶體 管Q5、 Q6各自的源極連接到電源電壓Vcc，從而構成為從晶體管Q6的 漏極獲取輸出電流Id。并且，存儲器電路13的輸出部和恒流電路11的 開關S2、 S3通過信號線連接。另外，也可以采用將恒流電路11的開關 Sl連接到存儲器電路13的輸出部的結構。
恒流電路ll的開關S1始終連接，開關S2、 S3根據來自存儲器電路 13的信號而開閉，從而改變P溝道MOS—FETQ6的輸出電流lD。通過 增加由晶體管Q7、 Q8、 Q9、 Q10構成的電流鏡電路的晶體管元件和開 關，可更加細致地控制輸出電流lD。并且，通過改變構成晶體管Q8、 Q9、 Q10的半導體上的元件尺寸，可增減流過晶體管Q8、 Q9、 Q10的電流。 例如，可把晶體管Q8、 Q9、 Q10的元件尺寸設為相同尺寸，把各自的發(fā)
射極電流設定為l: 1: 1，還可改變元件尺寸而成為1: 2: 4。
關于恒流電路ll使用的電流鏡電路，使用圖7 (a)進行基本說明。 施加輸入電流L的一側的晶體管Qa構成為通過將基極和集電極接合的二 極管連接，將晶體管Qa的集電極電壓施加給晶體管Qb的基極。晶體管 Qa的發(fā)射極電流Im是集電極電流Id與基極電流Iw之和，即IE1=IC1 + IB1。輸入電流I,是Ic,和Iw和晶體管Qb的基極電流lB2之和，即也是Im 和Ib2之和。如果晶體管Qa、 Qb的特性相同，則晶體管Qa的發(fā)射極電 流IE1和晶體管Qb的發(fā)射極電流Ie2相等。但是，由于從輸入電流I,分流
出基極電流IB2，所以I^相比h減少lB2。艮卩，輸入電流I,和輸出電流l2 的關系為I,—I2 = 2IB2，所以為了使輸入電流Ii和輸出電流l2接近，優(yōu)選
晶體管Qb是hFE較高的元件。
圖7 (b)表示對該圖(a)的晶體管Qa、 Qb的發(fā)射極分別附加電阻 Ra、 Rb，以提高電流鏡電路的精度和穩(wěn)定性的電路結構，該圖(c)表示 具有多個輸出的多聯(lián)輸出型電流鏡電路。并且，圖7 (d)表示使用MOS 一FET來取代該圖(a)的雙極晶體管Qa、 Qb的示例，克服了雙極晶體 管的缺點，輸入電流h和輸出電流12的關系可實現(xiàn)為理想的Ii=I2。
說明恒流電路ll的動作。通過電阻R3從電源電壓Vcc流出電流，對晶體管Q3的柵極和晶體管Q4的集電極施加電壓。根據晶體管Q3的 柵極和源極之間電位的值，確定晶體管Q3的漏極電流，因此，恒電流通 過構成電流鏡電路的晶體管Q1、 Q2流向晶體管Q3的源極。并且，與流 向晶體管Q1的恒電流大致相同值的電流流向晶體管Q2，該電流通過電 阻R5流向晶體管Q7。在晶體管Q7和晶體管Q8、 Q9、 Q10的元件尺寸 相同的情況下，在電流流向晶體管Q7時，可在晶體管Q8、 Q9、 Q10的 集電極分別流過與晶體管Q7的集電極電流相同值的電流，相當于該電流 之和的電流流向晶體管Q5。此時，如果晶體管Q5和晶體管Q6的元件 尺寸相同，則與晶體管Q5相同量的電流流向晶體管Q6，成為輸出電流 b。因此，通過根據來自存儲器電路13的信號來開閉開關S2、 S3，能夠 調節(jié)晶體管Q5的漏極電流，因而能夠控制輸出電流ID。
并且，存儲器電路13能夠發(fā)送用于控制設于振蕩電路6的晶體管 Tr的基極一集電極之間的開關S5、 S6的開閉的信號，控制Tr的集電極 電位，將集電極電位設定為適當?shù)碾妷骸?br> 由于在重新設計振蕩器用IC時需要較大的初期投資，因而需要適用 于大量的振蕩器，并大幅降低成本。因此，必須在較寬的頻率范圍下使 用相同的振蕩器用IC。以往根據客戶規(guī)格，考慮振蕩頻率、溫度特性、 頻率的可變范圍、輸出電壓等，求出適合于規(guī)格的諸參數(shù)，并設計出專 用的壓電振蕩器。但是，以往的設計方式不能滿足近來的小型化/薄型化、 低價格的要求，不能避免除壓電振子之外的電路的IC化。因此，為了使 用相同的振蕩器用IC來設計頻率范圍較寬的振蕩器，必須使用內置于IC 的存儲器電路把振蕩電路的發(fā)射極電流、集電極電位等設定為適合振蕩 頻率的值。尤其使用溫度范圍內的振蕩電路的振蕩條件、即負性電阻是 最重要的設計參數(shù)之一。已經公知負性電阻與發(fā)射極電流成正比，與角 頻率的平方成反比。除此之外，壓電振子的有效電阻、振蕩電路的電容 等參數(shù)與振蕩條件相關，大致地講，在頻率增高時負性電阻按照平方關 系減小，因此，需要相應地增大發(fā)射極電流。
圖2是表示振蕩電路6的晶體管Tr的集電極電位Vc和恒流電路11 的輸出電流lD的溫度特性的圖。溫度tl時的Tr的集電極電位是Vcl。該情況吋，電源電壓Vcc與集電極電位Vcl的電壓差能夠確保為了使晶體 管Q6穩(wěn)定動作而需要的充足的源極一漏極電壓。但是，在溫度下降到t2 時，根據晶體管Tr的溫度特性，集電極電壓上升到Vc2， (Vcc—Vc2) 不能充分確保晶體管Q6的源極一漏極間電壓而成為飽和狀態(tài)。結果，構 成電流鏡電路的晶體管Q5、 Q6的輸出電流lD開始減小，不能提供保持 振蕩電路6振蕩而需要的發(fā)射極電流，振蕩電路變得不穩(wěn)定。因此，需 要降低振蕩電路6的晶體管Tr的集電極電位Vc。如圖l所示，在晶體管 Tr的基極一集電極之間連接第l可變電阻電路，gp，串聯(lián)連接電阻R1、 電阻R12和開關S5的并聯(lián)電路、以及電阻R13和開關S6的并聯(lián)電路而 成的電路。根據來自存儲器電路13的輸出部的信號，使開關S5、 S6處 于斷幵狀態(tài)或閉合狀態(tài)，調節(jié)第1可變電阻電路的電阻值，設定晶體管 Tr的集電極電位Vc，使構成電流鏡電路的晶體管Q6的漏極一源極電壓
V(3S成為適當?shù)闹怠?br> 本發(fā)明的特征是壓電振蕩器構成為，根據內置于IC電路的存儲器電 路13的信號，把恒流電路11的輸出電流和振蕩電路6的晶體管Tr的集 電極電位設定為最佳值，以使振蕩電路6在將要使用的振蕩頻率下的振 蕩條件、消耗電流、噪聲特性等成為最佳狀態(tài)。在圖1的示例中，示出 了恒流電路11有3個開關、振蕩電路6有兩個開關和兩個電阻的示例， 但也可以增加它們的數(shù)量，從而可更加細致地設定輸出電流、偏置電壓。 并且，示出了將振蕩電路6的晶體管Tr的集電極和恒流電路11的輸出直 ^M^W，但也可以在它們之間MAM。
并且，在圖1的電路圖中，存儲器電路13的輸出部與第1可變電阻 電路和第2可變電阻電路利用獨立的信號線連接，但也可以將信號線連 接成使第1可變電阻電路和第2可變電阻電路聯(lián)動。即，在閉合第2可 變電阻電路的開關S2、 S3來增大恒流電路11的輸出電流Id的情況下， 也可以聯(lián)動閉合第1可變電阻電路的開關S5、 S6來降低Tr的集電極電 位Vc。
圖3是表示第2實施例的壓電振蕩器2的結構的電路圖，與圖1所 示的壓電振蕩器1的不同之處是，振蕩電路7的晶體管Tr的集電極一基極間的第1可變電阻電路的結構。如圖3所示，第1可變電阻電路是將 多個電阻和開關的串聯(lián)電路并聯(lián)連接而成的電路。即，并聯(lián)連接電阻R14、 電阻R15和開關S5的串聯(lián)電路、以及電阻R16和開關S6的串聯(lián)電路而 構成。在該示例中，也能夠根據來自存儲器電路13的輸出部的信號，開 閉開關S5、 S6，改變第1可變電阻電路的電阻值，把Tr的集電極電位設 定為適當?shù)碾娢弧?br> 圖4是表示第3實施例的壓電振蕩器3的結構的電路圖，與圖1所 示的壓電振蕩器1的不同之處是，振蕩電路8采用科耳皮茲型振蕩電路 構成?？贫て澬驼袷庪娐穼⒕w管Tr的集電極通過第1可變電阻電路 連接到恒流電路11，在基極和電源VDD之間連接電阻R17而成為基極 偏置電壓。在晶體管Tr的基極一發(fā)射極之間連接電容Cl，同時在發(fā)射極 和接地之間連接發(fā)射極電阻RE和電容C2的并聯(lián)連接電路，雖然沒有圖 示，但振蕩輸出是從集電極通過電容Co獲取的。另外，電源電壓Vcc 通過旁通電容器(未圖示)高頻接地。
第1可變電阻電路通過串聯(lián)連接電阻Rll、電阻R12和幵關S5的并 聯(lián)電路、電阻R13和開關S6的并聯(lián)電路而構成。并且，分別使用信號線 連接存儲器電路13的輸出部和開關S5、 S6。能夠根據來自存儲器電路 13的信號，開閉開關S5、 S6，改變第1可變電阻電路的電阻值，把Tr 的集電極電位Vc設定為適當?shù)碾娢弧?br> 圖5是表示第4實施例的壓電振蕩器4的結構的電路圖，與圖3所 示的壓電振蕩器2的不同之處是，振蕩電路9采用科耳皮茲型振蕩電路 構成。第1可變電阻電路通過并聯(lián)連接電阻R14、電阻R15和開關S5的 串聯(lián)電路、電阻R16和開關S6的串聯(lián)電路而構成，存儲器電路13的輸 出部和開關S5、 S6通過信號線連接。能夠根據來自存儲器電路13的信 號，幵閉開關S5、 S6，改變第1可變電阻電路的電阻值，把Tr的集電極 電位Vc設定為適當?shù)碾娢弧?br> 權利要求
1. 一種壓電振蕩器，其特征在于，所述壓電振蕩器包括壓電振子、具有可變電阻電路和振蕩用晶體管的振蕩電路、以及恒流電路，所述恒流電路具有第1電流鏡電路和電流控制電路，所述電流控制電路控制流向該第1電流鏡電路的電流，使得可調節(jié)該恒流電路的輸出電流，將所述第1電流鏡電路的輸出端側通過所述可變電阻電路與所述振蕩用晶體管的集電極或基極中的至少一方連接，將控制電路與所述電流控制電路和所述可變電阻電路連接，所述控制電路進行所述電流控制電路的控制，并且，控制所述可變電阻電路的電阻值。
2. 根據權利要求1所述的壓電振蕩器，其特征在于， 所述恒流電路具有所述電流控制電路、所述第1電流鏡電路、以及恒流源，所述電流控制電路是第2電流鏡電路，所述第2電流鏡電路具有接受所述恒流源的輸出電流的供給的晶體管、和與該晶體管電流鏡連接的 多個晶體管，將所述多個晶體管相互并聯(lián)連接，并且，連接到所述第1電流鏡電路，所述控制電路構成為在所述多個晶體管的集電極電流流過的路徑中 連接開關電路。
3. 根據權利要求1所述的壓電振蕩器，其特征在于，所述振蕩電路 是皮爾斯型振蕩電路。
4. 根據權利要求1所述的壓電振蕩器，其特征在于，所述振蕩電路 是科耳皮茲型振蕩電路。
5. 根據權利要求1所述的壓電振蕩器，其特征在于，所述可變電阻 電路是將多個向電阻并聯(lián)連接開關的電路串聯(lián)連接而成的電路。
6. 根據權利要求1所述的壓電振蕩器，其特征在于，所述可變電阻電路是將多個電阻和開關的串聯(lián)電路并聯(lián)連接而成的電路。
7. 根據權利要求2所述的壓電振蕩器，其特征在于，所述開關電路 是在所述多個晶體管的集電極電流流過的路徑中分別連接電阻和開關的 串聯(lián)連接電路而成的電路。
8. 根據權利要求2所述的壓電振蕩器，其特征在于，在構成所述壓 電振蕩器的電路中，除壓電振子之外的電路被IC化。
全文摘要
本發(fā)明提供一種使用相同IC來應對頻率范圍較寬的壓電振蕩器。該壓電振蕩器構成為包括壓電振子、振蕩電路、恒流電路和存儲器電路，所述振蕩電路在晶體管的集電極和基極之間具有確定集電極電位的第1可變電阻電路，所述恒流電路由多個電流鏡電路構成，向與輸出電流相關的電流鏡電路的晶體管元件連接第2可變電阻電路，所述存儲器電路的輸出部通過信號線與所述振蕩電路的第1可變電阻電路和所述恒流電路的第2可變電阻電路連接，控制所述恒流電路的輸出電流，并控制所述晶體管的集電極電位。
文檔編號G05F3/16GK101436846SQ20081017480
公開日2009年5月20日 申請日期2008年10月31日 優(yōu)先權日2007年11月12日
發(fā)明者石川匡亨 申請人:愛普生拓優(yōu)科夢株式會社