專利名稱：電流限制電路及包括其的電壓調(diào)節(jié)器和dc-dc轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及電流限制電路，特別是適用于各種電源芯片中的電 流限制電路。具體而言，本發(fā)明涉及適用于電壓調(diào)節(jié)器和各種DC-DC轉(zhuǎn) 換器中的電流限制電路以及包括該電流限制電路的電壓調(diào)節(jié)器和DC-DC 轉(zhuǎn)換器。
背景技術(shù)：
隨著便攜式電子設(shè)備的廣泛應(yīng)用，便攜設(shè)備中的電子元件設(shè)計的待 機功耗要求越來越受到關(guān)注。用于便攜設(shè)備的電池的電量往往十分有限， 這要求不斷降低便攜設(shè)備的電子元件的靜態(tài)電流。待機功耗這一指標(biāo)對 便攜式電子設(shè)備的待機時間有著至關(guān)重要的影響。廣泛應(yīng)用于便攜設(shè)備 中的各種電源芯片，如電壓調(diào)節(jié)器和DC-DC轉(zhuǎn)換器，都需要不斷減少其 待機電流，即空栽時電源芯片自身所消耗的靜態(tài)電流。例如，電壓調(diào)節(jié)器一般包括參考電壓源、誤差放大器、輸出電壓調(diào) 整元件、采樣電阻、旁路元件等。誤差放大器可以是一個比較器。參考 電壓源提供的基準電壓施加到該比較器的反相輸入端；利用采樣電阻從 輸出電壓獲得的采樣電壓施加到該比較器的同相輸入端，由此形成負反 饋?；鶞孰妷号c采樣電壓的差值經(jīng)誤差放大器放大后，對輸出電壓調(diào)整 元件進行控制，從而穩(wěn)定輸出電壓。輸出電壓調(diào)整元件通?？梢圆捎秒p 極型晶體管，也可以采用金屬氧化物半導(dǎo)體場效應(yīng)晶體管(M0SFET)。另外，上述電壓調(diào)節(jié)器和DC-DC轉(zhuǎn)換器一般都需要過流保護電路。 過流保護電路也通常被稱為電流限制電路，其功能是限制如上面提到的 輸出電壓調(diào)整元件等功率器件在過載或短路時的電流，從而起到保護功 率器件的作用。但是，現(xiàn)有的電流限制電路都會消耗較大的靜態(tài)功耗， 即在電源芯片負載為空載時仍會消耗較大的電流。參照圖1,其中示出了一種現(xiàn)有技術(shù)的用于線性穩(wěn)壓器和低壓差線 性穩(wěn)壓器(LD0)的電流限制電路。圖1中的電流源18和限流環(huán)路放大 器都需要消耗較大的靜態(tài)電流。發(fā)明內(nèi)容因此，本發(fā)明的目的是提供一種具有較低靜態(tài)電流消耗的用于電壓調(diào)節(jié)器或DC-DC轉(zhuǎn)換器的電流限制電路。該電流限制電路的設(shè)計使得， 在采用該電流限制電路的電壓調(diào)節(jié)器或DC-DC轉(zhuǎn)換器等電路的負栽電流 為零時，該電流限制電路的電流基本為零。根據(jù)本發(fā)明的第一方面，提供了一種用于電壓調(diào)節(jié)器或DC-DC轉(zhuǎn)換 器的電流限制電路，該電壓調(diào)節(jié)器或DC-DC轉(zhuǎn)換器包括一個輸出電壓調(diào) 整晶體管，所述輸出電壓調(diào)整晶體管包括一個控制端，所述電流限制電 路包括與所述輸出電壓調(diào)整晶體管相同的電流采樣晶體管，連接到所 述輸出電壓調(diào)整晶體管，使得流過所述電流采樣晶體管的電流與流過所 述輸出電壓調(diào)整晶體管的電流之比等于所述電流采樣晶體管的幾何尺寸 與所述輸出電壓調(diào)整晶體管的幾何尺寸之比；電流鏡像電路，連接到所 述電流采樣晶體管，用于以流過所述電流采樣晶體管的電流為參考電流 產(chǎn)生 一 個與流過所述電流采樣晶體管的電流成比例的鏡像電流；電流-電壓轉(zhuǎn)換電路，連接到所述電流鏡像電路，以產(chǎn)生一個與所述鏡像電流 成比例的電壓；電壓比較電路，連接到所述電流-電壓轉(zhuǎn)換電路和所述 輸出電壓調(diào)整晶體管的控制端，用于將所述電流-電壓轉(zhuǎn)換電路產(chǎn)生的 電壓與一個閾值電壓作比較，并在所述電流-電壓轉(zhuǎn)換電路產(chǎn)生的電壓 大于所述閾值電壓時將所述控制端的電壓限制在一個預(yù)定電壓。根據(jù)本發(fā)明的第二方面，提供了一種用于電壓調(diào)節(jié)器或DC-DC轉(zhuǎn) 換器的電流限制電路，該電壓調(diào)節(jié)器或DC-DC轉(zhuǎn)換器包括一個輸出電 壓調(diào)整晶體管，所述輸出電壓調(diào)整晶體管包括一個控制端，所述電流 限制電路包括與所述輸出電壓調(diào)整晶體管相同的電流采樣晶體管， 連接到所述輸出電壓調(diào)整晶體管，使得流過所述電流采樣晶體管的電 流與流過所述輸出電壓調(diào)整晶體管的電流之比等于所述電流采樣晶 體管的幾何尺寸與所述輸出電壓調(diào)整晶體管的幾何尺寸之比；電流鏡 像電路，連接到所述電流采樣晶體管，用于以流過所述電流采樣晶體 管的電流為參考電流產(chǎn)生一個與流過所述電流采樣晶體管的電流成 比例的鏡像電流；電流源，連接到所述電流鏡像電路；電流比較電路， 連接到所述電流源、所述電流鏡像電路和所述輸出電壓調(diào)整晶體管的控制端，用于將所述鏡像電流和所述電流源的電流作比較，并在所述 鏡像電流大于所述電流源的電流時將所述控制端的電壓限制在一個 預(yù)定電壓。根據(jù)本發(fā)明的第三方面，提供了包括本發(fā)明第一方面或第二方面 的電流限制電路的電壓調(diào)節(jié)器。根據(jù)本發(fā)明的第四方面，提供了包括本發(fā)明第一方面或第二方面的電流限制電路的DC-DC轉(zhuǎn)換器。利用本發(fā)明，當(dāng)采用電流限制電路的電壓調(diào)節(jié)器或DC-DC轉(zhuǎn)換器等 電路的負載電流為零時，該電流限制電路的電流消耗很小，基本為零。


僅以舉例的方式，參照附圖更詳細地描述本發(fā)明的優(yōu)選實施方 案。所有附圖中相同的特征和部件用相同的參考標(biāo)號表示，其中圖1示出了一種現(xiàn)有技術(shù)的用于線性穩(wěn)壓器和低壓差線性穩(wěn)壓 器的電流限制電路；圖2示出了根據(jù)本發(fā)明的一個優(yōu)選實施方案的電流限制電路；圖3示出了圖2中的電流限制電路的一種改進形式；圖4示出了包括圖3中的電流限制電路的一個低壓差線性穩(wěn)壓器；圖5示出了根據(jù)本發(fā)明的另一優(yōu)選實施方案的電流限制電路； 圖6示出了包括圖5中的電流限制電路的電壓調(diào)節(jié)器；以及 圖7示出了根據(jù)本發(fā)明的又一優(yōu)選實施方案的電流限制電路。
具體實施方式
根據(jù)本發(fā)明的電流限制電路適用于輸出電壓調(diào)整元件為晶體管的電 壓調(diào)節(jié)器或DC-DC轉(zhuǎn)換器等電路，在本文中，術(shù)語"晶體管"包括雙極 型晶體管和MOSFET。參照圖2，其中示出了根據(jù)本發(fā)明的一個優(yōu)選實施方案的電流限制 電路。該電流限制電路包括一個由MOSFET MP1構(gòu)成的電流采樣電路， MOSFET MP1用于對流過采用該電流限制電路的電壓調(diào)節(jié)器或DC-DC轉(zhuǎn)換 器等電路的輸出電壓調(diào)整元件Mpass (圖2中未示出，參見圖4中虛線框以外的部分)的電流進行采樣，流過M0SFETMP1的電流與流過該輸出 電壓調(diào)整元件的電流成一定比例。M0SFET MP1是一個與輸出電壓調(diào)整元 件Mpass類型相同的M0SFET，在該實施方案中，MOSFET MP1和該輸出電 壓調(diào)整元件均為P溝道MOSFET。該輸出電壓調(diào)整元件連接在輸入電壓和 輸出電壓之間，其控制端，即其柵極MPG，與相應(yīng)的誤差放大器EA的輸 出端和該電流限制電路連接，其源極連接到輸入電源VCC。(圖2中未 示出，參見圖4中虛線框以外的部分。)MOSFET MP1的柵極和源極分別 用于與該輸出電壓調(diào)整元件的柵極MPG和源極連接。根據(jù)M0SFET的漏極 電流特性，在MOSFET MP1和該輸出電壓調(diào)整元件的開啟電壓U刷uo等參 數(shù)相同的情況下，流過M0SFETMP1的電流與流過該輸出電壓調(diào)整元件的 電流之比等于MOSFET MP1的溝道寬長比與該輸出電壓調(diào)整元件的溝道寬 長比之比。因此，通過選擇MOSFETMP1和該輸出電壓調(diào)整元件的幾何尺 寸，可以方便地改變流過它們的電流之比。優(yōu)選地，選擇MOSFET MP1 和該輸出電壓調(diào)整元件的溝道寬長比，使得流過M0SFETMP1的電流小于 流過該輸出電壓調(diào)整元件的電流的1/1000。圖2所示的電流限制電路還包括一個電流鏡像電路、 一個電流-電壓 轉(zhuǎn)換電路和一個電壓比較電路。電流鏡像電路連接到電流采樣電路，用 于以流過所述電流采樣電路的電流為參考電流產(chǎn)生一個與流過所述電流 采樣電路的電流成比例的鏡像電流。電流-電壓轉(zhuǎn)換電路連接到電流鏡 像電路，以產(chǎn)生一個與鏡像電流成比例的電壓。電壓比較電路連接到電 流- 電壓轉(zhuǎn)換電路和上述輸出電壓調(diào)整晶體管的控制端，用于將電流-電壓轉(zhuǎn)換電路產(chǎn)生的電壓與一個閾值電壓作比較，并在電流-電壓轉(zhuǎn)換 電路產(chǎn)生的電壓大于該閾值電壓時將控制端的電壓限制在一個預(yù)定電 壓。在圖2所示的實施方案中，電流鏡像電路由兩個與MOSFETMP1類型 不同的MOSFET MN3和MN1組成，即MOSFET MN3和MN1均為N溝道MOSFET， 其中MOSFET MN1與MOSFET MP1串聯(lián)，其漏極連接到MOSFET MP1的漏極。 電流-電壓轉(zhuǎn)換電路(I-V converter )由一個電阻Rl構(gòu)成。電壓比較電 路由MOSFET MP4組成，電阻Rl連接在MOSFET MP4的柵極和源極之間， 用于在MOSFET MP4的柵極和源極之間提供偏置電壓。MOSFET MP4把電阻R1上的電壓降與其閾值電壓，即其開啟電壓的絕對值IV咖th)MP4 1,相比9較，根據(jù)比較結(jié)果決定是否把MPG節(jié)點的電壓拉高。M0SFETMN1的柵極 和漏極連接在一起，形成二極管連接方式，M0SFET MN1的源極和襯底連 接至公共的地節(jié)點。MOSFET MN3的柵極連接至MOSFET MN1的柵極，MOSFET MN3的源極和襯底連接到MOSFET MN1的源極，MOSFET MN3的漏極連接到 電阻Rl的與MOSFET MP4的柵極連接的一端。MOSFET MP4的源極和襯底 連接到MOSFET MP1的源極，MOSFET MP4的漏極連接到MOSFET MP1的柵 極。如此，流過MOSFET MN1的電流等于流過MOSFET MP1的電流，流過 MOSFET MN3的電流與流過MOSFET MN1的電流之比等于MOSFET MN3的溝 道寬長比與MOSFET MNl的溝道寬長比之比。流過MOSFET MN3的電流流 經(jīng)電阻Rl在該電阻上形成壓降。當(dāng)電阻Rl上的壓降達到MOSFET MP4 的開啟電壓的絕對值lV刷t,P4l時，MOSFET MP4導(dǎo)通。結(jié)合之前描述的圖 2所示的電流限制電路中各部件的連接關(guān)系以及該電流限制電路與包括 其的電壓調(diào)節(jié)器或DC-DC轉(zhuǎn)換器等電路的輸出電壓調(diào)整元件Mpass之間 的連接關(guān)系可知，當(dāng)MOSFET MP4導(dǎo)通時，由于MOSFET MP4的導(dǎo)通壓降 很小，所以MOSFET MP4的漏極處的電壓，即輸出電壓調(diào)整元件的柵極處 MPG的電壓被拉高并限制在接近電源電壓VCC。所以，該電流限制電路的 電流限制值，即最大允許輸出電流，近似為"冊( / 1 '(『/丄)湖.,/丄)鵬其中，1V,h)MP4l為MOSFET MP4的開啟電壓的絕對值，R1為電阻R1 的電阻值，(W/L)肌為M0SFETMN1的溝道寬長比，(W/L)圖為MOSFET MN 3 的溝道寬長比，(W/L)MPass為輸出電壓調(diào)整元件MPass的溝道寬長比， (W/L)MP!為MOSFET MP1的溝道寬長比。通常IV GS(th) MP4 l表現(xiàn)出負溫度系數(shù)，因此通過選取負溫度系數(shù)的電阻 作為電阻R1，可以實現(xiàn)溫度補償，從而減小或消除本發(fā)明的電流限制電 路受溫度變化的影響。此外，為了實現(xiàn)更好的溫度補償，還可以采用兩 個或更多個溫度系數(shù)不同的電阻形成電阻Rl。例如電阻Rl可以由負溫 度系數(shù)的高阻多晶電阻和正溫度系數(shù)的N阱電阻組成。上述最大允許輸出電流LUfflit中的項(『")則,/丄) 僅與M0SFET(『/z)MN1、 MN3、 MPass和MP1的溝道寬長比有關(guān)，不受工藝、電源電壓和溫度的影響。上述最大允許輸出電流LLWt中的另一項^^il與大多數(shù)偏置電流的變化相當(dāng)，但由于本發(fā)明中利用電流鏡像電路進行電流復(fù)制的次 數(shù)少，減少了由此導(dǎo)致的偏差，提高了電流限制的精確性。因此，本發(fā) 明的電流限制電路受工藝的影響較小，不同電流限制電路之間的一致性較好。此外，為了實現(xiàn)更準確的電流限制，還可以通過從電阻R1引出適 當(dāng)?shù)亩俗庸┰谏a(chǎn)后通過修調(diào)來改變電阻Rl的電阻值使用，從而補償工 藝上的偏差。根據(jù)上文的描述可知，在采用圖2所示的電流限制電路的電壓調(diào)節(jié) 器或DC-DC轉(zhuǎn)換器等電路中的被采樣器件(輸出電壓調(diào)整元件MPass) 的電流為零時，流過M0SFET MP1的電流也應(yīng)為零，流過M0SFET MN1和 MN3的電流也為零，電阻R1上的電壓應(yīng)為零，M0SFETMP4處于截止?fàn)顟B(tài)， 其中沒有電流通過。因此，電流限制電路為零電流消耗。但是由于電壓 調(diào)節(jié)器或DC-DC轉(zhuǎn)換器等電路中通常存在輸出電壓反饋電阻網(wǎng)絡(luò)，所以 即使這些電路的負載電流為零，流過它們的被采樣器件(即電壓調(diào)節(jié)器或 DC-DC轉(zhuǎn)換器等的輸出電壓調(diào)整元件)的電流通常仍不會為零。不過，此 時流過被采樣器件的電流會非常小，此電流應(yīng)等于輸出電壓反饋電阻網(wǎng) 絡(luò)的電流消耗。在這里以輸出電壓反饋電阻網(wǎng)絡(luò)的電流消耗為lpA為 例，來說明本發(fā)明的電流限制電路的靜態(tài)電流消耗。如果在圖2所示的 電流限制電路中MOSFETMPl的溝道寬長比與被采樣器件MPass的溝道寬 長比之比為1/1000， M0SFET MN3與MN1的寬長比之比為1/10，則該電 流限制電路中M0SFET MP1所在的支路消耗lnA電流，M0SFET MN3所在 的支路消耗0. lnA電流，因而總靜態(tài)電流消耗為1. lnA;納安級的電流 在一般應(yīng)用中可忽略。在具體設(shè)計中還可以通過減小M0SFETMP1的溝道 寬長比與被采樣器件的溝道寬長比之比和M0SFETMN3與MN1的溝道寬長 比之比進一步減小此靜態(tài)電流消耗。如果圖2所示的電流限制電路中 M0SFET MP1的溝道寬長比與^皮采樣器件MPass的溝道寬長比之比為 1/10000， M0SFET MN3與MN1的溝道寬長比之比為1/10,則總共消耗 0. llnA電流。一般將MOSFET MN1和MN3的溝道長度L設(shè)計得較大，這樣有利于減 小溝長調(diào)制效應(yīng)，從而^f吏流過MOSFET MN3的電流與流過MOSFET MN1的 電流之間的比例關(guān)系更精確。另外，在設(shè)計中為了保證良好的電流匹配，MOSFET MN3和MN1采用相同寬度和長度的單元器件組成，但它們各自采 用的單元器件的數(shù)量可以不同。例如，組成MOSFET MN1和MN3的單元器 件的寬度和長度均可以分別為W=20|am,L=4pm;而組成MOSFET MNl的 單元器件的數(shù)量為mMN1=40，組成MOSFET MN3的單元器件的數(shù)量為mMN3=l。 如此，則流過MOSFET MNl的電流為流過MOSFET MN3的電流的40倍。另外，為了提高電流限制電路的反應(yīng)速度，通常將MOSFETMP4的溝 道長度L設(shè)計得較小，使MOSFET MP4的溝道寬長比為一個較大的值。例 如，MOSFET MP4的溝道寬度和長度可以分別是W-lOjum， L=0.5pm;如 此，則其溝道寬長比為20。 MOSFET MP4的溝道寬長比還可以大于20?，F(xiàn)在參照圖3和4，圖3示出了圖2中的電流限制電路的一種改進 形式，圖4示出了包括圖3中的電流限制電路的一個低壓差線性穩(wěn)壓器， 低壓差線性穩(wěn)壓器是電壓調(diào)節(jié)器中的一種。與圖2中的電流限制電路相 比，圖3所示的改進形式的電流限制電路增加了兩個P溝道MOSFETMP2、 MP3和一個N溝道MOSFET MN2。 MOSFET MP2串聯(lián)連接在MOSFET MPl和 MNl之間，其源極連接到MOSFET MPl的漏極，其漏極連接到MOSFET MNl 的漏極，其柵極連接到MOSFET MP3的柵極。MOSFET MP3的柵極和漏極 連接在一起，MOSFET MP3的源極連接到采用圖3的電流限制電路的電壓 調(diào)節(jié)器或DC-DC轉(zhuǎn)換器等電路的輸出電壓調(diào)整元件Mpass (圖3中未示 出，參見圖4中虛線框以外的部分)的漏極。MOSFET MN2的柵極和源極 分別連接到MOSFET MNl的柵極和源極，MOSFET MN2的漏極連接到MOSFET MP3的漏極。MOSFET MN2與MOSFET MNl連接成電流鏡像電路，用于為 MOSFET MP3提供偏置電流。MOSFET MP2和MP3用來限制MOSFET MPl的 漏極電壓與輸出電壓調(diào)整元件的漏極電壓相等，以使流過MOSFET MPl 的電流與流過輸出電壓調(diào)整元件的電流之間的比例關(guān)系更精確。一般設(shè)計(W/L)MP2/ (W/L)MP3=(W/L)MN1/ (W/L)MN2，其中(W/L)贈為MOSFET MP2的溝道寬長比，(W/L)MP3為MOSFET MP3的溝道寬長比，(W/L)MN1為 MOSFET MNl的溝道寬長比，(W/L)觀為MOSFET MN2的溝道寬長比。圖3所示的電流限制電路的其他方面均與圖2所示的電流限制電路 相同，這里不再贅述。除了虛線框以內(nèi)的電流限制電路以外，圖4所示的低壓差線性穩(wěn)壓 器還包括一個誤差放大器EA、 一個連接在輸入電壓VCC和輸出電壓Vo之間的輸出電壓調(diào)整元件MPass (圖4中其為一個P溝道MOSFET)、分 別連接在輸出電壓調(diào)整元件MPass的漏極和誤差放大器EA的同相輸入端 之間和誤差放大器EA的同相輸入端和公共的地節(jié)點之間的兩個電阻Rfl 和Rf2。誤差放大器EA的反相輸入端連接到一個參考電壓源Ref，其輸 出端連接到輸出電壓調(diào)整元件MPass的控制端，即MOSFETMPass的柵極 MPG。 M0SFET MPass的柵極還連接到該低壓差線性穩(wěn)壓器的電流限制電 路，其源極連接到輸入電壓VCC。另外，負載RL和旁路電容Co連接在 輸出電壓Vo和公共的地節(jié)點之間。通過反饋回路利用誤差放大器EA對 輸出電壓調(diào)整元件MPass進行控制以控制輸出電壓Vo是本領(lǐng)域已知的， 這里不再進行贅述?，F(xiàn)在參照圖5，圖5示出了才艮據(jù)本發(fā)明的另一優(yōu)選實施方案的電流 限制電路，圖6示出了包括圖5中的電流限制電路的電壓調(diào)節(jié)器。圖5 所示的電流限制電路適用于輸出電壓調(diào)整元件為雙極型晶體管的電壓調(diào) 節(jié)器或DC-DC轉(zhuǎn)換器等電路。與圖2所示的電流限制電路相比，圖5所 示的電流限制電路分別用PNP晶體管PNP1和PNP4代替了圖2中的P溝 道MOSFET MP1和MP4，分別用NPN晶體管NPN1和NPN3代替了圖2中的 N溝道MOSFET MN1和MN3。圖5和6中的電阻R1、雙極型晶體管PNP1、 PNP4、 NPN1和NPN3在連接關(guān)系上和功能上分別對應(yīng)圖2中的電阻R1、 M0SFET MP1、 MP4、 MN1和MN3，其中雙極型晶體管的基極、發(fā)射極和集 電極分別對應(yīng)于MOSFET的柵極、源極和漏極。在圖5和6所示的電路中， 由PNP晶體管PNP1構(gòu)成電流采樣電路，由NPN晶體管NPN1和NPN3構(gòu)成 電流鏡像電路，由電阻Rl構(gòu)成電流-電壓轉(zhuǎn)換電路，由PNP晶體管PNP4 構(gòu)成電壓比較電路。電阻Rl在PNP晶體管PNP4的基極和發(fā)射極之間提 供偏置電壓。PNP晶體管PNP4把電阻Rl上的電壓降與其閾值電壓，即 其導(dǎo)通電壓的絕對值lVbeP^1，相比較，根據(jù)比較結(jié)果決定是否把MPG節(jié) 點的電壓拉高。結(jié)合雙極型晶體管的電流特性和之前參照圖2和4進行的有關(guān)描述 可知，在圖5和6所示的電路中，流過雙極型晶體管PNP1的電流與流過 輸出電壓調(diào)整元件PNP2的電流之比等于雙極型晶體管PNP1的發(fā)射極面 積與輸出電壓調(diào)整元件PNP2的發(fā)射極面積之比，流過雙極型晶體管NPN1 的電流等于流過雙極型晶體管PNP1的電流，流過雙極型晶體管NPN3的電流與流過雙極型晶體管NPN1的電流之比等于雙極型晶體管NPN3的發(fā) 射極面積與雙極型晶體管NPN1的發(fā)射極面積之比。流過雙極型晶體管 NPN3的電流流經(jīng)電阻R1在該電阻上形成壓降。當(dāng)電阻R1上的壓降達到雙極型晶體管PNP4的導(dǎo)通電壓的絕對值IVbePNP4l時，雙極型晶體管PNP4導(dǎo)通。這樣，即可確定該實施方案的電流限制電路的電流限制值。圖5和6所示的電路的其他方面以及有關(guān)部件的設(shè)計上的考慮等與圖2和4所示的電路相同或類似，這里不再贅述?，F(xiàn)在參照圖7，其中示出了根據(jù)本發(fā)明的另一優(yōu)選實施方案的電流限制電路。與圖2中的電流限制電路相比，圖7所示的電流限制電路用一個電流源II代替了電阻Rl。下面對圖7所示的電流限制電路進行詳細描述。如圖7所示，該電流限制電路包括一個由M0SFETMP1構(gòu)成的電流采 樣電路，M0SFET MP1用于對流過采用該電流限制電路的電壓調(diào)節(jié)器或 DC-DC轉(zhuǎn)換器等電路的輸出電壓調(diào)整元件Mpass (圖7中未示出，參見圖 4中虛線框以外的部分)的電流進行采樣，流過M0SFETMP1的電流與流 過該輸出電壓調(diào)整元件的電流成一定比例。M0SFET MP1是一個與輸出電 壓調(diào)整元件Mpass類型相同的M0SFET，在該實施方案中，M0SFET MP1 和該輸出電壓調(diào)整元件均為P溝道MOSFET。該輸出電壓調(diào)整元件連接在 輸入電壓和輸出電壓之間，其控制端，即其柵極MPG,與相應(yīng)的誤差放 大器EA的輸出端和該電流限制電路連接，其源極連接到輸入電源VCC。 (圖7中未示出，參見圖4中虛線框以外的部分。)M0SFET MP1的柵極 和源極分別用于與該輸出電壓調(diào)整元件的柵極MPG和源極連接。根據(jù) M0SFET的漏極電流特性，在M0SFET MP1和該輸出電壓調(diào)整元件的開啟 電壓U刷tw等參數(shù)相同的情況下，流過M0SFET MP1的電流與流過該輸出 電壓調(diào)整元件的電流之比等于MOSFET MP1的溝道寬長比與該輸出電壓調(diào) 整元件的溝道寬長比之比。因此，通過選擇M0SFETMP1和該輸出電壓調(diào) 整元件的幾何尺寸，可以方便地改變流過它們的電流之比。優(yōu)選地，選 擇M0SFET MP1和該輸出電壓調(diào)整元件的溝道寬長比，使得流過MOSFET MP1的電流小于流過該輸出電壓調(diào)整元件的電流的1/1000。圖7所示的電流限制電路還包括一個電流鏡像電路、 一個電流源和 一個電流比較電路。電流鏡像電路連接到電流采樣電路，用于以流過上述電流采樣電路的電流為參考電流產(chǎn)生一個與流過所述電流采樣電路的 電流成比例的鏡像電流。電流源連接到電流鏡像電路。電流比較電路連 接到電流源、電流鏡像電路和輸出電壓調(diào)整晶體管的控制端，用于將鏡 像電流和電流源的電流作比較，并在鏡像電流大于電流源的電流時將控 制端的電壓限制在一個預(yù)定電壓。在圖7所示的實施方案中，電流鏡像電路由兩個與M0SFETMP1類型 不同的MOSFET MN3和MN1組成，即MOSFET MN3和MN1均為N溝道MOSFET， 其中MOSFET MN1與MOSFET MP1串聯(lián)，其漏極連接到MOSFET MP1的漏極。 電流比較電路由一個MOSFET MP4組成，用于比較流過MOSFET MN3的電 流和電流源II的電流，根據(jù)比較結(jié)果決定是否將MPG節(jié)點的電壓拉高。 MOSFET MN1的柵極和漏極連接在一起，形成二極管連接方式，MOSFET MN1 的源極和襯底連接至公共的地節(jié)點。MOSFET MN3的柵極連接至MOSFET MN1的柵極，MOSFET MN3的源極和襯底連接到MOSFET MN1的源極，MOSFET MN3的漏極連接到電流源II的與MOSFET MP4的柵極連接的負極端。 MOSFET MP4的源極和襯底連接到MOSFET MP1的源極，MOSFET MP4的漏 極連接到MOSFET MP1的柵極。如此，流過MOSFET MN1的電流等于流過MOSFET MP1的電流，流過 MOSFET MN3的電流與流過MOSFET MN1的電流之比等于MOSFET MN3的溝 道寬長比與MOSFET MN1的溝道寬長比之比。當(dāng)MOSFET MN3的漏極電流 小于電流源II的電流時，MOSFET MP4的柵極電壓會被電流源II拉高至 電源電壓VCC, MOSFET MP4將截止，而不會限制采用圖7所示的電流限 制電路的電壓調(diào)節(jié)器或DC-DC轉(zhuǎn)換器等的輸出電流；當(dāng)MOSFETMN3的漏 極電流大于電流源II的電流時，MOSFET MP4的柵極電壓會被MOSFET MN3 拉低至接近地電位，MOSFET MP4將導(dǎo)通，從而起到限制上述電壓調(diào)節(jié)器 等的輸出電流的作用。結(jié)合之前描述的圖7所示的電流限制電路中各部 件的連接關(guān)系以及該電流限制電路與包括其的電壓調(diào)節(jié)器或DC-DC轉(zhuǎn)換 器等電路的輸出電壓調(diào)整元件Mpass之間的連接關(guān)系可知，當(dāng)MOSFET MP4導(dǎo)通時，由于MOSFET MP4的導(dǎo)通壓降很小，所以MOSFET MP4的漏 極處的電壓，即輸出電壓調(diào)整元件的柵極處MPG的電壓被拉高并限制在 接近電源電壓VCC。所以，該電流限制電路的電流限制值，即最大允許 輸出電流，近似為'眉" (『/丄)鵬(紐)其中，II為電流源II的電流值，(W/L)隨為M0SFET MN1的溝道寬 長比，(W/L),為M0SFET MN3的溝道寬長比，(W/L)MPass為輸出電壓調(diào)整 元件MPass的溝道寬長比，(W/L)鵬為M0SFET MP1的溝道寬長比。為了實現(xiàn)對電流限制閾值進行溫度補償，即實現(xiàn)隨溫度變化較小 的電流限制閾值，電流源II需采用隨溫度變化較小的電流。上述最大允許輸出電流LUrait中的項.(『")緣咖僅與M0SFETA/尸lMN1、 MN3、 MPass和MP1的溝道寬長比有關(guān)，不受工藝、電源電壓和溫 度的影響。上述最大允許輸出電流Luw中的另一項II可能會隨工藝的 變化而有較大變化。如果對電流限制閾值準確性要求很高，可以通過引 出適當(dāng)?shù)亩俗右栽谏a(chǎn)完成后進行修調(diào)來提高準確性；當(dāng)然，這樣會增 加生產(chǎn)成本。對于大多數(shù)應(yīng)用來說，+/_30%的電流限制閾值變化是可以 接受的，并且一般正確設(shè)計的芯片內(nèi)部的參考電流源都可以達到該精度。 因此，通過采取相應(yīng)的手段，可以使本發(fā)明的電流限制電路受工藝的影 響較小，使不同電流限制電路之間的一致性較好。此外，為了實現(xiàn)更準 確的電流限制，在對電流限制閾值準確性要求很高的應(yīng)用時，可用從芯 片外部接入一個準確的參考電流源。在采用圖7所示的電流限制電路的電壓調(diào)節(jié)器或DC-DC轉(zhuǎn)換器等電 路中的被采樣器件(輸出電壓調(diào)整元件MPass)的電流為零時，流過 M0SFET MP1的電流也應(yīng)為零，流過M0SFET MN1和MN3的電流也為零， M0SFET MP4處于截止?fàn)顟B(tài)，其中沒有電流通過。因此，電流限制電路為 零電流消耗。但是由于電壓調(diào)節(jié)器或DC-DC轉(zhuǎn)換器等電路中通常存在輸 出電壓反饋電阻網(wǎng)絡(luò)，所以即使這些電路的負栽電流為零，流過它們的 被采樣器件(即電壓調(diào)節(jié)器或DC-DC轉(zhuǎn)換器等的輸出電壓調(diào)整元件)的電 流通常仍不會為零。不過，此時流過被采樣器件的電流會非常小，此電 流應(yīng)等于輸出電壓反饋電阻網(wǎng)絡(luò)的電流消耗。在這里以輸出電壓反饋電 阻網(wǎng)絡(luò)的電流消耗為1 p A為例，來說明本發(fā)明的電流限制電路的靜態(tài)電 流消耗。如果在圖7所示的電流限制電路中M0SFETMP1的溝道寬長比與 被采樣器長比之比為1/10，則該電流限制電路中MOSFET MP1所在的支路消耗lnA 電流，MOSFET MN3所在的支路消耗0. lnA電流，因而總靜態(tài)電流消耗為 l.lnA;納安級的電流在一般應(yīng)用中可忽略。在具體設(shè)計中還可以通過減 小MOSFET MP1的溝道寬長比與被采樣器件的溝道寬長比之比和MOSFET MN3與MN1的溝道寬長比之比進一步減小此靜態(tài)電流消耗。如果圖7所 示的電流限制電路中MOSFETMP1的溝道寬長比與被采樣器件MPass的溝 道寬長比之比為1/10000， MOSFET MN3與MNl的溝道寬長比之比為1/10， 則總共消耗0. llnA電流。圖7所示的電流限制電路的其他方面和其他部件例如MOSFET MPl、 MN1、 MN3、 MP4的設(shè)計上的考慮與圖2所示的電流限制電路相同，這里 不再贅述?？梢酝ㄟ^增加兩個P溝道MOSFET MP2、MP3和一個N溝道MOSFET MN2， 對圖7所示的電流限制電路進行與圖2所示的電流限制電路類似的改進。 MOSFET MP2串聯(lián)連接在MOSFET MPl和MN1之間，其源極連接到MOSFET MPl 的漏極，其漏極連接到MOSFET MNl的漏極，其柵極連接到MOSFET MP3 的柵極。MOSFET MP3的柵極和漏極連接在一起，MOSFET MP3的源極連接 到采用圖3的電流限制電路的電壓調(diào)節(jié)器或DC-DC轉(zhuǎn)換器等電路的輸出 電壓調(diào)整元件Mpass (圖7中未示出，參見圖4中虛線框以外的部分) 的漏極。MOSFET MN2的柵極和源極分別連接到MOSFET MNl的柵極和源 極，MOSFET MN2的漏極連接到MOSFET MP3的漏極。MOSFET MN2與MOSFET MN1連接成電流源電路，用于為MOSFET MP3提供偏置電流。MOSFET MP2 和MP3用來限制MOSFET MPl的漏極電壓與輸出電壓調(diào)整元件的漏極電壓 相等，以4吏流過MOSFET MPl的電流與流過輸出電壓調(diào)整元件的電流之間 的比例關(guān)系更精確。同樣地， 一般設(shè)計(W/L) MP2/ (W/L) MP3= (W/L)隨/ (W/L) MN2，其中(W/L) MP2 為MOSFET MP2的溝道寬長比，(W/L)^為MOSFET MP3的溝道寬長比， (W/L)肌為MOSFET MNl的溝道寬長比，(W/L)顧2為MOSFET MN2的溝道寬 長比。本發(fā)明不需要現(xiàn)有技術(shù)的電流限制電路中復(fù)雜的電流環(huán)路放大器， 節(jié)省了芯片面積，可以提供芯片面積較小的電流限制電路及包含該電流 限制電路的電壓調(diào)節(jié)器或DC-DC轉(zhuǎn)換器等。本發(fā)明的電流限制電路未使用基本偏置電流，不影響包括本發(fā)明的 電流限制電路的電路中其他部分的基本偏置電流電路的設(shè)計。與此相反， 例如對于圖1所示的現(xiàn)有技術(shù)的電流限制電路，為了實現(xiàn)較好的溫度補 償，通常需要把包括該電流限制電路的整個電路的基本偏置電流設(shè)計為接近零溫度系數(shù)的；但其他也使用基本偏置電流的基準電壓源電路或誤 差放大器電路可能需要正溫度系數(shù)的偏置電流，因此就會產(chǎn)生問題。而 如果為該現(xiàn)有技術(shù)的電流限制電路設(shè)計單獨的基本偏置電流，則會導(dǎo)致 成本等方面的問題。在閱讀本說明書的基礎(chǔ)上，本領(lǐng)域的技術(shù)人員應(yīng)該理解，圖2、 5和7所示的電流限制電路中的有些對應(yīng)部分可以互換使用，例如圖2和7 中的電流鏡像電路與圖5中的電流鏡像電路，圖2中的電壓比較電路與 圖5中的電壓比較電路等；另外，本發(fā)明的電流限制電路中可使用的晶 體管的類型不限于附圖示出的類型和類型組合。盡管描述了本發(fā)明的上述實施方案，但通過閱讀和掌握本發(fā)明的 原則和教導(dǎo)，本領(lǐng)域的技術(shù)人員可對這里公開的實施方案進行各種改 型，而不脫離本發(fā)明的實質(zhì)和范圍。因而，本發(fā)明的范圍由附在這里 的權(quán)利要求限定。
權(quán)利要求
1.用于電壓調(diào)節(jié)器或DC-DC轉(zhuǎn)換器的電流限制電路，該電壓調(diào)節(jié)器或DC-DC轉(zhuǎn)換器包括一個輸出電壓調(diào)整晶體管(MPass，PNP2)，所述輸出電壓調(diào)整晶體管包括一個控制端(MPG)，所述電流限制電路包括與所述輸出電壓調(diào)整晶體管相同的電流采樣晶體管(MP1，PNP1)，連接到所述輸出電壓調(diào)整晶體管，使得流過所述電流采樣晶體管的電流與流過所述輸出電壓調(diào)整晶體管的電流之比等于所述電流采樣晶體管的幾何尺寸與所述輸出電壓調(diào)整晶體管的幾何尺寸之比；電流鏡像電路，連接到所述電流采樣晶體管，用于以流過所述電流采樣晶體管的電流為參考電流產(chǎn)生一個與流過所述電流采樣晶體管的電流成比例的鏡像電流；電流-電壓轉(zhuǎn)換電路(R1)，連接到所述電流鏡像電路，以產(chǎn)生一個與所述鏡像電流成比例的電壓；電壓比較電路(MP4，PNP4)，連接到所述電流-電壓轉(zhuǎn)換電路和所述輸出電壓調(diào)整晶體管的控制端，用于將所述電流-電壓轉(zhuǎn)換電路產(chǎn)生的電壓與一個閾值電壓作比較，并在所述電流-電壓轉(zhuǎn)換電路產(chǎn)生的電壓大于所述閾值電壓時將所述控制端的電壓限制在一個預(yù)定電壓。
2. 根據(jù)權(quán)利要求1的電流限制電路，其特征在于，所述輸出電 壓調(diào)整晶體管和所述電流采樣晶體管為M0SFET，所述電流采樣晶體 管的柵極和源極分別連接到所述輸出電壓調(diào)整晶體管的柵極和源極， 所述控制端為所述輸出電壓調(diào)整晶體管的柵極，所述幾何尺寸為溝道 寬長比。
3. 根據(jù)權(quán)利要求1的電流限制電路，其特征在于，所述輸出電 壓調(diào)整晶體管和所述電流采樣晶體管為雙極型晶體管，所述電流采樣 晶體管的基極和發(fā)射極分別連接到所述輸出電壓調(diào)整晶體管的基極 和發(fā)射極，所述控制端為所述輸出電壓調(diào)整晶體管的基極，所述幾何 尺寸為發(fā)射極面積。
4. 根據(jù)權(quán)利要求1的電流限制電路，其特征在于，所述電流鏡 像電路包括兩個相同的第一晶體管(MN1, NPN1 )和第二晶體管(MN3， NPN3),其中第一晶體管與所述電流采樣晶體管串聯(lián)，第二晶體管連接到所述電流-電壓轉(zhuǎn)換電路，并且第一晶體管和第二晶體管相連， 使得所述鏡像電流與流過所述電流采樣晶體管的電流之比等于第二 晶體管的幾何尺寸與第一晶體管的幾何尺寸之比，其中所述第一和第二晶體管為柵極和源極分別相連的相同類型的M0SFET,所述幾何尺 寸為溝道寬長比。
5. 根據(jù)權(quán)利要求1的電流限制電路，其特征在于，所述電流鏡 像電路包括兩個相同的第一晶體管(MN1, NPN1 )和第二晶體管(MN3， NPN3)，其中第一晶體管與所述電流采樣晶體管串聯(lián)，第二晶體管連 接到所述電流-電壓轉(zhuǎn)換電路，并且第一晶體管和第二晶體管相連， 使得所述鏡像電流與流過所述電流采樣晶體管的電流之比等于第二 晶體管的幾何尺寸與第一晶體管的幾何尺寸之比，其中所述第一和第 二晶體管為基極和發(fā)射極分別相連的相同類型的雙極型晶體管，所述 幾何尺寸為發(fā)射極面積。
6. 根據(jù)權(quán)利要求1的電流限制電路，其特征在于，所述電壓比 較電路是一個與所述輸出電壓調(diào)整晶體管相同的晶體管。
7. 根據(jù)權(quán)利要求6的電流限制電路，其特征在于，所述輸出電 壓調(diào)整晶體管為P溝道M0SFET，所述閾值電壓是所述電壓比較電路 的開啟電壓的絕對值，當(dāng)所述電流-電壓轉(zhuǎn)換電路產(chǎn)生的電壓達到所 述閾值電壓時，所述電壓比較電路將所述控制端的電壓限制在所述預(yù) 定電壓，或者所述輸出電壓調(diào)整晶體管為PNP晶體管，所述閾值電壓 是所述電壓比較電路的導(dǎo)通電壓的絕對值，當(dāng)所述電流-電壓轉(zhuǎn)換電 路產(chǎn)生的電壓達到所述閾值電壓時，所述電壓比較電路將所述控制端 的電壓限制在所述預(yù)定電壓。
8. 根據(jù)權(quán)利要求1-7中任一項的電流限制電路，其特征在于， 所述電流-電壓轉(zhuǎn)換電路是電阻，所述鏡像電流流過所述電阻在所述 電阻兩端產(chǎn)生所述與所述鏡像電流成比例的電壓。
9. 根據(jù)權(quán)利要求8的電流限制電路，其特征在于，所述電阻由 兩個或更多個溫度系數(shù)不同的電阻組成。
10. 根據(jù)權(quán)利要求1的電流限制電路，其特征在于，所述電流采 樣晶體管的幾何尺寸與所述輸出電壓調(diào)整晶體管的幾何尺寸之比小 于1/1000。
11. 根據(jù)權(quán)利要求1的電流限制電路，其特征在于，所述輸出電壓調(diào)整晶體管和所述電流采樣晶體管為P溝道M0SFET，所述電流采 樣晶體管的柵極和源極分別連接到所述輸出電壓調(diào)整晶體管的柵極 和源極，所述控制端為所述輸出電壓調(diào)整晶體管的柵極，所述幾何尺 寸為溝道寬長比，所述電流鏡像電路包括第一 N溝道M0SFET (MN1) 和第二 N溝道M0SFET (MN3 )，第一 N溝道M0SFET串聯(lián)連接到所述 電流采樣晶體管，其漏極連接到所述電流采樣晶體管的漏極，第二N 溝道M0SFET的漏極連接到所述電流-電壓轉(zhuǎn)換電路，第一和第二 N 溝道M0SFET的柵極和源極分別相連。
12. 根據(jù)權(quán)利要求11的電流限制電路，其特征在于，所述電流 -電壓轉(zhuǎn)換電路是一個電阻(Rl),所述電壓比較電路是一個P溝道 M0SFET(MP4)，所述電阻連接在所述電壓比較電路的柵極和源極之 間，所述第二 N溝道M0SFET (MN3)的漏極連接到所述電壓比較電路 的柵極，所述電壓比較電路的漏極連接到所述控制端，所述閾值電壓 是所述電壓比較電路的開啟電壓的絕對值，所述預(yù)定電壓是所述電壓 比較電路的源極電壓與其源極-漏極導(dǎo)通壓降之差。
13. 根據(jù)權(quán)利要求12的電流限制電路，其特征在于，所述電壓 比較電路的源極連接到所述輸出電壓調(diào)整晶體管的源極。
14. 根據(jù)權(quán)利要求11的電流限制電路，其特征在于，所述電流 限制電路還包括源極分別連接到所述電流采樣晶體管的漏極和所述 輸出電壓調(diào)整晶體管的漏極的第三P溝道M0SFET (MP2 )和第四P溝 道M0SFET(MP3)，用于使所述電流采樣晶體管的漏極電壓和所述輸 出電壓調(diào)整晶體管的漏極電壓相等，所述第四P溝道MOSFET的柵極 和漏極連接到所述第三P溝道MOSFET的柵極，其中所述電流限制電 路還包括第五N溝道MOSFET (MN2 )，用于為所述第四P溝道MOSFET 提供偏置電流，所述第三P溝道M0SFET的漏極連接到所述第一 N溝 道M0SFET(MN1)的漏極，所述第五N溝道M0SFET的柵極和源極分 別連接到所述第一 N溝道M0SFET的柵極和源極，所述第五N溝道 M0SFET的漏極連接到所述第四P溝道M0SFET (MP3)的漏極。
15. 根據(jù)權(quán)利要求14的電流限制電路，其特征在于，所述第四 P溝道M0SFET (MP3)的溝道寬長比與所述第三P溝道M0SFET ( MP2 ) 的溝道寬長比之比等于所述第五N溝道MOSFET (MN2)的溝道寬長比 與所述第一 N溝道MOSFET (MN1 )的溝道寬長比之比。
16. 根據(jù)權(quán)利要求l-5、 10-11、 14和15中任一項的電流限制 電路，其特征在于，分別用一個電流源(II )和一個電流比較電路(MP4) ^C替所述電流-電壓轉(zhuǎn)換電路和所述電壓比較電路，所述電流比較電 路連接到所述電流鏡像電路、所述電流源以及所述輸出電壓調(diào)整晶體 管的控制端，用于將所述鏡像電流和所述電流源的電流作比較，并在 所述鏡像電流大于所述電流源的電流時將所述控制端的電壓限制在 一個預(yù)定電壓。
17. 根據(jù)權(quán)利要求16的電流限制電路，當(dāng)引用權(quán)利要求ll時， 其特征在于，所述電流比較電路是一個P溝道MOSFET (MP4),所述 電流源的正極端和負極端分別連接到所述電流比較電路的源極和柵 極，所述第二 N溝道M0SFET (MN3)的漏極連接到所述電流比較電路 的柵極，所述電流比較電路的漏極連接到所述控制端，所述預(yù)定電壓 是所述電流比較電路的源極電壓與其源極-漏極導(dǎo)通壓降之差。
18. 根據(jù)權(quán)利要求17的電流限制電路，其特征在于，所述電流 比較電路的源極連接到所述輸出電壓調(diào)整晶體管的源極。
19. 一種電壓調(diào)節(jié)器，包括權(quán)利要求1 - 18中任一項的電流限制 電路。
20. —種DC-DC轉(zhuǎn)換器，包括權(quán)利要求1-18中任一項的電流限 制電路。
全文摘要
用于輸出電壓調(diào)整元件為晶體管的電壓調(diào)節(jié)器的電流限制電路，包括與輸出電壓調(diào)整晶體管相同并連接到它的電流采樣晶體管，使得流過電流采樣晶體管的電流與流過輸出電壓調(diào)整晶體管的電流之比等于電流采樣晶體管與輸出電壓調(diào)整晶體管的幾何尺寸之比；電流鏡像電路，連接到電流采樣晶體管，用于以流過電流采樣晶體管的電流為參考電流產(chǎn)生一個與參考電流成比例的鏡像電流；電流-電壓轉(zhuǎn)換電路，連接到電流鏡像電路，以產(chǎn)生一個與鏡像電流成比例的電壓；電壓比較電路，連接到電流-電壓轉(zhuǎn)換電路和輸出電壓調(diào)整晶體管的控制端，用于將電流-電壓轉(zhuǎn)換電路產(chǎn)生的電壓與一個閾值電壓作比較，并在前者大于后者時將控制端的電壓限制在一個預(yù)定電壓。
文檔編號G05F1/569GK101256421SQ20071030434
公開日2008年9月3日 申請日期2007年12月27日 優(yōu)先權(quán)日2007年12月27日
發(fā)明者航 尹, 釗 王, 田文博 申請人:北京中星微電子有限公司