專利名稱：帶隙基準電壓參考電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及模擬電路設計技術(shù)領(lǐng)域，特別是一種無需任何電阻元 件的低功耗帶隙基準電壓參考電路。
背景技術(shù)：
在模擬電路設計中，基準電壓參考電路是許多重要功能模塊必不 可少的組成單元之一。電壓基準的目的是建立一個與溫度、工藝和電 源電壓變化無關(guān)的直流電壓源。
目前公認的電壓基準技術(shù)為帶隙電壓基準。 一種帶隙電壓基準利 用與絕對溫度成正比的電路，來抵消雙極型晶體管基區(qū)一發(fā)射區(qū)電壓 的負溫度特性，從而得到恒定的輸出基準電壓，輸出電壓值一般為硅
的帶隙電壓1.25V左右。而且?guī)峨妷夯鶞士梢栽诓煌碾娫措妷汉?工藝條件以及較寬的工作溫度范圍下保持穩(wěn)定。
雙極型晶體管的基區(qū)一發(fā)射區(qū)電壓具有負溫度系數(shù)，一般情況下， 此溫度系數(shù)大約為-1.5mV/。C。當兩個雙極型晶體管工作在不相等的電 流密度下，它們的基區(qū)一發(fā)射區(qū)電壓的差值就與絕對溫度成正比。一 般情況下，差值的溫度系數(shù)是單個雙極型晶體管基區(qū)一發(fā)射區(qū)電壓溫 度系數(shù)的三分之一到六分之一。
在傳統(tǒng)的帶隙基準電路中， 一般采用兩個不同的電阻值之比來放 大兩個雙極型晶體管的基區(qū)一發(fā)射區(qū)電壓的差值，使其和單個雙極型 晶體管基區(qū)一發(fā)射區(qū)電壓的溫度系數(shù)相抵消，這樣得到了具有零溫度 系數(shù)的基準電壓。
傳統(tǒng)的CMOS工藝流程中采用硅化工藝來減小多晶硅和擴散區(qū)的 薄膜電阻，從而增大了所需的電阻的長度和面積。部分工藝流程可以 采用硅化阻擋層來增大電阻值，與此同時增加了工藝的成本。而在傳 統(tǒng)帶隙基準電壓參考電路中， 一般采用大電阻來達到低功耗的要求，這樣也使得電路的成本大大增加。
基準電壓電路設計須考慮的一個因素是其電路所需的尺寸或者芯 片面積。通常，基準電壓電路的尺寸由集成電路的主電路設計來決定。 減小基準電壓電路所需的面積，有助于使得電路芯片面積最小化或增 加供主電路設計所用的面積，從而減小芯片成本。
此外，CMOS工藝中提供的電阻具有一定的溫度系數(shù)，從而影響 輸出基準電壓的性能，而工藝廠商提供的電阻模型往往精度較低，因 此傳統(tǒng)的帶隙基準電壓參考電路性能往往受限于電阻的性能和模型的 精確程度。
隨著深亞微米集成電路工藝和手持移動設備產(chǎn)業(yè)的飛速發(fā)展，低 功耗的模擬電路設計正成為研究的熱點。在傳統(tǒng)的基準電路里，為了 降低功耗，往往會采用大面積的電阻。如果能夠作出無需電阻元件的 基準電路，則可以大大降低其功耗和成本。

發(fā)明內(nèi)容
(一) 要解決的技術(shù)問題
有鑒于此，本發(fā)明的主要目的在于提供一種無需任何電阻元件的 低功耗帶隙基準電壓參考電路，以降低帶隙基準電壓參考電路的功耗 和成本。
(二) 技術(shù)方案
為了達到上述目的，本發(fā)明的技術(shù)方案是這樣實現(xiàn)的 一種帶隙基準電壓參考電路，該電路包括
一 VBE電壓產(chǎn)生器11，該VBE電壓產(chǎn)生器11包括一個用于產(chǎn)生兩 支路參考電路的自偏置電流源lll，以及耦合于該自偏置電流源iu的 用于產(chǎn)生兩路VBE電壓的偏置發(fā)生器112;
一基準電壓調(diào)節(jié)器12，該基準電壓調(diào)節(jié)器12包括運算跨導放大器
121和基準電壓調(diào)節(jié)單元122，用于產(chǎn)生一個恒定的基準電壓。
上述方案中，所述VBE電壓產(chǎn)生器11產(chǎn)生第一路VBE電壓和第二 路VBE電壓，所述第一路VBE電壓直接耦合到所述基準電壓調(diào)節(jié)單元122上，所述第二路VBE電壓通過所述運算跨導放大器121耦合到所述 基準電壓調(diào)節(jié)單元122上。
上述方案中，所述自偏置電流源111包括NMOS晶體管M1、 M2 和PMOS晶體管M3、 M4，其中Ml和M2的源級與參考電源相連接， Ml的柵級、M2的柵級和漏級以及M4的漏級直接耦合，而M1的漏 級、M3的柵級和漏級以及M4的柵級直接耦合，M3、 M4的漏級分別 與所述偏置發(fā)生器112中pnp晶體管Dl和D2的發(fā)射區(qū)相連接。
上述方案中，所述用于產(chǎn)生兩路VBE電壓的偏置發(fā)生器112包括pnp 晶體管D1和D2， D1和D2的基區(qū)和集電區(qū)接地，發(fā)射區(qū)與所述自偏置 電流源111中M3和M4的漏級分別相連接。
上述方案中，所述晶體管D1的導電區(qū)為所述晶體管D2導電區(qū)的N倍。
上述方案中，所述偏置發(fā)生器112產(chǎn)生的第一路偏置和第二路偏置 共同耦合到所述自偏置電流源11 l上產(chǎn)生兩路參考電壓。
上述方案中，所述運算跨導放大器121包括一路正輸入端、 一路負 輸入端和一路輸出端，其中正輸入端與所述基準電壓調(diào)節(jié)單元122中的 晶體管M7的柵極相連接，負輸入端與所述自偏置電流源111中M3的漏 級相連接，輸出與晶體管M5的柵極相連接；所述晶體管M5用于為所述 基準電壓調(diào)節(jié)單元122提供直流偏置。
上述方案中，所述基準電壓調(diào)節(jié)單元122包括PMOS晶體管M6、 M7和M8，所述晶體管M6和M7的柵極與源極相連接，M8的柵極與 所述自偏置電流源111中M4的漏級相連接；所述M6、 M7和M8的 襯底與各自的源極相連接。
本發(fā)明還提供了 一種應用帶隙基準電壓參考電路產(chǎn)生基準電壓的 方法，該方法包括
產(chǎn)生兩個具有負溫度系數(shù)的參考電壓；
將產(chǎn)生的這兩個參考電壓相減得到具有正溫度系數(shù)的電壓；
放大該具有正溫度系數(shù)的電壓；
將相等的具有正負溫度系數(shù)的兩個電壓相加，得到基準電壓。上述方案中，所述放大該具有正溫度系數(shù)的電壓是由處于亞閾值 工作區(qū)的晶體管完成的；所述基準電壓由一個基區(qū)一發(fā)射區(qū)電壓降和 經(jīng)過放大的具有相等正溫度系數(shù)的電壓之和產(chǎn)生。
(三)有益效果 從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果-
1、 傳統(tǒng)的帶隙基準電路利用電阻將電流轉(zhuǎn)變成電壓形式，并且提 供正溫度系數(shù)電壓的增益。工作在亞閾值區(qū)的MOS晶體管的柵源電壓 隨著溫度的升高而在一定范圍內(nèi)近似線性降低?；谠撎匦?，傳統(tǒng)帶 隙基準電路中的電阻可以被工作在亞閾值區(qū)的晶體管套筒形式代替來 產(chǎn)生正溫度系數(shù)電壓的增益，用于抵消負溫度系數(shù)的雙極型晶體管基 極一發(fā)射極電壓，輸出一個低溫度系數(shù)的基準源，從而避免了電阻的 使用，減小了電路的功耗和面積。
2、 本發(fā)明利用亞閾值工作區(qū)的晶體管來代替電阻放大具有正溫度 系數(shù)的電壓，從而得到低功耗，高集成度的帶隙基準電壓參考電路， 達到了降低帶隙基準電壓參考電路的功耗和成本的目的。
3、 本發(fā)明提供的帶隙基準電壓參考電路，消除了電阻的使用，采 用亞閾值區(qū)的晶體管減小了電路的工作電流和面積，與傳統(tǒng)的帶隙基 準電壓參考電路相比具有更低的功耗和成本。


圖1是本發(fā)明提供的帶隙基準電壓參考電路的電路圖2是圖1所示電壓基準電路輸出基準電壓的溫度特性曲線圖3是圖1所示電壓基準電路輸出基準電壓隨電源電壓變化曲線圖。
具體實施例方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，以下結(jié)合具 體實施例，并參照附圖，對本發(fā)明進一步詳細說明。
如圖1所示，圖1是本發(fā)明提供的帶隙基準電壓參考電路的電路
7圖，該電路包括VBE電壓產(chǎn)生器11和基準電壓調(diào)節(jié)器12。其中，該 VBE電壓產(chǎn)生器11包括一個用于產(chǎn)生兩支路參考電路的自偏置電流源 111，以及耦合于該自偏置電流源111的用于產(chǎn)生兩路VBE電壓的偏置 發(fā)生器112。該基準電壓調(diào)節(jié)器12包括運算跨導放大器121和基準電
壓調(diào)節(jié)單元122，用于產(chǎn)生一個恒定的基準電壓。
所述VBE電壓產(chǎn)生器11產(chǎn)生第一路VBE電壓和第二路VBE電壓， 所述第一路VBE電壓直接耦合到所述基準電壓調(diào)節(jié)單元122上，所述 第二路VBE電壓通過所述運算跨導放大器121耦合到所述基準電壓調(diào) 節(jié)單元122上。
所述自偏置電流源111包括NMOS晶體管M1、M2和PMOS晶體 管M3、 M4，其中M1和M2的源級與參考電源相連接，Ml的柵級、 M2的柵級和漏級以及M4的漏級直接耦合，而Ml的漏級、M3的柵 級和漏級以及M4的柵級直接耦合，M3、 M4的漏級分別與所述偏置 發(fā)生器112中pnp晶體管Dl和D2的發(fā)射區(qū)相連接。
所述用于產(chǎn)生兩路VBE電壓的偏置發(fā)生器112包括pnp晶體管Dl和 D2， D1和D2的基區(qū)和集電區(qū)接地，發(fā)射區(qū)與所述自偏置電流源lll中 M3和M4的漏級分別相連接。所述晶體管D1的導電區(qū)為所述晶體管D2 導電區(qū)的N倍。
所述偏置發(fā)生器112產(chǎn)生的第一路偏置和第二路偏置共同耦合到
所述自偏置電流源lll上產(chǎn)生兩路參考電壓。
所述運算跨導放大器121包括一路正輸入端、 一路負輸入端和一路 輸出端，其中正輸入端與所述基準電壓調(diào)節(jié)單元122中的晶體管M7的 柵極相連接，負輸入端與所述自偏置電流源111中M3的漏級相連接，輸 出與晶體管M5的柵極相連接。所述晶體管M5用于為所述基準電壓調(diào)節(jié) 單元122提供直流偏置。
所述基準電壓調(diào)節(jié)單元122包括PMOS晶體管M6、 M7和M8， 所述晶體管M6和M7的柵極與源極相連接，M8的柵極與所述自偏置 電流源111中M4的漏級相連接；所述M6、 M7和M8的襯底與各自 的源極相連接。再參照圖l，pnp雙極型晶體管Dl和D2用來產(chǎn)生兩個具有負溫度系數(shù)的電壓31和32，所述節(jié)點的溫度系數(shù)A可以表示為下式A = (VBE-2.5xVT-Eg/q)/T (1)所述公式(1)中，VBE表示雙極型晶體管D1和D2發(fā)射極電壓，Eg為硅的帶隙能量，T為絕對溫度。因此當VBE約等于750mV，T二300K時，VBE的溫度系數(shù)約為-1.5mV〃C。
所述節(jié)點31通過運算跨導放大器121耦合到節(jié)點33，而運算跨導放大器的輸出端口控制基準電壓調(diào)節(jié)單元(122)的直流偏置，因此有
V31=V33 (2)
由所述(2)式，得
V33-V32=VTxln(n) (3)
所述(3)式中VT為熱電壓，在常溫下約等于26mV， N為雙極型晶體管D2和Dl導電區(qū)面積之比。而由于直流電流流過MOS晶體管M6、 M7和M8，當所述晶體管的漏極到源級的電壓大于4倍Vt吋，
可以得到以下三式
IM6=uCdVT2WM6/LM6eXp((V35-V34-|Vth,M6|)/(rxVT)) (4)
IM7=uCdVT2WM7/LM7exp((V34-V3r|Vth,M7|)/(rxVT》 (5)IM8=uCdVT2WM8/LM8exp((V33-V3r|Vth,M8|)/(rxVT)) (6)所述式(4) - (6)中，I為流過晶體管的電流，u為少數(shù)載流子的遷移率，Q為柵下的耗盡層電容，W和L分別為MOS晶體管的溝道寬度和長度，Vth為MOS晶體管的閾值電壓，r為亞閾值坡度因子，式(4) _ (6)可以變換成式(7)畫(8):
rxVTxln(IM6/(uCdVT2WM6/LM6))=V3rV34-|Vth，M6| (7)rxVTxln(IM7/(uCdVT2WM7/LM7))=V34-V33-|Vth，M7| (8)rxVTxln(IM8/(uCdVT2WM8/LM8))=V33-V32-|Vth,M8| (9)由于晶體管M6、 M7和M8的襯底分別與各自的源極相連，消除了體效應，因此有
IVth，M6l叫Vth,M7l叫Vth，M81 UO)
將(9)x2-(7)-(8)，同時根據(jù)(10),則有
V35=V32+3x(V33-V32)+rxVTxln((WM8/LM8)2/((WM6/LM6)x (WM7/LM7)))
9將(3)式帶入(11)式可得
V35=V32+3xVTxln(n)+ rxVTxln((WM8/LM8)2/((WM6/LM6)x (WM7/LM7》)
(12)
在(12)式中，節(jié)點35即為輸出基準電壓。所述式中等式右邊第一項為負溫度系數(shù)電壓，第二項為正溫度系數(shù)電壓，第三項則為正溫度系數(shù)電壓的調(diào)節(jié)項。通過選擇合適的參數(shù)可以使得輸出節(jié)點35具有零溫度系數(shù)。
采用真實數(shù)值的例子有助于說明電壓基準電路的設計。假定雙極型晶體管發(fā)射極的溫度系數(shù)為-1.5mV〃C， n為24， Vt等于26itiV，則為了使輸出基準電壓具有零溫度系數(shù)，則有下式
ln((WM8/LM8)2/((WM6/LM6)x (WM7/LM7))) = (- V32-3><VTxln(n))/( rxVT)
(13)
將式(13)等式兩邊取微分，再帶入具體的數(shù)值，則可以得到
(WM8/LM8)2/((WM6/LM6)x (WM7/LM7)) =180 (14)
當輸出基準電壓為零溫度系數(shù)時，其值等于硅的帶隙電壓約1.2V，這樣再根據(jù)初始條件
V351，T0=1.2V (15)
利用亞閾值工作區(qū)的晶體管M6、 M7和M8的工作方程(4) - (6)，可以確定晶體管M6、 M7和M8的長度為0.4u，寬度分別為40u， 10u和lu。這樣， 一個具有零溫度系數(shù)的基準電壓參考電路得以實現(xiàn)。
由于晶體管M6、 M7和M8工作在亞閾值區(qū)，因此流過的電流可以為納安培級，而運算跨導放大器的輸入管也可以工作在亞閾值區(qū)來提供一定的增益，這樣大大減小了基準電壓電路的功耗。
圖2是圖1所示電壓基準電路輸出基準電壓的溫度特性曲線圖。圖2所示的曲線圖是采用與所述例子相似的元件值下，利用SMIC提供的0.18um CMOS混合信號工藝BSIM3V3 SPICE模型下模擬得出的。該圖以4(TC為中心，溫度范圍為-4(rC 12(TC。在該溫度范圍內(nèi)，電壓在1.210V與1.216V之間變化，變化幅度為6mV，溫度系數(shù)為31ppmrC，ppm表示百萬分之一，電路的總電流小于3微安培。圖3是圖1所示電壓基準電路輸出基準電壓隨電源電壓變化曲線圖。采用的工藝同圖2中所述。該圖表示輸出基準電壓隨電源電壓從
0V到5V變化時的響應。當電源電壓從OV上升，輸出基準電壓也隨著升高；當電源電壓升高到1.5V時，輸出基準電壓升至1.2V,并隨后保持基本恒定， 一直到電源電壓升至5V。在該電源電壓變化范圍內(nèi)，電壓在1.211V與1.233V之間(室溫下)變化，變化幅度為22mV，電源電壓抑制系數(shù)為6mV/V。
至此，可以理解，本發(fā)明提供的這種無電阻的電壓基準電路。對于MOS晶體管，當漏電流保持不變時，工作在弱反型區(qū)的晶體管的柵源電壓隨著溫度的升高而在一定范圍內(nèi)近似線性降低。利用多個套筒結(jié)構(gòu)的工作在亞閾值區(qū)的晶體管可以代替電阻來放大具有正溫度系數(shù)的電壓，使其與具有負溫度系數(shù)的雙極型晶體管基區(qū)一發(fā)射區(qū)電壓相抵消，從而產(chǎn)生了與溫度無關(guān)的基準電壓。由于消除了電阻的使用，從而減小了電路的功耗和面積。
基于圖1所示的帶隙基準電壓參考電路，本發(fā)明還提供了一種應用帶隙基準電壓參考電路產(chǎn)生基準電壓的方法，該方法包括以下步驟產(chǎn)生兩個具有負溫度系數(shù)的參考電壓；將產(chǎn)生的這兩個參考電壓相減得到具有正溫度系數(shù)的電壓；放大該具有正溫度系數(shù)的電壓；
將相等的具有正負溫度系數(shù)的兩個電壓相加，得到基準電壓。所述放大該具有正溫度系數(shù)的電壓是由處于亞閾值工作區(qū)的晶體
管完成的；所述基準電壓由一個基區(qū)一發(fā)射區(qū)電壓降和經(jīng)過放大的具
有相等正溫度系數(shù)的電壓之和產(chǎn)生。
以上所述的具體實施例，對本發(fā)明的目的、技術(shù)方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精祌和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1、一種帶隙基準電壓參考電路，其特征在于，該電路包括一VBE電壓產(chǎn)生器(11)，該VBE電壓產(chǎn)生器(11)包括一個用于產(chǎn)生兩支路參考電路的自偏置電流源(111)，以及耦合于該自偏置電流源(111)的用于產(chǎn)生兩路VBE電壓的偏置發(fā)生器(112)；一基準電壓調(diào)節(jié)器(12)，該基準電壓調(diào)節(jié)器(12)包括運算跨導放大器(121)和基準電壓調(diào)節(jié)單元(122)，用于產(chǎn)生一個恒定的基準電壓。
2、 根據(jù)權(quán)利要求l所述的帶隙基準電壓參考電路，其特征在于，所述VBE電壓產(chǎn)生器(11)產(chǎn)生第一路VBE電壓和第二路VBE電壓，所述第一路VBE電壓直接耦合到所述基準電壓調(diào)節(jié)單元(122)上，所述 第二路VBE電壓通過所述運算跨導放大器(121)耦合到所述基準電壓 調(diào)節(jié)單元(122)上。
3、 根據(jù)權(quán)利要求l所述的帶隙基準電壓參考電路，其特征在于， 所述自偏置電流源(111)包括NMOS晶體管Ml、 M2和PMOS晶體 管M3、 M4，其中M1和M2的源級與參考電源相連接，Ml的柵級、 M2的柵級和漏級以及M4的漏級直接耦合，而M1的漏級、M3的柵 級和漏級以及M4的柵級直接耦合，M3、 M4的漏級分別與所述偏置 發(fā)生器(II2)中pnp晶體管Dl和D2的發(fā)射區(qū)相連接。
4、 根據(jù)權(quán)利要求l所述的帶隙基準電壓參考電路，其特征在于， 所述用于產(chǎn)生兩路VBE電壓的偏置發(fā)生器(112)包括pnp晶體管Dl和 D2， D1和D2的基區(qū)和集電區(qū)接地，發(fā)射區(qū)與所述自偏置電流源(111) 中M3和M4的漏級分別相連接。
5、 根據(jù)權(quán)利要求4所述的帶隙基準電壓參考電路，其特征在于， 所述晶體管D 1的導電區(qū)為所述晶體管D2導電區(qū)的N倍。
6、 根據(jù)權(quán)利要求4所述的帶隙基準電壓參考電路，其特征在于， 所述偏置發(fā)生器(112)產(chǎn)生的第一路偏置和第二路偏置共同耦合到所 述自偏置電流源(111)上產(chǎn)生兩路參考電壓。
7、 根據(jù)權(quán)利要求l所述的帶隙基準電壓參考電路，其特征在于，所述運算跨導放大器(121)包括一路正輸入端、 一路負輸入端和一路輸出端，其中正輸入端與所述基準電壓調(diào)節(jié)單元(122)中的晶體管 M7的柵極相連接，負輸入端與所述自偏置電流源(111)中M3的漏級 相連接，輸出與晶體管M5的柵極相連接；所述晶體管M5用于為所述基 準電壓調(diào)節(jié)單元(122)提供直流偏置。
8、 根據(jù)權(quán)利要求l所述的帶隙基準電壓參考電路，其特征在于， 所述基準電壓調(diào)節(jié)單元(122)包括PMOS晶體管M6、 M7和M8，所 述晶體管M6和M7的柵極與源極相連接，M8的柵極與所述自偏置電 流源(111)中M4的漏級相連接；所述M6、 M7和M8的襯底與各自 的源極相連接。
9、 一種應用帶隙基準電壓參考電路產(chǎn)生基準電壓的方法，其特征 在于，該方法包括產(chǎn)生兩個具有負溫度系數(shù)的參考電壓；將產(chǎn)生的這兩個參考電壓相減得到具有正溫度系數(shù)的電壓；放大該具有正溫度系數(shù)的電壓；將相等的具有正負溫度系數(shù)的兩個電壓相加，得到基準電壓。
10、 根據(jù)權(quán)利要求9所述的應用帶隙基準電壓參考電路產(chǎn)生基準 電壓的方法，其特征在于，所述放大該具有正溫度系數(shù)的電壓是由處 于亞閾值工作區(qū)的晶體管完成的；所述基準電壓由一個基區(qū)一發(fā)射區(qū) 電壓降和經(jīng)過放大的具有相等正溫度系數(shù)的電壓之和產(chǎn)生。
全文摘要
本發(fā)明公開了一種帶隙基準電壓參考電路，該電路包括一V_BE電壓產(chǎn)生器(11)，該V_BE電壓產(chǎn)生器(11)包括一個用于產(chǎn)生兩支路參考電路的自偏置電流源(111)，以及耦合于該自偏置電流源(111)的用于產(chǎn)生兩路V_BE電壓的偏置發(fā)生器(112)；一基準電壓調(diào)節(jié)器(12)，該基準電壓調(diào)節(jié)器(12)包括運算跨導放大器(121)和基準電壓調(diào)節(jié)單元(122)，用于產(chǎn)生一個恒定的基準電壓。本發(fā)明利用亞閾值工作區(qū)的晶體管來代替電阻放大具有正溫度系數(shù)的電壓，從而降低了帶隙基準電壓參考電路的功耗和成本。
文檔編號G05F3/24GK101470458SQ20071030389
公開日2009年7月1日 申請日期2007年12月26日 優(yōu)先權(quán)日2007年12月26日
發(fā)明者青 葉, 晗 王 申請人:中國科學院微電子研究所