專利名稱：低壓低功耗的cmos電壓基準參考電路的制作方法
技術領域：
本發(fā)明涉及基準參考電路技術領域，特別是一種低壓低功耗的 CMOS電壓基準參考電路及其產生方法。
背景技術：
基準電壓參考電路是許多模擬電路和數(shù)字電路設計中不可或缺的 組成單元之一?；鶞试从捎谄涞蜏囟认禂?shù)和低電源電壓依賴的特性， 被廣泛應用于各種模擬和數(shù)字電路中。
傳統(tǒng)的帶隙基準源利用與絕對溫度成正比的電路來抵消雙極型晶 體管基區(qū)一發(fā)射區(qū)結的負溫度特性，輸出電壓一般為硅的帶隙電壓 1.25V左右。而隨著深亞微米集成電路工藝的進步，目前主流或者即將 成為主流的CMOS工藝的電源電壓接近甚至低于1.25V,這樣嚴重限 制了帶隙基準電路在深亞微米工藝中的應用。
除此之外，由于傳統(tǒng)的帶隙基準采用電阻等無源器件來進行壓流 轉換以及放大具有正溫度系數(shù)的電壓，使其能夠與具有負溫度系數(shù)的 雙極型晶體管基區(qū)一發(fā)射區(qū)電壓抵消，而為了不占用主電路的面積和 節(jié)省芯片成本，這些電阻值往往被限制在一個可以接受的范圍之內， 這樣基準電路的工作電流也存在一個下限，使得基準電路的低功耗設 計異常困難。
而隨著手持移動設備產業(yè)的飛速發(fā)展，低電源電壓和低功耗的模 擬電路設計正成為研究的熱點。根據(jù)國際半導體工業(yè)協(xié)會 (Semiconductor Industry Association, SIA)估女出的預測，2007年低功 耗芯片的電源電壓將低至0.8V。除此之外，芯片的成本也隨著深亞微 米工藝的進步而急劇的增大，這些因素都對基準源的設計提出了嚴峻 的挑戰(zhàn)。
現(xiàn)在以公認的帶隙基準電壓電路為例來進一步說明目前基準技術所面臨的低壓低功耗難題。傳統(tǒng)的帶隙基準電壓電路利用與絕對溫度 成正比的電路，來抵消雙極型晶體管基區(qū)一發(fā)射區(qū)電壓的負溫度特性， 從而得到恒定的基準電壓，輸出電壓值一般為硅的帶隙電壓1.25V左 右。而且?guī)峨妷夯鶞士梢栽诓煌碾娫措妷汉凸に嚄l件以及較寬的 工作溫度范圍內保持穩(wěn)定。
在傳統(tǒng)的帶隙基準電路中， 一般采用兩個不同的電阻值之比來放 大兩個雙極型晶體管的基區(qū)一發(fā)射區(qū)電壓的差值，使其和單個雙極型 晶體管基區(qū)一發(fā)射區(qū)電壓的溫度系數(shù)相抵消，這樣得到了具有零溫度 系數(shù)的基準電壓。
由于雙極型晶體管的基區(qū)一發(fā)射區(qū)電壓具有負溫度系數(shù)， 一般情
況下，此溫度系數(shù)大約為-1.5mV廠C。當兩個雙極型晶體管工作在不相 等的電流密度下，它們的基區(qū)一發(fā)射區(qū)電壓的差值就與絕對溫度成正 比，所述電壓的溫度系數(shù)與它們的導電區(qū)面積的自然對數(shù)成正比。
假設所述的雙極型晶體管導電區(qū)面積之比為8，則該溫度系數(shù)大約 為0.18mV/。C，為上述雙極型晶體管的基區(qū)一發(fā)射區(qū)電壓的負溫度系數(shù) 的絕對值的八分之一。
又假設所述的雙極型晶體管導電區(qū)面積之比為48，則該溫度系數(shù) 大約為0.34mV/。C，為上述雙極型晶體管的基區(qū)一發(fā)射區(qū)電壓的負溫 度系數(shù)的絕對值的四分之一?？梢妰H僅依賴增大雙極型晶體管的導電 區(qū)面積之比很難達到基準電路所需要的增益。
為了得到零溫度系數(shù)的基準電壓，必須放大兩個雙極型晶體管的 基區(qū)一發(fā)射區(qū)電壓之差的正溫度系數(shù)，使其能夠與負溫度系數(shù)的電壓 相抵消。傳統(tǒng)的帶隙基準電壓電路是采用電阻的比值來提供該增益， 而電阻的使用增加了芯片的功耗和面積。
此外，CMOS工藝中提供的電阻具有一定的溫度系數(shù)，從而影響 輸出基準電壓的性能，而工藝廠商提供的電阻模型一般精度較低，因 此傳統(tǒng)的帶隙基準電壓參考電路性能往往受限于電阻的性能和模型的 精確程度。
基準電壓電路設計須考慮的一個因素是其電路所需的尺寸或者芯 片面積。通常，基準電壓電路的尺寸由集成電路的主電路設計來決定。如果能夠消除電阻等無源器件，減小基準電壓電路所需的面積，有助 于使得電路芯片面積最小化或增加供主電路設計所用的面積，從而減 小芯片成本。
除此之外，在傳統(tǒng)的帶隙基準電路中一般采用運算跨導放大器來 提高電路的電源抑制比，但隨之而來的會帶來電路穩(wěn)定性方面的考慮。 由于基準電路對穩(wěn)定性的要求較高，為了達到高穩(wěn)定性的要求， 一般 在帶隙基準電路中引入電容來進行環(huán)路的相位補償。額外的電容不但 增加了電路的面積，而且大大減小了基準電路的速度。
如果能夠設計實現(xiàn)無需電阻、電容等無源元件甚至運算跨導放大 器的電壓基準電路，則可以大大降低其元件數(shù)目和面積，從而降低了 基準電路的功耗和成本。

發(fā)明內容
(一) 要解決的技術問題
有鑒于此，本發(fā)明的主要目的在于提供一種低壓低功耗的CMOS 電壓基準參考電路，以降低構成電路元件的數(shù)目和面積，降低基準電 路的功耗和成本。
(二) 技術方案
為了達到上述目的，本發(fā)明的技術方案是這樣實現(xiàn)的
一種低壓低功耗的CMOS電壓基準參考電路，用于產生一基準電 壓，該CMOS電壓基準參考電路包括一啟動電路ll， 一自偏置電流源 12， 一具有負溫度系數(shù)的電壓產生器13、 一基準電壓調節(jié)器14，以及 一單管電流鏡MOS晶體管Mo。
上述方案中，所述啟動電路ll由晶體管Mso、Ms,和Ms2構成；其中，
PMOS晶體管Mso和NMOS晶體管Mw組成一個基本的反相器單元，Mso、 M^的漏級和柵級分別相連接，源級則分別與參考電源和參考地相連 接；晶體管Mso和Mw組成的反相器單元有一個輸入端口和一個輸出端 口，其中輸入端口為Mso和M^柵級的直接耦合點，同時與所述自偏置
電流源12中的晶體管Mc3的柵級直接相連接；輸出端口為Mso和Msut接
6耦合的漏級，與Ms2的漏級相連接；p溝道增強型MOS晶體管Ms2的柵級 與所述自偏置電流源12中的晶體管Mc,的柵級直接相連接，源級則與參 考地相連接。
上述方案中，所述自偏置電流源12包括MOS晶體管Mo)至Mc:6;該 單元包括三條支路，分別由柵級直接耦合的PMOS晶體管Mco、 Ma和 Mc2提供偏置電流，晶體管Mco至Mc2的源級與參考電源相連接，MC1 的柵級和漏級相連接；PMOS晶體管Mc2和NMOS晶體管Mc3組成第一
條支路，Mc3的柵級和漏級與Mc2的漏級直接相連接，源級則與參考地
相連接；PMOS晶體管Md和NMOS晶體管Mc4組成第二條支路，MC4 的漏級與Mc,的漏級相連接，柵級和NMOS晶體管Mc3的柵級直接耦合，
而源級則與第三條支路中的Mc6的漏級相連接；PMOS晶體管Mco和
NMOS晶體管Mc5、 Mc6組成第三條支路，Mc5的柵級和漏級、Mc。的漏
級和Mc6的柵級直接耦合，Mc6的漏級則與Mcs的源級以及Mc4的源級相
連接，源級直接與參考地相連接。
上述方案中，所述的負溫度系數(shù)電壓產生器13由NMOS晶體管M, 構成，該管的漏級與柵級相連接，且與基準電壓調節(jié)器14的M2、 M3的 柵級和漏級以及PMOS晶體管Mo的漏級直接耦合，源級與參考地相連 接。
上述方案中，所述基準電壓調節(jié)器14包括NMOS晶體管M2至 M5以及晶體管校準陣列M&至M5c，其中M,至M3的柵級和漏級共六 個端口與Mo的漏級直接耦合，構成基準電壓電路的輸出端口；晶體管 MU的柵級和漏級直接耦合到Ms的柵級，M4至Ms的漏級與M2至M3 的源級分別相連接，源級則與參考地相連接；所述晶體管Msa至M5c
的漏級與M5的漏級直接耦合，柵級則分別接入開關管S5aS Ssc,開關 管的另一端與Ms的柵級相連接。Msa至Msc的柵級通過另外一組開關
管與參考地直接相連接，源級則直接與參考地相連接。
上述方案中，所述晶體管Mo的柵級與自偏置電流源12的柵級相
連接，漏級為電路的輸出端口，而源級與電路的參考電源相連接。
本發(fā)明還提供了一種用于產生基準電壓的方法，包括以下步驟 電壓基準電路上電時，啟動電路11啟動自偏置電流源12;
7自偏置電流源12為具有負溫度系數(shù)的電壓產生器13和基準電壓 調節(jié)器14提供直流偏置；
具有負溫度系數(shù)的電壓產生器13和基準電壓調節(jié)器14分別產生 一個具有負溫度系數(shù)的參考電壓，其溫度系數(shù)和MOS晶體管閾值電壓 的溫度系數(shù)近似相等，溫度系數(shù)之差為一個具有正溫度系數(shù)的電壓；
產生的兩個具有負溫度系數(shù)的參考電壓之差被基準電壓調節(jié)器14 放大，其溫度系數(shù)被套筒和折疊結構的MOS晶體管調節(jié)至合適的值；
將調節(jié)后的值與基準電壓調節(jié)器14產生的具有負溫度系數(shù)的參考 電壓相加，可得到基準電壓。
(三)有益效果 從上述技術方案可以看出，本發(fā)明具有以下有益效果
1、 本發(fā)明提供的這種低壓低功耗的CMOS電壓基準參考電路，利 用工作在亞閾值工作區(qū)的晶體管來產生具有負溫度系數(shù)的電壓，這樣 大大降低了傳統(tǒng)帶隙基準電路中雙極型晶體管基極一發(fā)射極的電壓， 可以將電路的電源電壓降低至0.7V,突破了傳統(tǒng)帶隙基準電路的電源 電壓限制。
2、 本發(fā)明提供的這種低壓低功耗的CMOS電壓基準參考電路，利 用另外的工作在亞閾值工作區(qū)的晶體管套筒和折疊結構來取代傳統(tǒng)帶 隙基準電路中的電阻來放大具有正溫度系數(shù)的電壓，消除了電阻的使 用，從而得到了低功耗，高集成度的帶隙基準電壓參考電路。
3、 本發(fā)明提供的這種低壓低功耗的CMOS電壓基準參考電路，還 消除了運算跨導放大器的使用，這樣就不需要電容來補償環(huán)路的相位 裕度，減小了電路的面積，與傳統(tǒng)的帶隙基準電壓參考電路相比具有 更低的功耗和成本。
4、 本發(fā)明提供的這種低壓低功耗的CMOS電壓基準參考電路，采 用工作在亞閾值區(qū)的MOS晶體管來產生具有負溫度系數(shù)的電壓，同時 利用工作在亞閾值區(qū)的MOS晶體管的套筒和折疊結構代替電阻放大 具有正溫度系數(shù)的電壓，使其與具有負溫度系數(shù)的電壓相抵消，從而 產生了與溫度無關的基準電壓。5、本發(fā)明提供的這種低壓低功耗的CMOS電壓基準參考電路，由
于基準電路消除了電阻、電容等無源器件以及運算放大器的使用，大 大減小了電路的元件數(shù)目和靜態(tài)工作電流，從而減小了電路的功耗和 面積。


圖1是按照本發(fā)明的低壓低功耗電壓基準電路的電路圖； 圖2是圖1所示低壓低功耗電壓基準電路輸出基準電壓的溫度特 性曲線圖3是圖1所示低壓低功耗電壓基準電路輸出基準電壓隨電源電 壓變化曲線圖。
具體實施例方式
為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚明白，以下結合具 體實施例，并參照附圖，對本發(fā)明進一步詳細說明。
如圖1所示，圖1是按照本發(fā)明的低壓低功耗電壓基準電路的電 路圖，該CMOS電壓基準參考電路包括一啟動電路11， 一自偏置電流 源12， 一具有負溫度系數(shù)的電壓產生器13、 一基準電壓調節(jié)器14，以 及一單管電流鏡MOS晶體管M0。
其中，所述啟動電路ll由晶體管Mso、 Msi和Ms2構成；其中，PMOS 晶體管Ms。和NMOS晶體管Ms,組成一個基本的反相器單元，MSQ、 MS1 的漏級和柵級分別相連接，源級則分別與參考電源和參考地相連接； 晶體管Mso和Ms,組成的反相器單元有一個輸入端口和一個輸出端口， 其中輸入端口為Mso和Ms,柵級的直接耦合點，同時與所述自偏置電流 源12中的晶體管Mc3的柵級直接相連接；輸出端口為Mso和MsJ[接耦合 的漏級，與Ms2的漏級相連接；p溝道增強型MOS晶體管Ms2的柵級與所 述自偏置電流源12中的晶體管Md的柵級直接相連接，源級則與參考地 相連接。
所述自偏置電流源12包括MOS晶體管Mco至Mc6;該單元包括三條 支路，分別由柵級直接耦合的PMOS晶體管Mco、 Md和Mc2提供偏置電 流，晶體管Mco至Mc2的源級與參考電源相連接，Md的柵級和漏級相
9連接；PMOS晶體管Mc2和NMOS晶體管Mc3組成第一條支路，Mo的柵 級和漏級與Mc2的漏級直接相連接，源級則與參考地相連接；PMOS晶 體管Mc,和NMOS晶體管Mc4組成第二條支路，Mc4的漏級與Mc,的漏級 相連接，柵級和NMOS晶體管Mc3的柵級直接耦合，而源級則與第三條 支路中的MC6的漏級相連接；PMOS晶體管Mct)和NMOS晶體管MC5 、
Mc6組成第三條支路，Mcs的柵級和漏級、Mc。的漏級和Mc6的柵級直接 耦合，Mc6的漏級則與Mc5的源級以及Mc4的源級相連接，源級直接與
參考地相連接。
所述的負溫度系數(shù)電壓產生器13由NMOS晶體管Mi構成，該管的 漏級與柵級相連接，且與基準電壓調節(jié)器14的M2、 M3的柵級和漏級以 及PMOS晶體管M。的漏級直接耦合，源級與參考地相連接。
所述基準電壓調節(jié)器14包括NMOS晶體管M2至M5以及晶體管 校準陣列M&至M5e，其中Mi至M3的柵級和漏級共六個端口與M0的 漏級直接耦合，構成基準電壓電路的輸出端口；晶體管M4的柵級和漏 級直接耦合到M5的柵級，M4至M5的漏級與M2至M3的源級分別相
連接，源級則與參考地相連接；所述晶體管M5a至M5e的漏級與Ms的 漏級直接耦合，柵級則分別接入開關管Ssa至Sse，開關管的另一端與 M5的柵級相連接。Msa至M5e的柵級通過另外一組開關管與參考地直 接相連接，源級則直接與參考地相連接。
所述晶體管Mo的柵級與自偏置電流源12的柵級相連接，漏級為
電路的輸出端口，而源級與電路的參考電源相連接。
本發(fā)明還提供了一種用于產生基準電壓的方法，包括以下步驟-
電壓基準電路上電時，啟動電路11啟動自偏置電流源12;
自偏置電流源12為具有負溫度系數(shù)的電壓產生器13和基準電壓 調節(jié)器14提供直流偏置；
具有負溫度系數(shù)的電壓產生器13和基準電壓調節(jié)器14分別產生 一個具有負溫度系數(shù)的參考電壓，其溫度系數(shù)和MOS晶體管閾值電壓 的溫度系數(shù)近似相等，溫度系數(shù)之差為一個具有正溫度系數(shù)的電壓；
產生的兩個具有負溫度系數(shù)的參考電壓之差被基準電壓調節(jié)器14 放大，其溫度系數(shù)被套筒和折疊結構的MOS晶體管調節(jié)至合適的值；將調節(jié)后的值與基準電壓調節(jié)器14產生的具有負溫度系數(shù)的參考 電壓相加，可得到基準電壓。
下面再結合圖1對本發(fā)明的基準電壓電路進行詳細的解釋。 所述電壓基準電路中的自偏置電路采用文獻"E. M.
Camacho-Galeano, C. Galup匿Montoro, M C. Schneider, "CMOS Current Reference Without Resistance," IEEE Trans. Circuits and System II, vol. 52, no. 2, pp. 61-65, Feb., 2005."中采用的電流源結構。為了求出該電流 源提供電流的溫度特性，本發(fā)明有以下推導
由于晶體管Mc,和Mc2工作在飽和區(qū)，因此有
Imc3/Imc4=Smc2/Smc i (1)
其中S為MOS晶體管的溝道寬度和長度之比，同時由于晶體管
MC3、 Mc4工作在亞閾值區(qū)，則有
Imc3= uCdVT2xSMC3x exp((V31-Vth,MC3)/(rxVT)) (2) IMc4=uCdVT2xSMC4x exp((V31-V32-Vth，MC4)/(rxVT)) (3) 所述式(2)和(3)中，I為流過晶體管的電流，B等于晶體管u為少 數(shù)載流子的遷移率，Cd為柵下的耗盡層電容，VT為熱電壓，在常溫下
等于26mV， Vth為MOS晶體管的閾值電壓，r為亞閾值坡度因子，V31、
Vn為節(jié)點31、 32的電壓值，將上述兩式變換成
rxVTxln(IM3/(uCdVT2SM3))= V31-Vth,MC3 (4) rxVTxln(IM4/(uCdVT2SM4))= V31-V32-Vth,MC4 (5)
(3) 式-(4)式，可得
(4) -(5)，再帶入(1)式，可得
V32=r x VTx ln((SMC2 x SMC4)/(SMC3 x SMC1)) (6) 由于Mcs工作在飽和區(qū)，Mc6工作在線性區(qū)，這時有 Imc5=0.5xBmc5xSmc5(V33-V32-Vth,mc5)2 (7) IMC6=rxBMC6xSMC6xV32 xO/33-VTH,MC6-0.5xrxV32) (8) 其中B等于u和Cox的乘積，u為載流子的遷移率，Cox為柵氧
層的單位電容，將(7)式變換成
V33-VTH,MC5=SQRT(2xIMC5/BMC5/SMC5)+V32 (9)
liSQRT ()為平方根函數(shù)，將(9)式帶入(8)式，同時有 Imc6= ( 1+ Smci/Smco) xImc5 (10) 可得
(1+Smci/SmC0) XlMC5=rxSMC6XBMC6XV32(SQRT(2xIMC5/BMc5/SMC5)
-(0.5xr-l)xV32) (11) 整理式(11)得到一個IMC5為未知數(shù)的二元一次方程，經過一系 列復雜的變換后可以得到
lMC5=SMC6xV312x(SQRT(2xSMC6/SMC5)+SQRT(2xr2xSMC6/SMCr4x(l+ SMC1/SMC。)xrx(0.5xr-l)))2/4/(l+SMC1/SMC。)2 (12)
由于式(12)過于復雜，為了簡化后面的計算，由于晶體管的遷 移率與溫度的m次方成正比，m為遷移率的溫度因子，約等于-1.5， 而Vw與溫度的一次方成正比，因此我們將(12)等效為
IMC5 T(2+m) (13)
由此得到流經MC5的電流的微分形式如下式
d(IMC5)/dT=(2+m)/TxIMC5 (14) 所述的電壓基準電路采用工作在亞閾值區(qū)的MOS晶體管代替 雙極型晶體管來產生具有負溫度特性的電壓。如圖1所示，MOS晶體 管M,工作在亞閾值區(qū)，當流過IV^的電流足夠小時，此時有V31-Vth，M1，
具體的推導如下所述
晶體管M,工作在弱反型區(qū)，而且當它的柵源電壓接近于閾值電壓 時，由MOS晶體管的E.K.V模型，有
IM1=2xrxSM1xUox(T/T0)mxCoxxVT2x(ln(l+exp((V21-Vth)/2/r/VT)))2
(15)
uo為常溫時的載流子遷移率，同時根據(jù)晶體管M4工作在深亞閾值 區(qū)，則有
IM4=2xrxSM4xu0x(T/T0)MxCoxxVT2xeXp((V22-Vth)/r/VT) (16) 由于自偏置電流源(12)的鏡像電流管Mo提供給具有負溫度系數(shù) 的電壓產生器(13)和基準電壓調節(jié)器(14)直流偏置，則有
Imi+(1+Sm5/Sm4)xIm4=Imo (17) 由式(13)減去式(17)，得到節(jié)點21的溫度系數(shù)為dV2"dTK(l+A)xk+(l+A/(l+r))x(V2廣Vth,m')/T-rxA/(l+r)xV一/T)/( l+A/(l+r)) C18) 其中k為閾值電壓的溫度系數(shù)，A等于-A=(^0/IM1-l)(l+eXp((V21-VTH，M1)/2/r/VT))ln(l+eXp((V21-Vth，ml)/2/r/VT))
(19)
式(19)式過于復雜，但是當流經M,的電流遠小于流經M2和 M3的電流之和并且V2,小于M,的閾值電壓Vth吋，式(18)可以化簡
成
dV21/dT=k (20) 式(20)中的k為閾值電壓的溫度系數(shù)且為常數(shù)，因此節(jié)點21的 電壓約等于MOS管M,的閾值電壓且溫度系數(shù)為負。 考慮到流經晶體管M2和M4的電流相等，則有
IM2=uCdVT2SM2xeXp((V21-V22-Vth,M2)/(rxVT)) (21)
IM4=uCdVT2SM3xexp((V22-Vth>M3)/(rxVT)) (22) 式中Cd為耗盡層的電容，所以有
V22=(Vth,M1-rxVTxln(S4/S2))/(l+r) (23) 再考慮晶體管M2、 M3的情況，有下兩式
IM2=uCdVT2SM2xexp((V21-V22-lVth,M2|)/(rxVT)) (21)
IM3=uCdVT2SM3xeXp((V21-V23-|Vth,M3|y(rxVT》 (22)
且有Im2/Im3=Sm4/Sm5 (23) 聯(lián)合式(20) - (22)，最終得到
V23=VTH,M1/(l+r)+VTxln(SM3/SM5xSQRT(SM4/SM2)) (24) 而節(jié)點23就是輸出基準電壓。
總動電路的目的是為了系統(tǒng)上電時提供直流通路，消除簡并點， 其原理同Behzad Razavi所著的《模擬CMOS集成電路設計》中所述。 而晶體管M5A-Msc的目的是克服工藝浮動，在芯片完成后進行溫度系數(shù) 校準，這樣提高了基準電路的性能。
本發(fā)明采用工作在亞閾值區(qū)的晶體管的柵源電壓來代替?zhèn)鹘y(tǒng)的帶 隙基準電路中雙極型晶體管的基極一發(fā)射極電壓來產生具有負溫度特 性的電壓，該電壓的溫度系數(shù)只有雙極型晶體管基極一發(fā)射極電壓的
13三分之一，這樣大大減小了提供基準電路中負溫度系數(shù)電壓增益的難度。
為了提供兩個工作在亞閾值區(qū)的晶體管的柵源電壓之差的增益，
本發(fā)明的電路采用工作在亞閾值區(qū)的晶體管的套筒和折疊結構(M2、M3和M》來實現(xiàn)，從而減小了基準電路電源電壓的下限。
以UMC 0.18um CMOS混合信號工藝的模型為例，按照上述的推導，電流源的輸出電流為0.8納安培，按照上述的推導，計算出M1的溝道長度和寬度分別為40u和3u， M2和M3的溝道長度和寬度分別為lu/2u和lu/48u,M4和M5溝道長度和寬度分別為0.5u/8u和0.5u/6u，此時仿真的基準電路的溫度特性曲線圖如圖2所示，在-2(TC到120。C之間溫度系數(shù)為25ppm/"C,ppm表示百萬分之一，基準電路可以在0.63V到3V下工作，輸出參考電壓約227mV，版圖占用面積0.004平方毫米，在0.7V的工作電壓下僅僅消耗了36nW的直流功耗，這是目前報導的最低工作功耗的電壓基準參考電路。由于無需任何運算放大器，使得該電路的電源抑制比略低于傳統(tǒng)的帶隙基準電路，在頻率10Hz處電源抑制比為-46dB。
至此，可以理解，本發(fā)明提供的這種低壓低功耗的電壓基準電路。對于MOS晶體管，當漏電流保持不變時，工作在弱反型區(qū)的晶體管的柵源電壓隨著溫度的升高而在一定范圍內近似線性降低。利用該特性，本發(fā)明采用工作在亞閾值區(qū)的MOS晶體管來產生具有負溫度系數(shù)的電壓，同時利用工作在亞閾值區(qū)的MOS晶體的套筒和折疊結構來代替電阻放大具有正溫度系數(shù)的電壓，使其與具有負溫度系數(shù)的電壓相抵消，從而產生了與溫度無關的基準電壓。本發(fā)明的基準電路由于消除了電阻、電容等無源器件以及運算放大器的使用，從而大大減小了電路的功耗和面積。
圖2是圖1所示低壓低功耗電壓基準電路輸出基準電壓的溫度特性曲線圖。該圖表示所發(fā)明電路隨環(huán)境溫度變化而輸出電壓的波動，溫度范圍為-2(TC到120°C，在該溫度范圍內，電壓在0.226V和0.227V之間變化，在相應溫度范圍內的溫度系數(shù)為25ppmTC,ppm表示百萬分
14之一，在0.7V的工作電壓下所發(fā)明電路僅僅消耗了 36nW的直流功耗。
圖3是圖1所示低壓低功耗電壓基準電路輸出基準電壓隨電源電壓變化曲線圖。采用的工藝同圖2中所述。該圖表示輸出基準電壓隨電源電壓從0V到5V變化時的響應。當電源電壓從OV上升，輸出基準電壓也隨著升高；當電源電壓升高到0.7V時，輸出基準電壓升至0.227V，并隨后保持基本恒定， 一直到電源電壓升至3.5V;當電源電壓繼續(xù)升高時，輸出基準電壓也隨之脫離穩(wěn)定工作區(qū)，開始較快的升高。在0.7V到3.5V的電源電壓變化范圍內，電壓在0.227V與0.238V之間(室溫下)變化，變化幅度為llmV，電源電壓抑制系數(shù)為4mV/V。
以上所述的具體實施例，對本發(fā)明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發(fā)明的具體實施例而己，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。
1權利要求
1、一種低壓低功耗的CMOS電壓基準參考電路，用于產生一基準電壓，其特征在于，該CMOS電壓基準參考電路包括一啟動電路(11)，一自偏置電流源(12)，一具有負溫度系數(shù)的電壓產生器(13)、一基準電壓調節(jié)器(14)，以及一單管電流鏡MOS晶體管M0。
2、 根據(jù)權利要求l所述的低壓低功耗的CMOS電壓基準參考電路， 其特征在于，所述啟動電路(11)由晶體管Mso、 Ms,和Ms2構成；其中， PMOS晶體管Mso和NMOS晶體管Ms,組成一個基本的反相器單元，Mso 、 Msi的漏級和柵級分別相連接，源級則分別與參考龜源和參考地相連 接；晶體管Mso和Ms,組成的反相器單元有一個輸入端口和一個輸出端 口，其中輸入端口為Mso和Ms,柵級的直接耦合點，同時與所述自偏置 電流源(12)中的晶體管Mc3的柵級直接相連接；輸出端口為M幼和Ms, 直接耦合的漏級，與Ms2的漏級相連接；p溝道增強型MOS晶體管Ms2 的柵級與所述自偏置電流源(12)中的晶體管Md的柵級直接相連接，源級則與參考地相連接。
3、 根據(jù)權利要求l所述的低壓低功耗的CMOS電壓基準參考電路， 其特征在于，所述自偏置電流源(12)包括MOS晶體管Mco至Mc6;該 單元包括三條支路，分別由柵級直接耦合的PMOS晶體管Mco、 Md和 Mc2提供偏置電流，晶體管Mco至Mc2的源級與參考電源相連接，MC1 的柵級和漏級相連接；PMOS晶體管Mc2和NMOS晶體管Mc3組成第一條支路，Mc3的柵級和漏級與Mc2的漏級直接相連接，源級則與參考地相連接；PMOS晶體管Md和NMOS晶體管Mc4組成第二條支路，MC4 的漏級與Md的漏級相連接，柵級和NMOS晶體管Mc3的柵級直接耦合， 而源級則與第三條支路中的Mc6的漏級相連接；PMOS晶體管Mco和 NMOS晶體管Mc5、 Mc6組成第三條支路，Mcs的柵級和漏級、Mcq的漏級和mc6的柵級直接耦合，Mc6的漏級則與Mc5的源級以及Mc4的源級相連接，源級直接與參考地相連接。
4、 根據(jù)權利要求l所述的低壓低功耗的CMOS電壓基準參考電路， 其特征在于，所述的負溫度系數(shù)電壓產生器(13)由NMOS晶體管M！構成，該管的漏級與柵級相連接，且與基準電壓調節(jié)器(14)的M"M3的柵級和漏級以及PMOS晶體管Mo的漏級直接耦合，源級與參考地相連接。
5、 根據(jù)權利要求1所述的低壓低功耗的CMOS電壓基準參考電 路，其特征在于，所述基準電壓調節(jié)器(14)包括NMOS晶體管M2 至M5以及晶體管校準陣列M&至M5c，其中M,至M3的柵級和漏級共 六個端口與Mo的漏級直接耦合，構成基準電壓電路的輸出端口；晶體 管M4的柵級和漏級直接耦合到M5的柵級，M4至M5的漏級與M2至 M3的源級分別相連接，源級則與參考地相連接；所述晶體管Msa至 Msc的漏級與M5的漏級直接耦合，柵級則分別接入開關管Ssa至S5c，開關管的另一端與M5的柵級相連接。M^至M5e的柵級通過另外一組 開關管與參考地直接相連接，源級則直接與參考地相連接。
6、 根據(jù)權利要求1所述的低壓低功耗的CMOS電壓基準參考電 路，其特征在于，所述晶體管Mo的柵級與自偏置電流源(12)的柵級 相連接，漏級為電路的輸出端口，而源級與電路的參考電源相連接。
7、 一種用于產生基準電壓的方法，其特征在于，包括以下步驟 電壓基準電路上電時，啟動電路(11)啟動自偏置電流源(12); 自偏置電流源(12)為具有負溫度系數(shù)的電壓產生器(13)和基準電壓調節(jié)器(14)提供直流偏置；具有負溫度系數(shù)的電壓產生器(13)和基準電壓調節(jié)器(14)分 別產生一個具有負溫度系數(shù)的參考電壓，其溫度系數(shù)和MOS晶體管閾 值電壓的溫度系數(shù)近似相等，溫度系數(shù)之差為一個具有正溫度系數(shù)的 電壓；產生的兩個具有負溫度系數(shù)的參考電壓之差被基準電壓調節(jié)器 (14)放大，其溫度系數(shù)被套筒和折疊結構的MOS晶體管調節(jié)至合適 的值；將調節(jié)后的值與基準電壓調節(jié)器(14)產生的具有負溫度系數(shù)的 參考電壓相加，可得到基準電壓。
全文摘要
本發(fā)明公開了一種低壓低功耗的CMOS電壓基準參考電路，用于產生一基準電壓，該CMOS電壓基準參考電路包括一啟動電路11，一自偏置電流源12，一具有負溫度系數(shù)的電壓產生器13、一基準電壓調節(jié)器14，以及一單管電流鏡MOS晶體管M₀。該電路采用工作在亞閾值區(qū)的MOS晶體管來產生具有負溫度系數(shù)的電壓，同時利用工作在亞閾值區(qū)的MOS晶體管的套筒和折疊結構代替電阻放大具有正溫度系數(shù)的電壓，使其與具有負溫度系數(shù)的電壓相抵消，從而產生了與溫度無關的基準電壓。本發(fā)明的基準電路由于消除了電阻、電容等無源器件以及運算放大器的使用，大大減小了電路的元件數(shù)目和靜態(tài)工作電流，從而減小了電路的功耗和面積。
文檔編號G05F3/24GK101470459SQ200710304219
公開日2009年7月1日 申請日期2007年12月26日 優(yōu)先權日2007年12月26日
發(fā)明者青 葉, 晗 王 申請人:中國科學院微電子研究所