專(zhuān)利名稱(chēng)：能帶隙電壓參考電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于參考電路，特別有關(guān)一種能帶隙電壓參考電路，能夠提供不受開(kāi)關(guān)元件的有限導(dǎo)通電阻(finite turn-on resistance)與溫度系數(shù)影響的參考電壓。
背景技術(shù)：
一般而言，電壓參考電路與電流參考電路廣泛地使用于模擬電路中，此類(lèi)參考電路是以直流電壓或電流為主，受電源與制程參數(shù)的影響不大，而且對(duì)溫度變化會(huì)有符合一預(yù)定的相依性。舉例而言，能帶隙電壓參考電路是最常用的高效率電壓參考電路，其使用具有正溫度系數(shù)與負(fù)溫度系數(shù)特性的元件，再將這些元件產(chǎn)生的電壓或電流依照一既定比例予以加總，以便產(chǎn)生與溫度無(wú)關(guān)的輸出作為一參考電流或電流。

發(fā)明內(nèi)容
本發(fā)明提供一種能帶隙電壓參考電路，包括一運(yùn)算放大器具有一輸出端以及第一、第二輸入端；第一、第二二極管形式連接的晶體管耦接至運(yùn)算放大器；一第一電阻耦接于運(yùn)算放大器的輸出端與第一二極管形式連接的晶體管之間；以及一第一電阻梯(resistor ladder)耦接于運(yùn)算放大器的輸出端與第二二極管形式連接的晶體管之間，而第一電阻梯包括串聯(lián)地連接的復(fù)數(shù)第二電阻；以及復(fù)數(shù)開(kāi)關(guān)元件，各具有一第一端耦接至運(yùn)算放大器的第一輸入端。
本發(fā)明還提供一種能帶隙電壓參考電路，包括一運(yùn)算放大器具有一輸出端以及第一、第二輸入端；第一、第二二極管形式連接的晶體管分別耦接至運(yùn)算放大器的第一、第二輸入端；一第一電阻具有一第一端耦接于運(yùn)算放大器的輸出端，以及一第二端耦接第一二極管形式連接的晶體管與運(yùn)算放大器的第一輸入端；以及一第一電阻梯(resistor ladder)，耦接于運(yùn)算放大器的輸出端與第二二極管形式連接的晶體管之間，而第一電阻梯包括串聯(lián)地連接的復(fù)數(shù)第二電阻；以及復(fù)數(shù)開(kāi)關(guān)元件，各具有一第一端耦接至一高阻抗路徑，其中開(kāi)關(guān)元件是由一第一組控制信號(hào)所控制，使得部分的第二電阻會(huì)形成一第一等效電阻，而剩余的第二電阻會(huì)形成一第二等效電阻。
本發(fā)明還提供一種能帶隙電壓參考電路，包括一運(yùn)算放大器具有一輸出端以及第一、第二輸入端；第一、第二晶體管耦接至運(yùn)算放大器；一第一電阻耦接于運(yùn)算放大器的輸出端與第一晶體管之間；以及一第一電阻梯耦接于運(yùn)算放大器的輸出端與第二晶體管之間，而第一電阻梯包括串聯(lián)地連接的復(fù)數(shù)第二電阻，以及復(fù)數(shù)開(kāi)關(guān)元件各具有一第一端耦接至一高阻抗路徑。
本發(fā)明提供的能帶隙電壓參考電路，能夠提供不受開(kāi)關(guān)元件的有限導(dǎo)通電阻(finite turn-on resistance)與溫度系數(shù)影響的參考電壓。


圖1為本發(fā)明中能帶隙電壓參考電路的一實(shí)施例。
圖2為本發(fā)明中電阻梯的一實(shí)施例。
圖3為本發(fā)明中能帶隙電壓參考電路的另一實(shí)施例。
圖4為本發(fā)明中能帶隙電壓參考電路的另一實(shí)施例。
附圖標(biāo)號(hào)10A、20、30能帶隙電壓參考電路；22、24電阻梯；OP運(yùn)算放大器；Q1、Q2雙載子晶體管；V1～V2電壓；
GND接地電壓；I1、I2電流；Vbg、Vbg”輸出電壓；ND20～ND2M、ND30～ND3Z節(jié)點(diǎn)；R1～R3、R3 1～R3N、RX1～RXN、R41～R4Y電阻；SW10～SW1A、SW20～SW2M、SW30～SW3Z開(kāi)關(guān)元件。
具體實(shí)施例方式
為了讓本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下圖1為顯示本發(fā)明中能帶隙電壓參考電路的一實(shí)施例。如圖所示，能帶隙電壓參考電路10A包括運(yùn)算放大器OP、雙載子晶體管(BJTs)Q1與Q2，以及電阻R1～R3。舉例而言，電阻R1與R2具有相同的電阻值，而晶體管Q2的射極的面積是N倍于晶體管Q1的射極的面積，N大于1。
若忽略基極電流，順向?qū)ǖ亩O管的射-基極電壓VEB可表示成VEB=kTqln(ICIS)]]>其中k為波茲曼常數(shù)(1.38×10-23J/K)，q為電荷電量(1.6×10-29C)，T為溫度，IC為集極電流，而IS為飽和電流。
當(dāng)運(yùn)算放大器OP的輸入電壓V1與V2相互匹配且晶體管Q2的尺寸為晶體管Q1的N倍，晶體管Q1與Q2的射-基極電壓差ΔVEB可表示成ΔVEB=VEB1-VEB2=kTqlnN]]>其中VEB1為晶體管Q1的射-基極電壓，而VEB2為晶體管Q2的射-基極電壓。
由于輸入電壓V1與V2因?yàn)檫\(yùn)算放大器OP而相互匹配(虛短路)，因此輸入電壓V1與V2可表示成
V1＝V2＝VEB1＝VEB2+I2×R3I2×I3=VEB1-VEB2=kTqlnN]]>因此，通過(guò)電阻R2與R3的電流I2可表示成I2=VTR3lnN,]]>其中溫度電壓(thermal voltage)VT=kTq.]]>由于電阻R1與R2具有相同的阻值而且輸入電壓V1與V2因?yàn)檫\(yùn)算放大器OP而相互匹配(虛短路)，因此電流I2會(huì)與電流I1相等。
于是，I1=I2=VTR3lnN,]]>并且由于溫度電壓VT具有0.085mV/℃的正溫度系數(shù)，所以電流I1與I2也具有正溫度系數(shù)。
因此，電壓Vbg也可表示成Vbg=I2×(R2+R3)+VEB2=I1×R1+VEB1]]>=R1×VTR3lnN+VEB1]]>由于晶體管的射-基極電壓VEB具有-2mV/℃的負(fù)溫度系數(shù)，因此若適當(dāng)?shù)剡x擇電阻R1～R3的電阻值的比例，電流Vbg將可以具有近乎零的溫度系數(shù)并且與較不受溫度變化的影響。
于某些實(shí)施例中，電阻R3是由一電阻梯來(lái)實(shí)現(xiàn)。圖2為一電阻梯的實(shí)施例。電阻R3是耦接于電阻R2與晶體管Q2之間，且包括串聯(lián)連接的N個(gè)電阻R31～R3N，以及串聯(lián)連接的N個(gè)開(kāi)關(guān)元件SWl～SWlA。除了電阻R31與R3N之外，每個(gè)開(kāi)關(guān)元件SWl～SWlA是并聯(lián)于一個(gè)對(duì)應(yīng)的電阻。舉例而言，開(kāi)關(guān)元件SW10的兩端是耦接至電阻R32的兩端，開(kāi)關(guān)元件SW11的兩端是耦接至電阻R33的兩端，依此類(lèi)推。開(kāi)關(guān)元件SW10～SW1N是可通過(guò)MOS晶體管來(lái)實(shí)現(xiàn)。
由于開(kāi)關(guān)元件SW10～SW1A是設(shè)置于電流I2的路徑中，使得非理想的開(kāi)關(guān)效應(yīng)(例如溫度系數(shù)、finite導(dǎo)通電阻)會(huì)影響能帶隙參考電路的參數(shù)。舉例而言，當(dāng)開(kāi)關(guān)元件SW10導(dǎo)通時(shí)，電流I2會(huì)流經(jīng)電阻R31、開(kāi)關(guān)元件SW10與電阻R33～R3N，所以開(kāi)關(guān)元件SW10上的非理想效應(yīng)會(huì)影響能帶隙參考電路的參數(shù)。再者，假設(shè)開(kāi)關(guān)元件SW10～SW1N是由PMOS晶體管來(lái)實(shí)現(xiàn)，耦接電源電壓的N井區(qū)也會(huì)退化能帶隙參考電路的電源拒斥比(power supply rejectionratio)的效能。在取得開(kāi)關(guān)元件數(shù)組(SW10～SW1M)的最佳設(shè)定值后，當(dāng)考慮電源拒斥比時(shí)，這些開(kāi)關(guān)元件就會(huì)由硬件線路來(lái)實(shí)現(xiàn)。由于開(kāi)關(guān)元件與硬件線路在特性上的不同，能帶隙參考電路的參數(shù)將會(huì)產(chǎn)生漂移。
避免開(kāi)關(guān)元件的有限導(dǎo)通電阻(finite turning on resistance)與溫度系數(shù)的最好方法是將它們?cè)O(shè)置在一高阻抗路徑上，并且在一個(gè)運(yùn)算放大器式的能帶隙電壓參考電路中，高阻抗路徑是存在于運(yùn)算放大器的輸入端上。因此，本發(fā)明還提供一種不受開(kāi)關(guān)元件的有限導(dǎo)通電阻與溫度系數(shù)影響的能帶隙電壓參考電路。
圖3為能帶隙電壓參考電路的另一實(shí)施例。如圖所示，能帶隙電壓參考電路20除了電阻梯22是與圖1中所示的能帶隙電壓參考電路10A相似。能帶隙電壓參考電路20包括雙載子晶體管Q1與Q2、運(yùn)算放大器OP、電阻R1以及電阻梯22。
晶體管Q1包括一射極耦接至運(yùn)算放大器OP的正輸入端以及耦接至接地電壓GND的一基極與一集極。晶體管Q2包括一射極耦接至電阻梯22以及耦接至接地電壓GND的一基極與一集極。換言之，晶體管Q1與Q2為二極管方式連接的晶體管。電阻R1耦接于運(yùn)算放大器OP的正輸入端與其輸出端之間，電阻梯22耦接晶體管Q2的射極以及運(yùn)算放大器OP的負(fù)輸入端與輸出端之間。
電阻梯22包括串聯(lián)連接的復(fù)數(shù)電阻RX1～RXN以及復(fù)數(shù)開(kāi)關(guān)元件SW21～SW22。電阻RX1耦接于運(yùn)算放大器OP的輸出端與節(jié)點(diǎn)ND20之間，電阻RX2耦接于節(jié)點(diǎn)ND20與節(jié)點(diǎn)ND21之間，依此類(lèi)推，而電阻RXN耦接于節(jié)點(diǎn)ND2M與晶體管Q2的射極之間。每個(gè)開(kāi)關(guān)元件SW20～SW2M皆具有一第一端耦接至一對(duì)應(yīng)的節(jié)點(diǎn)，以及一第二端耦接運(yùn)算放大器OP的負(fù)輸入端。舉例而言，開(kāi)關(guān)元件SW20耦接于運(yùn)算放大器OP的負(fù)輸入端與節(jié)點(diǎn)ND20之間，開(kāi)關(guān)元件SW21耦接于運(yùn)算放大器OP的負(fù)輸入端與節(jié)點(diǎn)ND21之間，依此類(lèi)推。開(kāi)關(guān)元件SW2M耦接于運(yùn)算放大器OP的負(fù)輸入端與節(jié)點(diǎn)ND21之間。
包含電阻RX1～RXN的電阻串(即電阻梯22)會(huì)具有一個(gè)固定的總電阻值，并且圖1所中示電阻R2與R3可以由開(kāi)關(guān)元件SW21～SW2M進(jìn)行調(diào)整。舉例而言，當(dāng)開(kāi)關(guān)元件SW20導(dǎo)通而開(kāi)關(guān)元件SW21～SW2M截止時(shí)，電阻RX1是作為一第一等效電阻(如圖1所示的電阻R2)，而電阻串中剩余的電阻RX2～RXN是作為一第二等效電阻(如圖1所示的電阻R3)。于另一例子中，當(dāng)開(kāi)關(guān)元件SW21導(dǎo)通而開(kāi)關(guān)元件SW20與SW22～SW2M截止時(shí)，包含電阻RX1～RX2的電阻串是作為第一等效電阻(如圖1所示的R2)，而包含電阻RX3～RXN的電阻串是作為第二等效電阻(如圖1所示的R3)。當(dāng)開(kāi)關(guān)元件SW22導(dǎo)通而開(kāi)關(guān)元件SW20～SW21與SW23～SW2M截止時(shí)，包含電阻RX1～RX3的電阻串是作為第一等效電阻(如圖1所示的R2)，而包含電阻RX4～RXN的電阻串是作為第二等效電阻(如圖1所示的R3)，依此類(lèi)推。通過(guò)導(dǎo)通開(kāi)關(guān)元件中的一個(gè)，即可調(diào)整第一、第二等效電阻(如圖1中所示的R2與R3)的比例。由于運(yùn)算放大器OP的輸入端為高阻抗，因此不會(huì)有電流通過(guò)開(kāi)關(guān)元件SW21～SW2M流入運(yùn)算放大器OP，電流I2只會(huì)流經(jīng)電阻RX1～RXN以及晶體管Q2。
因此，如果能適當(dāng)?shù)剡x擇電阻R1～R3的電阻值比例，能帶隙電壓參考電路20的輸出電壓Vbg’也會(huì)具有近似于零的溫度系數(shù)并且對(duì)溫度較不敏感。于某些實(shí)施例中，晶體管SW20～SW2M是由來(lái)自一外部控制裝置的一組控制信號(hào)所控制，使得電阻R2～R3可以被調(diào)整，而得到想要的輸出電壓Vbg’。
圖4為能帶隙電壓參考電路的另一實(shí)施例。如圖所示，能帶隙電壓參考電路30除了電阻梯24之外，是與圖3中所示的能帶隙電壓參考電路20相似。電阻梯24耦接于運(yùn)算放大器OP的輸出端與接地電壓GND之間，并且包括串聯(lián)連接的復(fù)數(shù)電阻R41～R4Y以及復(fù)數(shù)開(kāi)關(guān)元件SW30～SW3Z。電阻R41耦接于運(yùn)算放大器OP的輸出端與節(jié)點(diǎn)ND30之間，電阻R42耦接于節(jié)點(diǎn)ND30與節(jié)點(diǎn)ND31之間，依此類(lèi)推，電阻R4Y耦接于節(jié)點(diǎn)ND3Z與接地電壓GND之間。開(kāi)關(guān)元件SW30～SW3Z各具有一第一端耦接至一對(duì)應(yīng)的節(jié)點(diǎn)，以及一第二端接至一輸出端。
舉例而言，開(kāi)關(guān)SW30耦接于輸出端與節(jié)點(diǎn)ND30之間，開(kāi)關(guān)SW31耦接于輸出端與節(jié)點(diǎn)ND31之間，依此類(lèi)推，開(kāi)關(guān)SW3Z耦接于輸出端與節(jié)點(diǎn)ND3Z之間。電阻梯24是通過(guò)導(dǎo)通開(kāi)關(guān)元件SW30～SW3Z中的一個(gè)，用以對(duì)輸出電壓Vbg’進(jìn)行分壓，使得輸出電壓Vbg”能低于輸出電壓Vbg’，以便能操作于一低電壓環(huán)境中。于某些實(shí)施例中，開(kāi)關(guān)元件SW30與SW3Z可由來(lái)自外部控制裝置的另一阻控制信號(hào)所控制，使得輸出電壓Vbg”能被操作于一低電壓環(huán)境中。
當(dāng)開(kāi)關(guān)元件SW20～SW2M各具有一端耦接至運(yùn)算放大器OP的一輸入端(即高阻抗路徑)，所以不會(huì)有任何電流流經(jīng)開(kāi)關(guān)元件SW20～SW2M至運(yùn)算放大器OP，因此開(kāi)關(guān)元件SW20～SW2M(晶體管)不會(huì)影響能帶隙電壓參考電路的參數(shù)。由于沒(méi)有電流流經(jīng)開(kāi)關(guān)元件(晶體管)，因此，即使在考慮電源拒斥比的情況下，開(kāi)關(guān)元件與硬件線路不同的特性的影響，且開(kāi)關(guān)元件是于取得最佳設(shè)定值后由硬件線路取代，能帶隙電壓參考電路的參數(shù)將仍然不會(huì)受到影響。
能帶隙電壓參考電路10A、20與30是可扮演混合模式集成電路或模擬集成電路的操作中的必要功能區(qū)塊，例如數(shù)據(jù)轉(zhuǎn)換器(data converter)、鎖相回路(PLL)、振蕩器、電源管理電路、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、閃存(FLASH)…等等。舉例而言，能帶隙電壓參考電路30是提供輸出電壓Vbg”至一核心電路，以便核心電路執(zhí)行其功能。
雖然本發(fā)明已以較佳實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何熟知技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種能帶隙電壓參考電路，其特征在于，該能帶隙電壓參考電路包括一運(yùn)算放大器，包括一輸出端以及第一、第二輸入端；一第一、一第二二極管形式連接的晶體管；一第一電阻，耦接于上述運(yùn)算放大器的輸出端與上述第一二極管形式連接的晶體管之間；以及一第一電阻梯，耦接于上述運(yùn)算放大器的輸出端與上述第二二極管形式連接的晶體管之間，上述第一電阻梯包括復(fù)數(shù)第二電阻，串聯(lián)地連接；以及復(fù)數(shù)開(kāi)關(guān)元件，各具有一第一端耦接至上述運(yùn)算放大器的第一輸入端。
2.如權(quán)利要求1所述的能帶隙電壓參考電路，其特征在于，上述第一電阻包括一第一端耦接至上述運(yùn)算放大器的輸出端以及一第二端耦接至上述運(yùn)算放大器的第二輸入端與上述第一二極管連接形式的晶體管。
3.如權(quán)利要求1所述的能帶隙電壓參考電路，其特征在于，上述第一二極管連接形式的晶體管是耦接于上述運(yùn)算放大器的第二輸入端以及一接地電壓之間，而上述第二二極管連接形式的晶體管是耦接于上述第一電阻梯與上述接地電壓之間。
4.如權(quán)利要求1所述的能帶隙電壓參考電路，其特征在于，在上述第一電阻梯中，每?jī)蓚€(gè)上述第二電阻之間會(huì)具有一節(jié)點(diǎn)，并且上述每個(gè)開(kāi)關(guān)元件是耦接于上述運(yùn)算放大器的第一輸入端與一對(duì)應(yīng)節(jié)點(diǎn)之間。
5.如權(quán)利要求1所述的能帶隙電壓參考電路，其特征在于，上述開(kāi)關(guān)元件為晶體管。
6.如權(quán)利要求1所述的能帶隙電壓參考電路，其特征在于，該能帶隙電壓參考電路還包括一分壓元件耦接于上述運(yùn)算放大器的輸出端。
7.如權(quán)利要求6所述的能帶隙電壓參考電路，其特征在于，上述分壓元件為一第二電阻梯。
8.一種能帶隙電壓參考電路，其特征在于，該能帶隙電壓參考電路包括一運(yùn)算放大器，包括一輸出端以及第一、第二輸入端；第一、第二晶體管；一第一電阻，耦接于上述運(yùn)算放大器的輸出端與上述第一晶體管之間；以及一第一電阻梯，耦接于上述運(yùn)算放大器的輸出端與上述第二晶體管之間，上述第一電阻梯包括復(fù)數(shù)第二電阻串聯(lián)地連接，以及復(fù)數(shù)開(kāi)關(guān)元件各具有一第一端耦接至一高阻抗路徑。
9.如權(quán)利要求8所述的能帶隙電壓參考電路，其特征在于，上述第一、第二晶體管為二極管連接形式的晶體管。
10.如權(quán)利要求9所述的能帶隙電壓參考電路，其特征在于，上述第一電阻耦接于上述運(yùn)算放大器的輸出端與及一接地電壓之間，并且上述第二晶體管是接于上述第一電阻梯與上述接地電壓之間。
11.如權(quán)利要求10所述的能帶隙電壓參考電路，其特征在于，上述第一電阻梯包括一第一端耦接上述運(yùn)算放大器的輸出端，以及一第二端耦接上述運(yùn)算放大器的第一輸入端與上述第一晶體管。
12.如權(quán)利要求11所述的能帶隙電壓參考電路，其特征在于，在上述第一電阻梯中，每?jī)蓚€(gè)相連的上述第二電阻之間會(huì)具有一節(jié)點(diǎn)，并且上述每個(gè)開(kāi)關(guān)元件是耦接于上述高阻抗路徑與一對(duì)應(yīng)節(jié)點(diǎn)之間。
13.如權(quán)利要求12所述的能帶隙電壓參考電路，還包括一第二電阻梯耦接于上述運(yùn)算放大器的輸出端。
14.如權(quán)利要求13所述的能帶隙電壓參考電路，其特征在于，上述高阻抗路徑為上述運(yùn)算放大器的第二輸入端。
15.一種能帶隙電壓參考電路，其特征在于，該能帶隙電壓參考電路包括一運(yùn)算放大器，包括一輸出端以及第一、第二輸入端；第一、第二二極管形式連接的晶體管，分別耦接至上述運(yùn)算放大器的第一、第二輸入端；一第一電阻，包括一第一端耦接于上述運(yùn)算放大器的輸出端，以及一第二端耦接上述第一二極管形式連接的晶體管與上述運(yùn)算放大器的第一輸入端；以及一第一電阻梯，耦接于上述運(yùn)算放大器的輸出端與上述第二二極管形式連接的晶體管之間，上述第一電阻梯包括復(fù)數(shù)第二電阻串聯(lián)地連接；以及復(fù)數(shù)開(kāi)關(guān)元件，各具有一第一端耦接至一高阻抗路徑，其中上述開(kāi)關(guān)元件是由一第一組控制信號(hào)所控制，使得部分的上述第二電阻會(huì)形成一第一等效電阻，而剩余的上述第二電阻會(huì)形成一第二等效電阻。
16.如權(quán)利要求15所述的能帶隙電壓參考電路，其特征在于，在上述第一電阻梯中，每?jī)蓚€(gè)相連的上述第二電阻會(huì)具有一節(jié)點(diǎn)，并且上述每個(gè)開(kāi)關(guān)元件是耦接于上述高阻抗路徑與一對(duì)應(yīng)節(jié)點(diǎn)之間。
17.如權(quán)利要求15所述的能帶隙電壓參考電路，其特征在于，上述高阻抗路徑為上述運(yùn)算放大器的第二輸入端。
18.如權(quán)利要求15所述的能帶隙電壓參考電路，其特征在于，上述第一、第二等效電阻具有一固定的總電阻值，而上述第一、第二等效電阻的電阻值比是由上述第一組控制信號(hào)所調(diào)整。
19.如權(quán)利要求15所述的能帶隙電壓參考電路，其特征在于，該能帶隙電壓參考電路還包括一第二電阻梯耦接于上述運(yùn)算放大器的輸出端，用以根據(jù)一第二組控制信號(hào)，進(jìn)行電壓分壓。
全文摘要
本發(fā)明提供一種能帶隙電壓參考電路，該能帶隙電壓參考電路包括一運(yùn)算放大器具有一輸出端以及第一、第二輸入端；第一、第二晶體管耦接至運(yùn)算放大器；一第一電阻耦接于運(yùn)算放大器的輸出端與第一晶體管之間；以及一第一電阻梯耦接于運(yùn)算放大器的輸出端與第二晶體管之間，而第一電阻梯包括串聯(lián)地連接的復(fù)數(shù)第二電阻，以及復(fù)數(shù)開(kāi)關(guān)元件各具有一第一端耦接至一高阻抗路徑。
文檔編號(hào)G05F3/28GK101093401SQ20071011253
公開(kāi)日2007年12月26日 申請(qǐng)日期2007年6月20日 優(yōu)先權(quán)日2006年6月23日
發(fā)明者陳弘易, 顏永智 申請(qǐng)人:聯(lián)發(fā)科技股份有限公司