專利名稱：基準電壓產(chǎn)生電路和基準電流產(chǎn)生電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及形成于半導(dǎo)體器件上的基準電壓產(chǎn)生電路和基準電流產(chǎn)生電路，特別是涉及使用MOS晶體管構(gòu)成的基準電壓產(chǎn)生電路和基準電流產(chǎn)生電路，這些電路形成于例如使用比電源電壓還低的基準電壓的半導(dǎo)體器件上。
背景技術(shù)：
以往，作為對溫度的依賴性和電源電壓的依賴性不大的基準電壓產(chǎn)生電路而為人熟知的能帶間隙基準(BGR)電路，由于產(chǎn)生與硅的能帶間隙大致相等的基準電壓，故被命名為能帶間隙基準電路，在要得到高精度的基準電壓的情況下經(jīng)常被人們使用。
使用形成于半導(dǎo)體器件上的現(xiàn)有的雙極晶體管構(gòu)成的BGR電路，其構(gòu)成為使PN結(jié)二極管或集電極和基極相互連接起來的晶體管的基極和發(fā)射極間PN結(jié)(以下，叫做二極管)的正方向電壓VF(具有負的溫度系數(shù))，和改變了電流密度的二極管的正方向電壓VF之差的電壓(具有正的溫度系數(shù))的數(shù)倍的電壓相加，輸出溫度系數(shù)大致為零的約1.25V。
現(xiàn)在，雖然半導(dǎo)體器件已發(fā)展為低電壓化，但在BGR電路的輸出電壓為約1.25V的情況下，電源電壓的下限為1.25V+α。因此，即便是借助于晶體管的閾值等的調(diào)整來減小α，也不可能用1.25V的電源電壓使半導(dǎo)體器件動作。
以下，對這一點進行詳細說明。
圖21示出了使用NPN晶體管構(gòu)成的現(xiàn)有例1的BGR電路的基本構(gòu)成。
在圖21中，Q1、Q2、Q3是NPN晶體管，R1、R2、R3是電阻元件，I是電源，VBE1、VBE2、VBE3是上述晶體管Q1、Q2、Q3的基極和發(fā)射極間電壓，Vref是輸出電壓(基準電壓)。如果Q1、Q2的特性相同，則晶體管Q2的發(fā)射極電壓V2將變成為V2＝VBE1-VBE2＝VT·In(I1/I2).........(1)Vref將變成為Vref＝VBE3+(R3/R2)V2＝VBE3+(R3/R2)VT·In(I1/I2).........(2)(2)式的第一項雖然具有大致上-2mV/℃的溫度系數(shù)，但是，由于在(2)式的第二項中，熱電壓，VT為VT＝k·T/q .........(3)且具有下述溫度系數(shù)(R3/R2)(k/q)In(I1/I2).........(4)所以Vref的溫度系數(shù)變成為零的條件是k＝1.38×10-23J/K.........(5)倘代入q＝1.6×10-19C.........(6)則上述溫度系數(shù)將變成(R3/R2)In(I1/I2)＝23.2 .........(7)倘在(2)式中，假定在23℃下，VBE3＝0.65V，則Vref＝0.65+0.6＝1.25V.........(8)該值大致上等于硅的能帶間隙值(1.205)。
但是，上邊所說過的圖21的BGR電路，存在著輸出電壓為1.25V且不可變，以及不能使電壓變成1.25V以下的問題。
圖22示出了不使用雙晶體管構(gòu)成現(xiàn)有例2的BGR電路的基本構(gòu)成。
該BGR由1個二極管D1、N個二極管D2，電阻元件R1、R2、R3，由CMOS晶體管構(gòu)成的1個差分放大電路DA和1個PMOS晶體管TP構(gòu)成。
上述差分放大電路DA的一側(cè)的輸入上，輸入二極管D1的一端節(jié)點的電壓VA，+側(cè)輸入上輸入二極管D2的一端節(jié)點的電壓VB，并控制為使得VA和VB相等(R1和R2兩端的電壓變?yōu)橄嗟?。因此，I1/I2＝R2/R1 .........(9)若用下式來表示二極管的特性I＝IS{e(qVF/kT)-1} .........(10)VF＞＞q/k·T＝26mV .........(11)式中，IS是(逆方向)飽和電流，VF是正方向電壓。
根據(jù)式(11)，可以忽略式(10)中的-1，可以表示為VF＝VT·In(I/IS) .........(12)其中，電阻元件R3兩端的電壓將變成為ΔVF＝VFl-VF2＝VT·In(N·I1/I2)＝VT·In(N·R2/R1) .........(13)熱電壓VT具有0.086mV/℃的溫度系數(shù)，另一方面，二極管D1的正方向電壓VFl具有約-2mV/℃的溫度系數(shù)。因此，把電阻元件R1、R2、R3的電阻值設(shè)定為下式所述的條件Vref＝VF1+(R2/R3)ΔVF .........(14)∋Vref/∋T-------(15)]]>作為一個例子，設(shè)N＝10個，R1＝R2＝600kΩ，R3=60kΩ，則ΔVF將變成電流比為1∶10的二極管D1和D2的電壓差，Vref將變成為Vref＝VFl+10·ΔVF＝1.25V .........(16)該現(xiàn)有例2也和前邊說過的現(xiàn)有例1一樣存在著輸出電壓固定為1.25V(不可變)和要使用的電源電壓不能低于1.25V以下的問題。
如上所述，產(chǎn)生溫度依賴性和電源電壓依賴性小的基準電壓的現(xiàn)有的BGR電路，存在著輸出電壓約為1.25V，是固定的，且不能使之以約1.25V以下的電源電壓動作的問題。

發(fā)明內(nèi)容
本發(fā)明就是為解決上述問題而發(fā)明的，目的是提供一種在所供給的電源電壓的范圍內(nèi)，可以產(chǎn)生把溫度依賴性和電源電壓依賴性小的基準電壓設(shè)定為任意的低電壓，且可以在1.25V以下動作的基準電壓產(chǎn)生電路。
此外，本發(fā)明的另一目的是提供可以產(chǎn)生溫度依賴性和電源電壓依賴性小的基準電流的基準電流產(chǎn)生電路。
本發(fā)明的基準電壓產(chǎn)生電路，其特征是具備把PN結(jié)的正方向電壓變換成與其電壓成比例的第一電流量的第一電流變換電路；把電流密度改變后的PN結(jié)的正方向電壓之差變換成與其電壓成比例的第二電流量的第二電流變換電路；把用上述第一電流變換電路得到的第一電流量和用上述第二電流變換電路得到的第二電流量相加后的第三電流量變換成電壓的電流電壓變換電路，且作為上述PN結(jié)以外的有源器件用MIS晶體管構(gòu)成。
此外，本發(fā)明的基準電壓產(chǎn)生電路，其特征是具備把PN結(jié)的正方向電壓變換成與其電壓成比例的第一電流量的第一電流變換電路；把電流密度改變后的PN結(jié)的正方向電壓之差變換成與其電壓成比例的第二電流量的第二電流變換電路；把用上述第一電流變換電路得到的第一電流量和用上述第二電流變換電路得到的第二電流量相加的電流相加電路，且作為上述PN結(jié)以外的有源器件用MIS晶體管構(gòu)成。
如上所述，在本發(fā)明中，采用在對二極管的PN結(jié)的正方向電壓和其差進行了電流變換之后，進行相加的辦法，在消除溫度依賴性的同時可以產(chǎn)生任意的值的基準電壓或基準電流。而且這時，作為進行上述的電流變換或其后的電壓變換的電路的主要部分的有源器件由MIS晶體管構(gòu)成，所以電流變換電路、電流相加電路和電流電壓變換電路的全體，都可以用CMOS的制造工藝形成，故不會招致大的工序數(shù)的增加。
根據(jù)本發(fā)明的一個方面，提供一種基準電壓產(chǎn)生電路，包括電流產(chǎn)生電路，用于產(chǎn)生通過將第一電流與第二電流相加而獲得的電流，第一電流由一個第一p-n結(jié)的第一正向電壓變換而來，第二電流由所述第一p-n結(jié)和一個第二p-n結(jié)的正向電壓之間的電壓差變換而來；以及電流電壓變換電路，用于將由所述電流產(chǎn)生電路產(chǎn)生的電流變換成電壓。
根據(jù)本發(fā)明的另一個方面，提供一種基準電流產(chǎn)生電路，包括第一p-n結(jié)；第二p-n結(jié)；和一個電路，用于產(chǎn)生通過將第一電流與第二電流相加而獲得的電流，第一電流由所述第一p-n結(jié)的第一正向電壓變換而來，第二電流由所述第一p-n結(jié)和所述第二p-n結(jié)的正向電壓之間的電壓差變換而來；其中所述第一電流正比于所述第一正向電壓，所述第二電流正比于所述電壓差。
根據(jù)本發(fā)明的另一個方面，提供一種基準電流產(chǎn)生電方法，包括步驟產(chǎn)生通過將第一電流與第二電流相加而獲得的電流，第一電流由一個第一p-n結(jié)的第一正向電壓變換而來，第二電流由所述第一p-n結(jié)和一個第二p-n結(jié)的正向電壓之間的電壓差變換而來；以及將產(chǎn)生的電流變換為電壓。
根據(jù)本發(fā)明的另一個方面，提供一種基準電流產(chǎn)生電方法，包括步驟提供第一p-n結(jié)和第二p-n結(jié)；和產(chǎn)生通過將第一電流與第二電流相加而獲得的電流，第一電流由所述第一p-n結(jié)的第一正向電壓變換而來，第二電流由所述第一p-n結(jié)和所述第二p-n結(jié)的正向電壓之間的電壓差變換而來；其中所述第一電流正比于所述第一正向電壓，所述第二電流正比于所述電壓差。


圖1的框圖示出了本發(fā)明的基準電壓產(chǎn)生電路的基本構(gòu)成。
圖2的電路圖示出了圖1的基準電壓產(chǎn)生電路的實施方案1的實施例1。
圖3的電路圖示出了圖2中的差分放大電路的一個例子。
圖4的電路圖示出了圖2中的差分放大電路的另一例子。
圖5的電路圖示出了圖1的基準電壓產(chǎn)生電路的實施方案2的實施例。
圖6的電路圖示出了圖5的基準電壓產(chǎn)生電路的變形例1。
圖7的電路圖示出了圖5的基準電壓產(chǎn)生電路的變形例2。
圖8的電路圖示出了圖5的基準電壓產(chǎn)生電路中的把基準電壓產(chǎn)生電路內(nèi)的電壓用作差分放大電路的恒流源晶體管的柵極偏壓的具體例1。
圖9的電路圖示出了圖5的基準電壓產(chǎn)生電路中的把基準電壓產(chǎn)生電路內(nèi)的電壓用作差分放大電路的恒流源晶體管的柵極偏壓的具體例2。
圖10的電路圖示出了圖5的基準電壓產(chǎn)生電路中的把基準電壓產(chǎn)生電路內(nèi)的電壓用作差分放大電路的恒流源晶體管的柵極偏壓的具體例3。
圖11的電路圖示出了圖5的基準電壓產(chǎn)生電路中的把基準電壓產(chǎn)生電路內(nèi)的電壓用作差分放大電路的恒流源晶體管的柵極偏壓的具體例4。
圖12的電路圖示出了圖5的基準電壓產(chǎn)生電路中的把基準電壓產(chǎn)生電路內(nèi)的電壓用作差分放大電路的恒流源晶體管的柵極偏壓的具體例5。
圖13的電路圖示出了圖1的基準電壓產(chǎn)生電路的第三實施方案。
圖14的電路圖示出了可產(chǎn)生多個圖13中的電壓電平的電阻元件的構(gòu)造的一個例子。
圖15的電路圖示出了可以修整的第二電阻元件的構(gòu)造的一個例子。
圖16的電路圖示出了圖1的基準電壓產(chǎn)生電路的實施方案4的基準電壓產(chǎn)生電路的一個例子。
圖17的電路圖示出了圖1的基準電壓產(chǎn)生電路的實施方案5的基準電壓產(chǎn)生電路的一個例子。
圖18的電路圖示出了圖1的基準電壓產(chǎn)生電路的實施方案6的基準電壓產(chǎn)生電路的一個例子。
圖19的電路圖示出了圖1的基準電壓產(chǎn)生電路的實施方案7的基準電壓產(chǎn)生電路的一個例子。
圖20的電路圖示出了本發(fā)明的基準電流產(chǎn)生電路的一個例子。
圖21的電路圖示出了應(yīng)用了現(xiàn)有的雙極晶體管的能帶間隙基準電路的一個例子。
圖22的電路圖示出了應(yīng)用了現(xiàn)有的CMOS晶體管的能帶間隙基準電路的一個例子。
具體實施例方式
以下，參照附圖詳細地說明本發(fā)明的實施方案。
圖1示出了本發(fā)明的基準電壓產(chǎn)生電路的基本構(gòu)成。
在圖1中，11是把PN結(jié)的正方向電壓變換成與其電壓成比例的第一電流量的第一電流變換電路，12是把電流密度改變后的PN結(jié)的正方向電壓之差變換成與其電壓成比例的第二電流量的第二電流變換電路，13是把用上述第一電流變換電路得到的第一電流量和用上述第二電流變換電路得到的第二電流量相加得到第三電流量的電流相加電路，14是把上述第三電流量變換成電壓的電流電壓變換電路。其中，作為上述PN結(jié)以外的有源器件用MOS晶體管構(gòu)成。其次，說明圖1的基準電壓產(chǎn)生電路的實施方案1。
實施例1(圖2～圖4)圖2示出了圖1的基準電壓產(chǎn)生電路的實施方案1一個例子。
在圖2中，與圖1中的第二電流產(chǎn)生電路12相對應(yīng)的部分，是具有下述部分的電路。這些部分是串接在提供電源電位VDD的電源節(jié)點(VDD節(jié)點)和提供接地電位VSS的接地節(jié)點(VSS節(jié)點)之間的第一PMOS晶體管P1和第一PN結(jié)(二極管)D1；串接于VDD節(jié)點和VSS節(jié)點之間，且與上述第一PMOS晶體管P1源極彼此間及柵極彼此間連接起來的第二PMOS晶體管P2；第一電阻元件R1和多個并聯(lián)連接起來的第二PN結(jié)(二極管)D2；把源極連接到VDD節(jié)點上，與上述第二PMOS晶體管P2柵極彼此間連接起來的第三PMOS晶體管P3；進行控制，使得把依賴于上述第一PN結(jié)D1的特性的第一電壓VA和依賴于上述第一電阻元件R1和第二PN結(jié)的特性的第二電壓VB輸入到差分放大電路DA1中去，使該差分放大電路DA1的輸出加到上述第一PMOS晶體管P1的柵極和第二PMOS晶體管P2的柵極上，并使上述第一電壓VA和第二電壓VB變成為相等的反饋控制電路。
與圖1中的第一電流變換電路11對應(yīng)的部分，是把源極連接到VDD節(jié)點上，把上述第一電壓VA(或與之相等的電壓)加到柵極上的第四PMOS晶體管P4。在本例中，使用了把與第一電壓VA相等的電壓加到第四PMOS晶體管P4的柵極上的電路，作為其一例，使用了下述電路其具有把串接于VDD節(jié)點和VSS節(jié)點之間，且與上述第四PMOS晶體管P4源極彼此間及柵極彼此間連接起來的第五PMOS晶體管P5和第二電阻元件R3；上述第一電壓VA和上述第二電阻元件R3的一端節(jié)點的電壓VC輸入差分放大電路DA2；進行反饋控制，使得把該差分放大電路DA2的輸出加到上述第五PMOS晶體管P5的柵極上并使上述第二電阻元件R3的端子電壓VC變成為與上述第一電壓VC相等的控制電路。
與圖1中的電流相加電路13對應(yīng)的部分，是把上述第三PMOS體管P3的漏極與上述的4PMOS晶體管P4的漏極連接起來的部分。
與圖1中的電流變換電路14對應(yīng)的部分，是連接在上述第三PMOS晶體管P3和上述第四PMOS晶體管P4的漏極的公共連接節(jié)點與VSS節(jié)點之間的電流變換用的電阻元件R2，在該電阻元件R2的一端節(jié)點上，可以得到輸出電壓(基準電壓)Vref。
在以下的說明中，假定PMOS晶體管P1～P5的尺寸相等。此外，作為上述第一電壓VA取出上述第一PMOS晶體管P1的漏極電壓，作為上述第二電壓VB取出上述第二PMOS晶體管P2的漏極電壓。
在圖2的基準電壓產(chǎn)生電路中，VF1、VF2是二極管D1和D2的正方向電壓。I1、I2、I3、I4、I5是PMOS晶體管P1～P5的漏極電流，ΔVF是R1的兩端間的電壓。
用差分放大電路DA1進行反饋控制，使得VA＝VB .........(17)此外，由于PMOS晶體管P1、P2的柵極是公共的，故I1＝I2 .........(18)此外，由于VA＝VF1VB＝VF2+ΔVF1ΔVF＝ΔVF1-ΔVF2.........(19)所以，I1＝I2＝ΔVF/R1 .........(20)另一方面，用差分放大電路DA2進行反饋控制，使得VC＝VA .........(21)因此，I5＝VC/R3＝VA/R3＝ΔVF1/R3.........(22)由于PMOS晶體管P1～P3形成了電流鏡電路，所以
I3＝I2 .........(23)I4＝I5 .........(24)因此，Vref＝R2(I4+I3)＝R2{(VF1/R3)+(ΔVF/R1)}＝(R2/R3){VF1+(R3/R1)ΔVF} .........(25)在這里，假定R3和R1之比與Vref的溫度無關(guān)。此外，Vref的電平大體上在電源電壓VDD內(nèi)可以用R2與R3之比自由地設(shè)定。
作為一個例子，在N＝10個，R1＝60kΩ，R2＝300kΩ，R3＝600kΩ的情況下，ΔVF將變成為二極管的電流比1∶10的二極管D1和D2的電壓差。因此Vref＝(VF1+10·ΔVF)/2＝0.625V......(26)該輸出電壓Vref，參照圖22將變成為用2除上述的現(xiàn)有例2的BGR電路的輸出電壓Vref(式(16))。由于用式(16)表示的輸出電壓Vref幾乎與溫度無關(guān)，所以用式(26)表示的輸出電壓Vref也幾乎與溫度無關(guān)。
這樣一來，如果調(diào)整電流電壓變換用的電阻元件R2的電阻值，就可以產(chǎn)生在電源電壓VDD內(nèi)大體上任意的輸出電壓。特別是當如在上述例子中所述，使R2變成R3的一半時，輸出電壓將變成接近VA、VB、VC的值，應(yīng)用了PMOS晶體管P1～P3的電流鏡電路和應(yīng)用了PMOS晶體管P和P4的電流鏡電路，由于將變成各自的晶體管的漏極電壓大體上相同的大小，故可以在要求特性好的地方使用。
在上述的例子中，為了使說明易懂，把PMOS晶體管P1～P5的大小設(shè)為相同，但是這些尺寸沒有必要是相同的尺寸，只要考慮到這些的尺寸比來設(shè)定各個電阻的值就可以。
圖3，作為圖2中的差分放大電路DA1和DA2的例1，示出了具有NMOS差分放大電路和PMOS電流鏡負載電路的CMOS差分放大電路。該差分放大電路是用NMOS晶體管接受并放大輸入電壓的電路。
示于圖3的差分放大電路，具備有構(gòu)成把各個源極連接在一起的差分放大對的2個NMOS晶體管N1和N2；連接在構(gòu)成上述差分放大對的NMOS晶體管的源極公共連接節(jié)點和接地節(jié)點間，把偏壓VR1加到柵極上的恒流源用NMOS晶體管N3；作為負載連接到構(gòu)成上述差分放大對的NMOS晶體管的漏極和VDD節(jié)點之間，且連接到電流鏡上的2個PMOS晶體管P6和P7。
即，具備有把源極連接到VDD上，且使柵極和漏極相互連接的第六PMOS晶體管P6；把源極連接到VDD上，且與上述第六PMOS晶體管P6源極彼此間及柵極彼此間連接起來的第七PMOS晶體管P7；把漏極連接到上述第六PMOS晶體管P6的漏極上，并把上述電壓VB加到柵極上的第一NMOS晶體管N1；把漏極連接到上述第七PMOS晶體管P7的漏極上，并把上述電壓VA加到柵極上的第二NMOS晶體管N2；；連接在上述第一NMOS晶體管N1和第二NMOS晶體管N2的源極公共節(jié)點和接地節(jié)點之間，并把偏壓VR加到柵極上的恒流源用的第三NMOS晶體管N3。
在使用了圖3所示的差分放大電路的情況下，要想使該電路動作就必須使NMOS晶體管N的閾值VIN比輸入電壓低。
在這里可以試著把電路整體的電源電壓VDD的下限看作是VDDIN。
設(shè)差分放大電路的各個晶體管進行5極管動作，并設(shè)在閾值附近動作，假定對+輸入端和-輸入端加上相同的輸入電壓VIN。
把偏壓VR1已加在柵極上的晶體管，作為恒流源來動作，使差分放大電路的電流收攏的同時，送入輸入電壓VIN的晶體管N1和N2進行5極管動作起著提高放大倍數(shù)的作用。因此，構(gòu)成差分對管的NMOS晶體管N1、N2的源極公共連接節(jié)點的電位VS上升為VIN-VTN，本身為NMOS晶體管N1的漏極電位的Vl和NMOS晶體管N2的漏極電位(輸出電位)VOUT就不可能下降到VS。
因此，如果把PMOS晶體管的閾值定為VTP(VTP為負值)，則當電源電壓VDD不大于VS+|VTP|時，由于PMOS晶體管不能導(dǎo)通，故該差分放大電路不動作。
此外，差分放大電路的輸出電壓VOUT已送入柵極的PMOS晶體管也同樣地變得不導(dǎo)通，基準電壓產(chǎn)生電路變得不動作。
此外即便假定為差分放大電路整體已動作，如果電源電壓VDD在二極管電壓VF1以下，電路整體(基準電壓產(chǎn)生電路)也不會動作。
若把VF1代入VIN中求VDDIN，則動作條件為VTN＜VF1，在VTN＜VTP的情況下，VDDIN＝VF1-VTN+|VTP|在VTN≥VTP的情況下，VDDIN＝VF1即，使用了圖3所示的差分放大電路的圖2的基準電壓產(chǎn)生電路，把二極管的正方向電壓和正方向電流密度已改變后的多個二極管的正方向電壓VF之差的電壓換算成與各自的電壓成比例的電流，再對該2個電流相加，采用將其變換成電壓的辦法，輸出基準電壓Vref。
在這種情況下，通過晶體管的閾值等的調(diào)整，有可能使電源電壓的下限VDDIN接近二極管的VF(約0.8V)。因此，就可以使用需要低電壓動作的半導(dǎo)體器件。這與在現(xiàn)有的BGR電路中，即便改變晶體管的閾值等也不能使電源電壓的下限VDDIN變成約1.25V以下相比，是極其有效的。
圖4示出了圖2中的差分放大電路DA1和DA2的例2。
該差分放大電路由具有PMOS差分放大電路和NMOS電流鏡負載電路的CMOS差分放大電路和對其輸出進行反相放大的CMOS反相器構(gòu)成，用PMOS晶體管接收輸入電壓進行二級放大。
示于圖4的差分放大電路具備有構(gòu)成各個源極已公共連接的差分放大對的2個PMOS晶體管P41、P42；連接在構(gòu)成上述差分對的PMOS晶體管P41、P42的源極公共連接節(jié)點與電源把上述節(jié)點之間，且把偏壓VR2加在柵極上的恒流源用PMOS晶體管P40；作為負載連接在構(gòu)成上述差分對的PMOS晶體管P41、P42的漏極和接地節(jié)點之間，且連接到電流鏡上的2個NMOS晶體管N41、N42。
即，具備有把源極連接到VDD節(jié)點上，且把偏壓VR2加在柵極上的恒流源用PMOS晶體管P40；把源極連接到上述PMOS晶體管P40的漏極上，且把上述電壓VA加在柵極上的PMOS晶體管P41；把源極連接到上述PMOS晶體管P40的漏極上，且把上述電壓VB加在柵極上的PMOS晶體管P42；把漏極和柵極連接到上述PMOS晶體管P42的漏極上，且把源極連接到VSS節(jié)點的NMOS晶體管N41；把漏極連接到上述PMOS晶體管P41的漏極上，且與上述NMOS晶體管N41柵極彼此間和源極彼此間連接起來的NMOS晶體管N42；把源極連接到VDD節(jié)點上，且與上述PMOS晶體管P40柵極彼此間連接起來的PMOS晶體管P43；把漏極連接到上述PMOS晶體管P43的漏極上，且把上述NMOS晶體管N42的漏極連接到柵極上的NMOS晶體管N43。
下邊，考察使用了示于圖4的差分放大電路的情況下的電源電壓的下限VDDIN。假定該差分放大電路的+輸入端、-輸入端上加上相同的輸入電壓VIN。
已把偏壓VB2加到柵極上的晶體管P40，作為恒流源動作，在收攏差分放大電路的電流的同時，還起著使已加上輸入電壓VIN的PMOS晶體管P41、P42進行5極管動作，提高其放大倍數(shù)的作用。
因此，PMOS晶體管P41的漏極電位VD下降到VIN+|VTP|。柵極上已加上了VIN的PMOS晶體管P41、P42，只要電源電壓VDD不大于VIN+|VTP|，就不能導(dǎo)通。
此外，如果用VD表示PMOS晶體管P41、P42的源極公共連接節(jié)點的電位，用Vl表示NMOS晶體管N41的漏極電位，則只要不是VI＜VD，且Vl＜VTN，NMOS晶體管N41、N42就不會導(dǎo)通。
因此，動作條件將變成為VF1+|VTP|＞VTNVDDIN＝VF1+|VTP|。
下面，說明本發(fā)明的基準電壓產(chǎn)生電路的實施方案2實施例2(圖5)圖5示出了圖1的基準電壓產(chǎn)生電路的實施方案2的一個例子。
在圖5中，與圖1中的第二電流變換電路12對應(yīng)的部分，是具有下述部分的電路。這些部分是串接在VDD節(jié)點和VSS節(jié)點之間的第一PMOS晶體管P1和第一PN結(jié)D1；串接于VDD節(jié)點和VSS節(jié)點之間，且與上述第一PMOS晶體管P1源極彼此間及柵極彼此間連接起來的第二PMOS晶體管P2；第一電阻元件R1和多(N)個并聯(lián)連接起來的第二PN結(jié)D2；把依賴于上述第一PN結(jié)D1的特性的第一電壓VA和依賴于上述第二PN結(jié)的特性的第二電壓VB輸入到差分放大電路DA1中去，使該差分放大電路DA1的輸出加到上述第一PMOS晶體管P1的柵極和第二PMOS晶體管P2的柵極上，并進行控制，使得上述第一電壓VA和第二電壓VB變成為相等的反饋控制電路。
與圖1中的第一電流變換電路11對應(yīng)的部分，是分別與上述第一PN結(jié)D1和上述第一電阻元件R1與第二PN結(jié)D2之間的串接電路對應(yīng)地并聯(lián)連接的第二電阻元件R4和R2。
與圖1中的電流相加電路13對應(yīng)的部分，是把第二電阻元件連接到上述第一電阻元件R1上的部分。
與圖1中的電流變換電路14對應(yīng)的部分，是把源極連接到VDD節(jié)點上，且與上述第二PMOS晶體管P2柵極彼此間連接起來的第三PMOS晶體管P3，以及把該第三PMOS晶體管P3的漏極與VSS之間連接起來的電流變換用的電阻元件R3。
在以下的說明中，假定PMOS晶體管P1～P3的尺寸相等。此外，上述第一電壓VA為取出上述第一PMOS晶體管P1的漏極電壓，第二電壓VB為取出上述第二PMOS晶體管P2的漏極電壓。
VA和VB都被輸入差分放大電路DA1，差分放大電路DA1的輸出供往PMOS晶體管P1～P3的柵極，并進行反饋控制，使得VA＝VB由于PMOS晶體管P1～P3的柵極是公共的，所以I1＝I2＝I3如果在這里設(shè)R1＝R2，則I1A＝I2AI1B＝I2BVA＝VF1VB＝VF2+ΔVF1ΔVF＝ΔVF1-ΔVF2
R1的兩端間的電壓為ΔVF，故I2A＝ΔVF1/R1I2B＝VF1/R2因此，I2＝I2B+I2A＝VF1/R2+ΔVF1/R1于是，Vref＝R3·I3＝R3·I2＝R3{(VF1/R2)+(ΔVF1/R1)}＝(R3/R2){VF1+(R2/R1)ΔVF}即便是在圖5的基準電壓產(chǎn)生電路中，也可以把R2和R1的電阻設(shè)定為使Vref與溫度無關(guān)，采用設(shè)定R2和R1的電阻比的辦法，就可以在大體上電源電壓內(nèi)自由地設(shè)定Vref的電平。
上述實施例2的電路，與上述實施例1的電路相比雖然電阻元件的使用個數(shù)增加了，但是，卻具有用一個反饋電路即可的優(yōu)點。
實施例3(圖6)圖6示出了圖5的基準電壓產(chǎn)生電路的變形例1。
示于圖6的基準電壓產(chǎn)生電路，與圖5的基準電壓產(chǎn)生電路相比，在代替上述第一電壓VA，取出并聯(lián)連接到上述第一PN結(jié)D1上的第二電阻元件R4的中間節(jié)點的電壓VA′，取代上述第二電壓VB，取出并聯(lián)連接到上述第一電阻元件R1和第二PN結(jié)D2之間的串接電路上的第二電阻元件R2的中間節(jié)點的電壓VB′這兩點上不同，除此之外都是相同的，故賦予和圖5中的標號相同的標號。
該基準電壓產(chǎn)生電路的動作原理雖然與圖5的基準電壓產(chǎn)生電路的動作原理是相同的，但是差分放大電路DA1的輸入VA′、VB′，已對VA和VB進行了電阻分配。在VA′＝VB′時，將變成為VA＝VB。在這種情況下，由于可以使差分放大電路DA1的輸入電壓從VF1下降，故如果假定電路整體的電源電壓的下限VDDIN由差分放大電路DA1來決定的話，則可以使VDDIN下降輸入電壓VIN所下降的那么大的量。但是如VA′、VB′下降得過大，由于與VA、VB相比，VA′、VB′的幅度顯著地減少，故誤差將增加。
實施例4(圖7)圖7示出了圖5的基準電壓產(chǎn)生電路的變形例2。
示于圖7的基準電壓產(chǎn)生電路，與圖5的基準電壓產(chǎn)生電路比，在上述第一PMOS晶體管P1的漏極和上述第一PN結(jié)D1之間，以及上述第二PMOS晶體管P2的漏極和上述第一電阻元件R1之間，還具有已分別對應(yīng)地插入連接的第三電阻元件R5，不使用上述第一電壓VA而代之以取出上述第一PMOS晶體管P1的漏極電壓VA′，不使用上述第二電壓VB而代之以取出上述第二PMOS晶體管P2的漏極電壓VB′這兩點上不同，除此之外都是相同的，故賦予和圖5中的標號相同的標號。
該基準電壓產(chǎn)生電路的動作原理雖然與圖5的基準電壓產(chǎn)生電路的動作原理是相同的，但是差分放大電路DA1的輸入VA′、VB′，將變得比VA、VB高。此外，在VA′＝VB′時，將變成為VA＝VB。在這種情況下，由于可以使差分放大電路DA1的輸入電壓從VF1往上升，所以，如果即便是在VTN＞VF1時也可以使用圖3所示的差分放大電路，則借助于此，可以使VDDIN下降。
實施例5～實施例9(圖8～圖12)圖8～圖12示出了作為圖5的基準電壓產(chǎn)生電路中的差分放大電路的恒流源晶體管的柵極偏壓VR1或VR2，應(yīng)用基準電壓產(chǎn)生電路內(nèi)的電壓的多個具體例。
示于圖8的基準電壓產(chǎn)生電路(實施例5)，是應(yīng)用到下述情況中去的電路作為圖5的基準電壓產(chǎn)生電路中的差分放大電路DA1，使用了參照圖3所說明的差分放大電路。與圖5的基準電壓產(chǎn)生電路相比，在作為偏壓電壓VR1，加上上述第一電壓VA這一點上不同，除此之外都是相同的，故賦予和圖5中的標號相同的標號。
示于圖9的基準電壓產(chǎn)生電路(實施例6)，是應(yīng)用到下述情況中去的電路作為圖5的基準電壓產(chǎn)生電路中的差分放大電路DA1，使用了參照圖3所述的差分放大電路。與圖5的基準電壓產(chǎn)生電路相比，在作為偏壓電壓VR1，加上電流電壓變換電路的輸出電壓Vref這一點上不同，除此之外都是相同的，故賦予和圖5中的標號相同的標號。
示于圖10的基準電壓產(chǎn)生電路(實施例7)，是應(yīng)用到下述情況中去的電路作為圖5的基準電壓產(chǎn)生電路中的差分放大電路DA1使用了參照圖3所述的差分放大電路。與圖5的基準電壓產(chǎn)生電路相比，在附加有用于產(chǎn)生偏壓電壓VR1的偏壓電路這一點上不同，除此之外都是相同的，故賦予和圖5中的標號相同的標號。
上述偏壓電路具備把源極連接到VDD節(jié)點上，且把上述差分放大電路DA1的輸出電壓加到柵極上的PMOS晶體管P10；連接于上述PMOS晶體管P10的漏極和VSS節(jié)點之間，且已把漏極和柵極相互連接起來的NMOS晶體管N10，上述PMOS晶體管P10的漏極電將變成上述偏壓電壓VR1。
示于圖11的基準電壓產(chǎn)生電路(實施例8)，是應(yīng)用到下述情況中去的電路作為圖5的基準電壓產(chǎn)生電路中的差分放大電路DA1，使用了參照圖4所述的差分放大電路。與圖5的基準電壓產(chǎn)生電路比，在作為偏壓VR1加上上述差分放大電路DA1的輸出電壓這一點上不同，除此之外都是相同的，故賦予和圖5中的標號相同的標號。
示于圖12的基準電壓產(chǎn)生電路(實施例9)，是應(yīng)用到下述情況中去的電路作為圖5的基準電壓產(chǎn)生電路中的差分放大電路DA1應(yīng)用參照圖4所述的差分放大電路。與圖5的基準電壓產(chǎn)生電路比，在附加有用于產(chǎn)生偏壓電壓VR2的偏壓電路這一點上不同，除此之外都是相同的，故賦予和圖5中的標號相同的標號。
上述偏壓電路具備把源極連接到VDD節(jié)點上，且已把漏極和柵極相互連接起來的PMOS晶體管P12；連接于上述PMOS晶體管P12的漏極和VSS節(jié)點之間，且把上述第一電壓VA加到柵極上的NMOS晶體管N10，上述PMOS晶體管P12的漏極電壓將變成上述偏壓電壓VR2。
如上述圖8～圖12所示，如果采用把基準電壓產(chǎn)生電路內(nèi)的電壓用作差分放大電路DA1的偏壓的基準電壓產(chǎn)生電路，則將變成恒定的消費電流，而與電源電壓VDD無關(guān)。
下面，說明本發(fā)明的基準電壓產(chǎn)生電路的實施方案3。
實施例6(圖13～圖15)實施方案3的基準電壓產(chǎn)生電路的特征是與參照圖2說明的實施方案1相比，如圖13所示，電流電壓變換用的電阻元件R2a和第二電阻元件R3a，具有對于Vref、Vc可以產(chǎn)生多個電壓電平的構(gòu)造，對與圖2中相同的部分賦予相同的標號。
圖13的基準電壓產(chǎn)生電路，采用使電阻值和電阻比可變的辦法，可以使溫度特性或者輸出電壓可變、可調(diào)，或者可以選擇地取出多個的電平。
圖14示出了圖13中的可產(chǎn)生多個電壓電平的電壓電流變換用的電阻元件R2a或者第二電阻元件R3a的用圓框圈起來的部分的構(gòu)造之一例。即，設(shè)有用于把串接的多個電阻元件R141～R14n的一端節(jié)點或者至少一個分壓節(jié)點與基準電壓Vref的輸出端之間選擇地連接起來的開關(guān)器件。在這種情況下，作為上述開關(guān)器件應(yīng)用把PMOS晶體管和NMOS晶體管串接起來，并用互補信號驅(qū)動的CMOS晶體管TG1～TGn。
此外，對于第二電阻元件R3a采用使之可以調(diào)整的辦法，可以得到可變的電阻值。圖15示出了該可調(diào)整的第二電阻元件R3a的構(gòu)造之一例。即，采用對串接后的多個電阻元件R151～R15n的每一個并聯(lián)地例如照射激光光束的辦法，形成可熔斷的多晶硅熔斷絲F1～Fn。
其次，說明本發(fā)明的基準電壓產(chǎn)生電路的實施方案4。
實施例11(圖形6)圖16示出了實施方案4的基準電壓產(chǎn)生電路之一例。
示于圖16的基準電壓產(chǎn)生電路，與參照圖5～圖12說明的實施例2～實施例9的基準電壓產(chǎn)生電路相比，在作為電壓電流變換用的電阻元件，應(yīng)用串接后的多個電阻元件R141～R14n，在各個電阻元件間的節(jié)點和基準電壓Vref的輸出端之間連接有開關(guān)器件TG1～TGn這一點上不同，對于與圖5中相同的部分賦予相同的標號。即，在示于圖16的基準電壓產(chǎn)生電路中，已連接有用于從串接后的多個電阻元件R141～R14n的一端節(jié)點或者至少從一個分壓節(jié)點選擇性地取出電壓電流變換輸出電壓的開關(guān)器件。這里所說的開關(guān)器件，例如，可以用前邊說過的實施方案3的情況相同的CMOS傳送門電路形成。
實施例12(圖17)下面，說明本發(fā)明的基準電壓產(chǎn)生電路的實施方案5。
第五實施例方案的基準電壓產(chǎn)生電路，與參照圖5～圖12說明的實施方案2的基準電壓產(chǎn)生電路相比，如圖17所示，其特征是設(shè)有多組(例如3組)電流電壓變換電路，且各組的電流電壓變換電路的負載已分離開來，對于和圖5中相同的部分賦予相同的標號。
倘采用該構(gòu)成，則具有使各組的電流電壓變換電路的負載的干擾噪聲分離的優(yōu)點，且各組的電流電壓變換電路的負載驅(qū)動能力，可以任意地設(shè)定，例如設(shè)定為互相不同。
其次，說明本發(fā)明的基準電壓產(chǎn)生電路的實施方案6。
實施例13(圖18)第六實施方案的基準電壓產(chǎn)生電路，與參照圖5～圖12說明的實施方案2的基準電壓產(chǎn)生電路相比，其特征是為了防止反饋控制電路(差分放大電路DA1)產(chǎn)生振蕩，如圖18所示，在第一電壓VA的取出節(jié)點與接地節(jié)點之間，在上述差分放大電路DA1的輸出節(jié)點和VDD節(jié)點之間，根據(jù)需要分別對應(yīng)地連接有電容器C1、C2，對于和圖5中相同的部分賦予相同的標號。另外，不言而喻，對于實施方案1的基準電壓產(chǎn)生電路也可設(shè)有同樣的電容器。
其次，說明本發(fā)明的基準電壓產(chǎn)生電路的實施方案7。
實施例14(圖19)實施方案7的基準電壓產(chǎn)生電路，與參照圖5～圖12說明的實施方案2的基準電壓產(chǎn)生電路相比，如圖19所示，其特征是在上述差分放大電路DA1的輸出節(jié)點和接地節(jié)點之間，連接有用于在電源投入時使上述輸出節(jié)點暫時性地復(fù)位到接地電位的啟動用的NMOS晶體管N19，在其柵極上加在電源投入時產(chǎn)生的加電復(fù)位信號PON，對于和圖5中相同的部分賦予相同的標號。
連接上述啟動用的NMOS晶體管N19的理由是由于在VA、VB為0時也將變成反饋系數(shù)的穩(wěn)定點，故要避開這樣的0V的穩(wěn)定點。此外，不用說，對于實施方案1的基準電壓產(chǎn)生電路也可設(shè)有同樣的NMOS晶體管。
此外，上述各實施例雖然都示出了基準電壓產(chǎn)生電路，但是如果著眼于除去了電流電壓變換電路的構(gòu)成，則本發(fā)明可以實現(xiàn)基準電流產(chǎn)生電路。
即，倘采用例如略去了圖2中的電流電壓變換用電阻R2的基準電流產(chǎn)生電路，略去了圖5中電流電壓變換用電阻R3的基準電流產(chǎn)生電路，則可以從PMOS晶體管P3的漏極得到電流輸出。
此外，例如如圖20所示，在略去了圖5中電流電壓變換用電阻R3的基準電流產(chǎn)生電路中，也可以介以電流鏡電路CM從PMOS晶體管P3的漏極得到基準電流Iref。該電流鏡電路CM，由在上述PMOS晶體管P3的漏極和VSS節(jié)點之間，把漏極和源極間連接，且把漏極和柵極相互連接起來的NMOS晶體管N20，和把電流鏡連接到上述NMOS晶體管上的NMOS晶體管N21構(gòu)成。在這樣構(gòu)成的基準電流產(chǎn)生電路中，可以得到與如上所述，在從PMOS晶體管P3的漏極直接取得電流輸出的情況相反方向的基準電流Iref。
如上所述，倘采用本發(fā)明的基準電壓產(chǎn)生電路則可以把溫度依賴性、電源電壓依賴性小的輸出電壓設(shè)定為電源電壓內(nèi)的任意的值，采用調(diào)整晶體管的閾值等的辦法，可以使電源電壓的下限VDDIN接近二極管的正方向電壓VF。
此外，倘采用本發(fā)明的基準電流產(chǎn)生電路，則可以產(chǎn)生溫度依賴性、電源電壓依賴性小的基準電流。
權(quán)利要求
1.一種產(chǎn)生基準電壓的方法，包括步驟產(chǎn)生第一電流，第一電流是從第一恒壓產(chǎn)生元件的第一正向電壓轉(zhuǎn)化而來；產(chǎn)生第二電流，第二電流是從第一恒壓產(chǎn)生元件和包括至少一個二極管連接元件的第二恒壓產(chǎn)生元件的正向電壓之間的電壓差轉(zhuǎn)化而來；將第一電流與第二電流相加以得到第三電流；和將第三電流轉(zhuǎn)化為電壓。
2.根據(jù)權(quán)利要求1的方法，還包括改變在轉(zhuǎn)化步驟中獲得的電壓的電平以輸出基準電壓的步驟。
3.根據(jù)權(quán)利要求1的方法，還包括從轉(zhuǎn)化步驟獲得的電壓產(chǎn)生多個不同電平的電壓以輸出多個基準電壓的步驟。
4.根據(jù)權(quán)利要求1的方法，還包括抑制產(chǎn)生基準電壓的電路中產(chǎn)生的振蕩的步驟。
5.一種產(chǎn)生基準電壓的方法，包括步驟進行反饋控制使得第一電壓基本上等于第二電壓，第一電壓取決于第一p-n結(jié)的特性，第二電壓取決于包括至少一個二極管連接元件的第二p-n結(jié)的特性；將依據(jù)所述第一p-n結(jié)的正向電壓的第一電流與依據(jù)所述第一p-n結(jié)的正向電壓和所述第二p-n結(jié)的正向電壓之間的電壓差的第二電流相加，得到第三電流；以及將第三電流轉(zhuǎn)化為電壓。
6.根據(jù)權(quán)利要求5的方法，其中反饋控制是使用差動放大器進行的，差動放大器的偏置電壓使用產(chǎn)生基準電壓的電路的一個內(nèi)部節(jié)點上的電壓得到。
7.根據(jù)權(quán)利要求5的方法，還包括改變在轉(zhuǎn)化步驟中獲得的電壓的電平以輸出基準電壓的步驟。
8.根據(jù)權(quán)利要求5的方法，還包括從轉(zhuǎn)化步驟獲得的電壓產(chǎn)生多個不同電平的電壓以輸出多個基準電壓的步驟。
9.根據(jù)權(quán)利要求5的方法，還包括抑制產(chǎn)生基準電壓的電路中產(chǎn)生的振蕩的步驟。
10.一種產(chǎn)生基準電流的方法，包括步驟進行反饋控制使得第一電壓基本上等于第二電壓，第一電壓取決于第一p-n結(jié)的特性，第二電壓取決于包括至少一個二極管連接元件的第二p-n結(jié)的特性；將依據(jù)所述第一p-n結(jié)的正向電壓的第一電流與依據(jù)所述第一p-n結(jié)的正向電壓和所述第二p-n結(jié)的正向電壓之間的電壓差的第二電流相加。
11.根據(jù)權(quán)利要求10的方法，其中反饋控制是使用差動放大器進行的，差動放大器的偏置電壓使用產(chǎn)生基準電壓的電路的一個內(nèi)部節(jié)點上的電壓得到。
12.根據(jù)權(quán)利要求10的方法，還包括抑制產(chǎn)生基準電壓的電路中產(chǎn)生的振蕩的步驟。
全文摘要
本發(fā)明用于使從基準電壓產(chǎn)生電路輸出的溫度依賴性、電源電壓依賴性小的電壓設(shè)定為電源電壓內(nèi)的任意的值而在1.25V以下動作。具備把PN結(jié)的正方向電壓變換的第一電流變換電路，把電流密度改變后的PN結(jié)的正方向電壓之差變換的第二電流變換電路，把用上述第一電流變換電路得到的第一電流量和用上述第二電流變換電路得到的第二電流量相加得到第三電流量的電流相加電路，把上述第三電流量變換成電壓的電流電壓變換電路。
文檔編號G05F3/30GK1515973SQ0314259
公開日2004年7月28日 申請日期1998年7月29日 優(yōu)先權(quán)日1997年7月29日
發(fā)明者番場博則, 番 博 申請人:株式會社東芝