專(zhuān)利名稱(chēng)：電機(jī)控制裝置及電機(jī)控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及向驅(qū)動(dòng)電機(jī)的驅(qū)動(dòng)裝置串行傳輸控制數(shù)據(jù)的電機(jī)控制裝置及方法。
可是，由CPU向驅(qū)動(dòng)元件發(fā)送的控制數(shù)據(jù)一般是由1種或多種要素?cái)?shù)據(jù)構(gòu)成。例如，當(dāng)控制步進(jìn)電機(jī)時(shí)，控制數(shù)據(jù)由表示對(duì)電機(jī)的施加電壓的相位波形的相位波形數(shù)據(jù)和表示電流值的電流值數(shù)據(jù)等構(gòu)成。電機(jī)的驅(qū)動(dòng)元件接收以規(guī)定的格式加入了這些要素?cái)?shù)據(jù)的控制數(shù)據(jù)，根據(jù)它驅(qū)動(dòng)電機(jī)。因此，CPU在向驅(qū)動(dòng)元件傳輸控制數(shù)據(jù)時(shí)，有必要根據(jù)相位波形數(shù)據(jù)和相電流數(shù)據(jù)等要素?cái)?shù)據(jù)，先作成適合于傳輸對(duì)象的驅(qū)動(dòng)元件的格式的控制數(shù)據(jù)，再進(jìn)行串行傳輸。
但是，在以往，是通過(guò)CPU的運(yùn)算處理來(lái)作成所述控制數(shù)據(jù)。即，CPU在向存儲(chǔ)控制數(shù)據(jù)的各要素的數(shù)據(jù)緩存器寫(xiě)入數(shù)據(jù)后，通過(guò)運(yùn)算處理生成控制數(shù)據(jù)，把它輸出到串行傳輸用的電路中。因?yàn)樵诿看胃聰?shù)據(jù)緩存器的數(shù)據(jù)時(shí)，必須進(jìn)行這樣的運(yùn)算處理，所以對(duì)CPU帶來(lái)大的負(fù)載。另外，按照數(shù)據(jù)緩存器的數(shù)據(jù)更新(即數(shù)據(jù)的寫(xiě)入)，必須進(jìn)行控制數(shù)據(jù)的生成處理，所以CPU必須把握數(shù)據(jù)的寫(xiě)入時(shí)刻，因此，無(wú)法通過(guò)CPU不參予的DMA(直接存儲(chǔ)器存取)進(jìn)行向數(shù)據(jù)緩存器的數(shù)據(jù)寫(xiě)入。因此，CPU也必須進(jìn)行向數(shù)據(jù)緩存器的數(shù)據(jù)寫(xiě)入，這也意味著CPU的處理負(fù)載進(jìn)一步增大。

發(fā)明內(nèi)容
本發(fā)明是鑒于所述點(diǎn)而提出的，其目的在于提供一種能在不給CPU帶來(lái)負(fù)載的前提下進(jìn)行向驅(qū)動(dòng)電機(jī)的驅(qū)動(dòng)裝置傳輸?shù)目刂茢?shù)據(jù)的生成和串行傳輸?shù)碾姍C(jī)控制裝置和方法。
為了實(shí)現(xiàn)所述目的，本發(fā)明是電機(jī)控制裝置，向驅(qū)動(dòng)一臺(tái)或多臺(tái)電機(jī)的驅(qū)動(dòng)裝置串行傳輸用于控制所述電機(jī)的控制數(shù)據(jù)，其特征在于包括用于存儲(chǔ)成為所述控制數(shù)據(jù)的基礎(chǔ)的數(shù)據(jù)的數(shù)據(jù)緩存器；通過(guò)直接存儲(chǔ)器存取，向所述數(shù)據(jù)緩存器傳輸數(shù)據(jù)的DMA部件；根據(jù)存儲(chǔ)在所述數(shù)據(jù)緩存器中的數(shù)據(jù)，生成所述控制數(shù)據(jù)，進(jìn)行用于向所述驅(qū)動(dòng)裝置串行傳輸?shù)臄?shù)據(jù)生成傳輸處理的硬件電路。
根據(jù)本發(fā)明，通過(guò)直接存儲(chǔ)器存取把數(shù)據(jù)傳輸給數(shù)據(jù)緩存器，根據(jù)存儲(chǔ)在數(shù)據(jù)緩存器中的數(shù)據(jù)，生成基于硬件電路的控制數(shù)據(jù)，串行傳輸。因此，不給CPU帶來(lái)負(fù)載，就能進(jìn)行控制數(shù)據(jù)的生成和串行傳輸。
這時(shí)，所述硬件電路包含當(dāng)向地址總線輸出了規(guī)定的存儲(chǔ)器地址時(shí)，對(duì)與該存儲(chǔ)器地址對(duì)應(yīng)的數(shù)據(jù)緩存器輸出寫(xiě)入有效信號(hào)的譯碼器電路；當(dāng)輸出了所述寫(xiě)入有效信號(hào)時(shí)，在該時(shí)刻輸出到數(shù)據(jù)總線的數(shù)據(jù)被寫(xiě)入所述數(shù)據(jù)緩存器中。
有必要在把新數(shù)據(jù)寫(xiě)入數(shù)據(jù)緩存器時(shí)進(jìn)行控制數(shù)據(jù)的生成和串行傳輸。因此，硬件電路把數(shù)據(jù)被寫(xiě)入所述數(shù)據(jù)緩存器作為觸發(fā)，開(kāi)始數(shù)據(jù)生成傳輸處理，能在適當(dāng)?shù)亩〞r(shí)進(jìn)行控制數(shù)據(jù)的生成和串行傳輸。
另外，分別對(duì)應(yīng)于成為所述控制數(shù)據(jù)的構(gòu)成要素的多種數(shù)據(jù)設(shè)置了所述數(shù)據(jù)緩存器，所述硬件電路在向任意一個(gè)所述數(shù)據(jù)緩存器寫(xiě)入了數(shù)據(jù)時(shí)，開(kāi)始所述數(shù)據(jù)生成傳輸處理。如果這樣，則當(dāng)由多種數(shù)據(jù)構(gòu)成了一個(gè)控制數(shù)據(jù)時(shí)，當(dāng)任意一種數(shù)據(jù)被寫(xiě)入數(shù)據(jù)緩存器時(shí)，生成反映了該寫(xiě)入的數(shù)據(jù)的新的控制數(shù)據(jù)，串行傳輸。
另外，預(yù)先確定了存儲(chǔ)在所述數(shù)據(jù)緩存器中的數(shù)據(jù)的各位和所述控制數(shù)據(jù)的各位的對(duì)應(yīng)關(guān)系，所述硬件電路通過(guò)根據(jù)該對(duì)應(yīng)關(guān)系，使所述數(shù)據(jù)緩存器的各位的值為所述控制數(shù)據(jù)的對(duì)應(yīng)位的值，生成所述控制數(shù)據(jù)。如果這樣，因?yàn)橹煌ㄟ^(guò)使數(shù)據(jù)緩存器的各位的值為控制數(shù)據(jù)的對(duì)應(yīng)位的值，就能生成控制數(shù)據(jù)，所以能簡(jiǎn)化硬件電路的結(jié)構(gòu)。
另外，所述驅(qū)動(dòng)裝置驅(qū)動(dòng)多臺(tái)電機(jī)，對(duì)應(yīng)于各電機(jī)設(shè)置了一個(gè)或多個(gè)所述數(shù)據(jù)緩存器。
這時(shí)，所述驅(qū)動(dòng)裝置根據(jù)傳輸來(lái)的所述控制數(shù)據(jù)，驅(qū)動(dòng)用規(guī)定的選擇信號(hào)指定的電機(jī)；所述硬件電路可以包含把指定了與寫(xiě)入了數(shù)據(jù)的數(shù)據(jù)緩存器對(duì)應(yīng)的電機(jī)的所述選擇信號(hào)向所述驅(qū)動(dòng)裝置發(fā)送的部件。
具有當(dāng)數(shù)據(jù)被寫(xiě)入任意一個(gè)所述數(shù)據(jù)緩存器時(shí)，關(guān)于該數(shù)據(jù)緩存器，設(shè)定預(yù)約標(biāo)志的部件；所述硬件電路在所述控制數(shù)據(jù)的串行傳輸結(jié)束時(shí)的時(shí)刻，當(dāng)關(guān)于任意的所述數(shù)據(jù)緩存器設(shè)定有所述預(yù)約標(biāo)志時(shí)，開(kāi)始基于存儲(chǔ)在該數(shù)據(jù)緩存器中的數(shù)據(jù)的所述數(shù)據(jù)合成傳輸處理。如果這樣，在控制數(shù)據(jù)的串行傳輸中，即使有向數(shù)據(jù)緩存器的數(shù)據(jù)寫(xiě)入時(shí)，也能在該串行傳輸結(jié)束后，根據(jù)寫(xiě)入的數(shù)據(jù)生成控制數(shù)據(jù)，進(jìn)行串行傳輸。
另外，包括指定所述多個(gè)數(shù)據(jù)緩存器的優(yōu)先級(jí)的優(yōu)先級(jí)付與部件；所述硬件電路當(dāng)關(guān)于多個(gè)所述數(shù)據(jù)緩存器設(shè)定有所述預(yù)約標(biāo)志時(shí)，在這些數(shù)據(jù)緩存器中，根據(jù)用所述優(yōu)先級(jí)付與部件指定的優(yōu)先級(jí)最高的數(shù)據(jù)緩存器中存儲(chǔ)的數(shù)據(jù)，開(kāi)始所述數(shù)據(jù)生成傳輸處理。如果這樣，當(dāng)在控制數(shù)據(jù)的串行傳輸中，有向數(shù)據(jù)緩存器的數(shù)據(jù)寫(xiě)入時(shí)，也能根據(jù)預(yù)先決定的優(yōu)先級(jí)指定應(yīng)該在該串行傳輸結(jié)束后，進(jìn)行控制數(shù)據(jù)的生成和串行傳輸?shù)臄?shù)據(jù)緩存器。
這時(shí)，可以具有設(shè)定所述優(yōu)先級(jí)付與部件指定的所述優(yōu)先級(jí)的部件。如果這樣，就能從外部設(shè)定數(shù)據(jù)緩存器的優(yōu)先級(jí)。
另外，所述硬件電路能以從存儲(chǔ)在所述數(shù)據(jù)緩存器中的數(shù)據(jù)生成所述控制數(shù)據(jù)的邏輯不同的多個(gè)工作模式工作；具有設(shè)定所述硬件電路的工作模式的部件。如果這樣，對(duì)于控制數(shù)據(jù)的數(shù)據(jù)形式不同的多種驅(qū)動(dòng)裝置，能通過(guò)設(shè)定工作模式而對(duì)應(yīng)。
另外，所述電機(jī)是步進(jìn)電機(jī)，成為所述控制數(shù)據(jù)的基礎(chǔ)的數(shù)據(jù)包含表示施加在所述步進(jìn)電機(jī)上的電壓的相位波形的數(shù)據(jù)。
圖2是表示本實(shí)施例的控制裝置具有的數(shù)據(jù)合成傳輸電路的詳細(xì)結(jié)構(gòu)的圖。
圖3是表示步進(jìn)電機(jī)的相結(jié)構(gòu)的一例的圖。
圖4是表示施加在步進(jìn)電機(jī)的各相上的電壓波形的一例的圖。
圖5是表示本實(shí)施例的程序裝置電路的動(dòng)作的狀態(tài)轉(zhuǎn)移圖。
圖6是表示在本發(fā)明實(shí)施例2中，存儲(chǔ)在數(shù)據(jù)緩存器中的數(shù)據(jù)和根據(jù)這些數(shù)據(jù)由程序裝置電路合成、存儲(chǔ)在移位寄存器中的控制數(shù)據(jù)的關(guān)系的圖。
圖7是表示在本發(fā)明實(shí)施例3中，存儲(chǔ)在數(shù)據(jù)緩存器中的數(shù)據(jù)和根據(jù)這些數(shù)據(jù)由程序裝置電路合成、存儲(chǔ)在移位寄存器中的控制數(shù)據(jù)的關(guān)系的圖。
圖8是表示本發(fā)明實(shí)施例3的全體結(jié)構(gòu)圖。
圖9是表示在本實(shí)施例中，存儲(chǔ)在數(shù)據(jù)緩存器中的數(shù)據(jù)和根據(jù)這些數(shù)據(jù)由程序裝置電路合成、存儲(chǔ)在移位寄存器中的控制數(shù)據(jù)的關(guān)系的圖。


圖10是表示程序裝置電路的動(dòng)作的時(shí)序表。
圖11是表示本發(fā)明的實(shí)施例5的控制裝置的結(jié)構(gòu)的圖。
圖12是表示本實(shí)施例的程序裝置電路的動(dòng)作的時(shí)序表。
圖13是表示本實(shí)施例的程序裝置電路的動(dòng)作的狀態(tài)轉(zhuǎn)移圖。
圖14是在圖12中變更了數(shù)據(jù)緩存器優(yōu)先級(jí)時(shí)的時(shí)序表。
圖15是表示在本發(fā)明的實(shí)施例6中，存儲(chǔ)在數(shù)據(jù)緩存器BF1～BF4中的數(shù)據(jù)和根據(jù)這些數(shù)據(jù)由程序裝置電路合成、存儲(chǔ)在移位寄存器中的控制數(shù)據(jù)的關(guān)系的圖。
圖中10-控制裝置；12-電機(jī)驅(qū)動(dòng)元件(驅(qū)動(dòng)裝置)；14-數(shù)據(jù)合成傳輸電路；16-CPU；16a-DMA部；20-串行傳輸線路；24、24A、24B-步進(jìn)電機(jī)；26-第一選擇線；28-第二選擇線；30-地址總線；32-數(shù)據(jù)總線；36-存儲(chǔ)器；40-數(shù)據(jù)緩存部；42-地址解碼器；44-程序裝置電路(硬件電路)；46-移位寄存器；BF1～BFn-數(shù)據(jù)緩存器；60-優(yōu)先級(jí)付與電路；70-模式設(shè)定電路；BF1～BFn-數(shù)據(jù)緩存器；R1～R4-傳輸預(yù)約保持電路。
具體實(shí)施例方式
圖1是表示本發(fā)明實(shí)施例1的全體結(jié)構(gòu)圖。如圖1所示，本實(shí)施例的系統(tǒng)具有控制裝置10和電機(jī)驅(qū)動(dòng)元件12?？刂蒲b置10具有數(shù)據(jù)合成傳輸電路14和中央處理單元(CPU)16。另外，控制裝置10例如能通過(guò)ASIC構(gòu)成1個(gè)芯片。
數(shù)據(jù)合成傳輸電路14通過(guò)串行傳輸線路20和同步時(shí)鐘線22連接電機(jī)驅(qū)動(dòng)元件12。電機(jī)驅(qū)動(dòng)元件12根據(jù)通過(guò)串行傳輸線路20從數(shù)據(jù)合成傳輸電路14串行傳輸來(lái)的控制數(shù)據(jù)，控制1臺(tái)或多臺(tái)步進(jìn)電機(jī)24。
在控制裝置10的內(nèi)部，數(shù)據(jù)合成傳輸電路14與CPU16的地址總線30、數(shù)據(jù)總線32以及寫(xiě)入信號(hào)線34連接。在進(jìn)行向存儲(chǔ)器36的寫(xiě)入動(dòng)作時(shí)，規(guī)定的寫(xiě)入信號(hào)被輸出到寫(xiě)入信號(hào)線34。因此，在向存儲(chǔ)器36的寫(xiě)入動(dòng)作時(shí)，與寫(xiě)入地址和寫(xiě)入數(shù)據(jù)一起，寫(xiě)入信號(hào)被提供給數(shù)據(jù)合成傳輸電路14。另外，CPU16具有DMA功能，通過(guò)DMA部16a，不需進(jìn)行CPU16的運(yùn)算處理，就能進(jìn)行存儲(chǔ)器間的數(shù)據(jù)傳輸。
圖2表示控制裝置10具有的數(shù)據(jù)合成傳輸電路14的詳細(xì)結(jié)構(gòu)。如圖2所示，數(shù)據(jù)合成傳輸電路14具有數(shù)據(jù)緩存部40、地址解碼器42、程序裝置電路44和移位寄存器46。數(shù)據(jù)緩存部40由n各數(shù)據(jù)緩存器BF1～BFn構(gòu)成。數(shù)據(jù)緩存器BF1～BFn是用于存儲(chǔ)成為因該向電機(jī)驅(qū)動(dòng)元件12傳輸?shù)目刂茢?shù)據(jù)的基礎(chǔ)的數(shù)據(jù)(以下稱(chēng)作要素?cái)?shù)據(jù))的緩存器。作為要素?cái)?shù)據(jù)，例如有相位波形數(shù)據(jù)(表示應(yīng)該向步進(jìn)電機(jī)24的各相施加的電壓的模式的數(shù)據(jù))和設(shè)定值數(shù)據(jù)(表示應(yīng)該向步進(jìn)電機(jī)24供給的電流的相電流數(shù)據(jù)和用于進(jìn)行電機(jī)驅(qū)動(dòng)元件12的各種設(shè)定的設(shè)定數(shù)據(jù)等)。
這里，說(shuō)明步進(jìn)電機(jī)24的相位波形。圖3表示了步進(jìn)電機(jī)24的相結(jié)構(gòu)的一例，另外，圖4表示了施加在步進(jìn)電機(jī)24的各相上的電壓波形的一例。
如圖3所示，步進(jìn)電機(jī)24例如具有A、-A、B、-B等4相，如圖4所示，通過(guò)切換施加在這些相上的電壓，來(lái)驅(qū)動(dòng)步進(jìn)電機(jī)24。相位波形數(shù)據(jù)是表示施加在步進(jìn)電機(jī)24各相上的電壓的“1”(High)或“0”(Low)的模式的數(shù)據(jù)。例如在圖4的例子中，在時(shí)刻t1以后的各切換時(shí)刻，把“1、0、0、1”(時(shí)刻t1)、“0、1、1、0”(時(shí)刻t2)、“1、0、0、1”(時(shí)刻t3)等相位波形數(shù)據(jù)提供給步進(jìn)電機(jī)24。
另外，步進(jìn)電機(jī)24的發(fā)生扭矩的大小與流過(guò)各相的電流(相電流)對(duì)應(yīng)，但是相電流數(shù)據(jù)是表示該相電流的值的數(shù)據(jù)。即為了取得與步進(jìn)電機(jī)24的加減速波形相應(yīng)的扭矩，根據(jù)相電流數(shù)據(jù)控制提供給步進(jìn)電機(jī)24的電流。
CPU16按照步進(jìn)電機(jī)24的運(yùn)轉(zhuǎn)模式等，生成上述的相位波形數(shù)據(jù)和設(shè)定值數(shù)據(jù)等要素?cái)?shù)據(jù)，存儲(chǔ)在被設(shè)置在存儲(chǔ)器36中的規(guī)定的地址區(qū)域中的數(shù)據(jù)表48中。存儲(chǔ)在該數(shù)據(jù)表48中的各要素?cái)?shù)據(jù)通過(guò)DMA部16a被DMA傳輸給對(duì)應(yīng)的數(shù)據(jù)緩存器BF1～BFn。更具體而言，為數(shù)據(jù)緩存器BF1～BFn分別分配了特定的存儲(chǔ)器地址，如以下所述，當(dāng)要素?cái)?shù)據(jù)被DMA傳輸給任意一個(gè)存儲(chǔ)器地址，則該要素?cái)?shù)據(jù)被寫(xiě)入相應(yīng)的數(shù)據(jù)緩存器BF1～BFn中。
如圖2所示，地址解碼器42連接CPU16的地址總線30。另外，各數(shù)據(jù)緩存器BF1～BFn連接CPU16的數(shù)據(jù)總線32和寫(xiě)入信號(hào)線34。如上所述，數(shù)據(jù)緩存器BF1～BFn分別與特定的存儲(chǔ)器地址關(guān)聯(lián)，地址解碼器42把輸出到地址總線30的寫(xiě)入地址解碼，向與該地址對(duì)應(yīng)的數(shù)據(jù)緩存器BF1～BFn輸出寫(xiě)入有效信號(hào)。從地址解碼器42向各數(shù)據(jù)緩存器BF1～BFn輸出了寫(xiě)入有效信號(hào)，并且向?qū)懭胄盘?hào)線34輸出了寫(xiě)入信號(hào)時(shí)，輸出到數(shù)據(jù)總線32的數(shù)據(jù)被寫(xiě)入。因此，如果把分配給數(shù)據(jù)緩存器BF1～BFn的任意一個(gè)的存儲(chǔ)器地址作為傳輸目標(biāo)，DMA傳輸了要素?cái)?shù)據(jù)，該要素?cái)?shù)據(jù)被存儲(chǔ)在相應(yīng)的數(shù)據(jù)緩存器中。
供給數(shù)據(jù)緩存器BF1～BFn的寫(xiě)入有效信號(hào)也提供給程序裝置電路44。當(dāng)任意的數(shù)據(jù)緩存器，向程序裝置電路44輸出了寫(xiě)入有效信號(hào)時(shí)，則以此為觸發(fā)，從存儲(chǔ)在數(shù)據(jù)緩存器BF1～BFn中的要素?cái)?shù)據(jù)合成用于控制步進(jìn)電機(jī)24的控制數(shù)據(jù)，并設(shè)置到移位寄存器46中。具體而言，例如在各要素?cái)?shù)據(jù)的各位位置和控制數(shù)據(jù)的各位位置之間，存在與電機(jī)驅(qū)動(dòng)元件12的規(guī)格對(duì)應(yīng)的規(guī)定的對(duì)應(yīng)關(guān)系，程序裝置電路44把各要素?cái)?shù)據(jù)的各位的值向移位寄存器46的對(duì)應(yīng)位位置輸出。
而且，向移位寄存器46設(shè)置了控制數(shù)據(jù)后，通過(guò)與時(shí)鐘信號(hào)同步，向移位寄存器46輸出移位命令，把控制數(shù)據(jù)向電機(jī)驅(qū)動(dòng)元件逐位地串行傳輸。
圖5是表示程序裝置電路的動(dòng)作的狀態(tài)轉(zhuǎn)變圖。程序裝置電路44變?yōu)槟軓耐獠吭O(shè)定功能的有效/無(wú)效，在停止?fàn)顟B(tài)S1中，如果進(jìn)行了功能有效設(shè)定，則轉(zhuǎn)移到待機(jī)狀態(tài)S2。在該待機(jī)狀態(tài)S2中，如果進(jìn)行了功能無(wú)效設(shè)定，則在此回到停止?fàn)顟B(tài)S1。
在該待機(jī)狀態(tài)S2中，如果檢測(cè)到向數(shù)據(jù)緩存器BF1～BFn的任意一個(gè)輸出了寫(xiě)入有效信號(hào)，則根據(jù)存儲(chǔ)在數(shù)據(jù)緩存器BF1～BFn中的各要素?cái)?shù)據(jù)的值，把控制數(shù)據(jù)設(shè)置在移位寄存器46中，向第一傳輸狀態(tài)S3轉(zhuǎn)移。
如果轉(zhuǎn)移到第一傳輸狀態(tài)S3，就使同步時(shí)鐘為H電平，向第二傳輸狀態(tài)S4轉(zhuǎn)移。在第二傳輸狀態(tài)S4中，使同步時(shí)鐘為L(zhǎng)電平，并且向移位寄存器46發(fā)送移位命令。據(jù)此，與同步時(shí)鐘線22的同步時(shí)鐘向L電平轉(zhuǎn)變同步，設(shè)置在移位寄存器46中的控制數(shù)據(jù)只向串行傳輸線路20發(fā)送1位。如果該處理結(jié)束，則再次向第一傳輸狀態(tài)S3轉(zhuǎn)移。然后，如果移位寄存器的所有位的數(shù)據(jù)傳輸結(jié)束，則向待機(jī)狀態(tài)S2轉(zhuǎn)移，如果數(shù)據(jù)傳輸未結(jié)束，就再次使同步時(shí)鐘為L(zhǎng)電平，向第二傳輸狀態(tài)S4轉(zhuǎn)移。
這樣，根據(jù)本實(shí)施例，如果向數(shù)據(jù)緩存器BF1～BFn的任意一個(gè)供給了寫(xiě)入有效信號(hào)(即如果向數(shù)據(jù)緩存器BF1～BFn的任意一個(gè)存儲(chǔ)了新的要素?cái)?shù)據(jù))，就以此為觸發(fā)，程序裝置電路44用硬件合成控制數(shù)據(jù)，向電機(jī)驅(qū)動(dòng)元件12串行傳輸。因此，在控制數(shù)據(jù)的合成和串行傳輸時(shí)，沒(méi)必要有基于CPU16的運(yùn)算處理，所以通過(guò)DMA傳輸一邊進(jìn)行向數(shù)據(jù)緩存器BF1～BFn的數(shù)據(jù)存儲(chǔ)，一邊能進(jìn)行基于新的要素?cái)?shù)據(jù)的控制數(shù)據(jù)合成和串行傳輸。
即當(dāng)通過(guò)CPU16的運(yùn)算處理進(jìn)行控制數(shù)據(jù)合成和傳輸處理時(shí)，檢測(cè)控制數(shù)據(jù)的生成變?yōu)楸匾臅r(shí)刻(即，向數(shù)據(jù)緩存器BF1～BFn的任意一個(gè)寫(xiě)入了數(shù)據(jù)時(shí))，因?yàn)樵跁r(shí)刻，有必要進(jìn)行控制數(shù)據(jù)的生成處理，所以無(wú)法通過(guò)CPU16不參予的DMA進(jìn)行向數(shù)據(jù)緩存器BF1～BF4的數(shù)據(jù)存儲(chǔ)。而在本實(shí)施例中，把輸入被寫(xiě)入數(shù)據(jù)緩存器BF1～BFn作為觸發(fā)，程序裝置電路44用硬件合成控制數(shù)據(jù)，所以CPU16沒(méi)必要干預(yù)數(shù)據(jù)緩存器BF1～BFn的寫(xiě)入定時(shí)，據(jù)此，通過(guò)DMA，能一邊向數(shù)據(jù)緩存器BF1～BFn寫(xiě)入數(shù)據(jù)，一邊進(jìn)行根據(jù)要素?cái)?shù)據(jù)而合成的控制數(shù)據(jù)的串行傳輸。
下面，說(shuō)明本發(fā)明的其他實(shí)施例。另外，以下描述的各實(shí)施例以所述實(shí)施例為基本結(jié)構(gòu)，對(duì)于相同的構(gòu)成部分采用了同一符號(hào)，省略或簡(jiǎn)化說(shuō)明。
本發(fā)明實(shí)施例2是在所述實(shí)施例1中，設(shè)置了2個(gè)數(shù)據(jù)緩存器BF1、BF2，在數(shù)據(jù)緩存器BF1中存儲(chǔ)表示控制數(shù)據(jù)的數(shù)據(jù)作為要素?cái)?shù)據(jù)，在數(shù)據(jù)緩存器BF2中存儲(chǔ)相位波形數(shù)據(jù)作為要素?cái)?shù)據(jù)。
圖6是表示在本實(shí)施例中，存儲(chǔ)在數(shù)據(jù)緩存器BF1、BF2中的數(shù)據(jù)和根據(jù)這些數(shù)據(jù)由程序裝置電路44合成、存儲(chǔ)在移位寄存器46中的控制數(shù)據(jù)的關(guān)系的圖。如圖6所示，在本實(shí)施例中，在數(shù)據(jù)緩存器BF1中存儲(chǔ)了與控制數(shù)據(jù)同一數(shù)據(jù)形式的數(shù)據(jù)。即表示相位波形數(shù)據(jù)的位和表示設(shè)定值數(shù)據(jù)的位配置在與控制數(shù)據(jù)的格式對(duì)應(yīng)的規(guī)定的位位置。在圖6的例子中，控制數(shù)據(jù)中，位b1、b2、b6、b7、b10、b11表示相位波形數(shù)據(jù)，其他位b0、b3、b4、b5、b8、b9、b12、b13、b14表示設(shè)定值數(shù)據(jù)，相關(guān)結(jié)構(gòu)的控制數(shù)據(jù)存儲(chǔ)在數(shù)據(jù)緩存器BF1中。這樣，控制數(shù)據(jù)具有在表示相位波形數(shù)據(jù)的位中分散配置了表示設(shè)定值數(shù)據(jù)的位的結(jié)構(gòu)。而在數(shù)據(jù)緩存器BF2中存儲(chǔ)了存儲(chǔ)在數(shù)據(jù)緩存器BF1中的數(shù)據(jù)中由表示相位波形的位構(gòu)成的數(shù)據(jù)(相位波形數(shù)據(jù))。
因此，如果數(shù)據(jù)被寫(xiě)入數(shù)據(jù)緩存器BF1，則程序裝置電路44把該數(shù)據(jù)原封不動(dòng)地作為控制數(shù)據(jù)，向移位寄存器46輸出。而當(dāng)相位波形數(shù)據(jù)被寫(xiě)入數(shù)據(jù)緩存器BF時(shí)，該相位波形數(shù)據(jù)的各位值覆蓋移位寄存器46的相應(yīng)位b1、b2、b6、b7、b10、b11，與設(shè)定值數(shù)據(jù)對(duì)應(yīng)的其他位的值不變化而維持。
這樣，在本實(shí)施例中，設(shè)置存儲(chǔ)控制數(shù)據(jù)的數(shù)據(jù)緩存器BF1和存儲(chǔ)相位波形數(shù)據(jù)的數(shù)據(jù)緩存器BF2，當(dāng)在數(shù)據(jù)緩存器BF2中寫(xiě)入了新的相位波形數(shù)據(jù)時(shí)，程序裝置電路44更新了控制數(shù)據(jù)的與相位波形數(shù)據(jù)對(duì)應(yīng)的位，并且作為新的控制數(shù)據(jù)而串行傳輸。因此，與所述實(shí)施例1同樣，能一邊通過(guò)DMA傳輸來(lái)向數(shù)據(jù)緩存器BF1、BF2寫(xiě)入數(shù)據(jù)，一邊進(jìn)行控制數(shù)據(jù)的合成和串行傳輸。
另外，如實(shí)施例1中所述，有必要在存儲(chǔ)器36中準(zhǔn)備用于向數(shù)據(jù)緩存器BF1、BF2傳輸各要素?cái)?shù)據(jù)的數(shù)據(jù)表48。這時(shí)，因?yàn)橄辔徊ㄐ螖?shù)據(jù)有必要伴隨著步進(jìn)電機(jī)24的運(yùn)轉(zhuǎn)而以短間隔切換，所以與變化頻度大的相比，設(shè)定值數(shù)據(jù)變化的頻度極小。因此，如果把應(yīng)該向數(shù)據(jù)緩存器BF1傳輸?shù)臄?shù)據(jù)作為每次相位波形數(shù)據(jù)變化時(shí)的數(shù)據(jù)預(yù)先存儲(chǔ)在數(shù)據(jù)表48中，則關(guān)于不變化的設(shè)定值數(shù)據(jù)，相同值的位重復(fù)出現(xiàn)，無(wú)效率地占有了存儲(chǔ)器區(qū)域。而在本實(shí)施例中，可以準(zhǔn)備與只存儲(chǔ)變化頻度大的相位波形數(shù)據(jù)的數(shù)據(jù)緩存器BF2對(duì)應(yīng)的少位數(shù)(在本例子中為6位)的數(shù)據(jù)表48，在與數(shù)據(jù)緩存器BF1對(duì)應(yīng)的多位數(shù)(在本例子中為15位)的數(shù)據(jù)表48中，如果只存儲(chǔ)每次設(shè)定值數(shù)據(jù)變化時(shí)的數(shù)據(jù)就足夠了。結(jié)果，能大幅度削減數(shù)據(jù)表48所必要的存儲(chǔ)器容量。
在本實(shí)施例中，程序裝置電路44只通過(guò)把數(shù)據(jù)緩存器BF1、BF2的各位輸出到移位寄存器46的對(duì)應(yīng)的位位置，就能合成控制數(shù)據(jù)，所以能簡(jiǎn)化程序裝置電路的結(jié)構(gòu)，據(jù)此，能實(shí)現(xiàn)控制裝置10的成本下降。例如，如本實(shí)施例所示，即使是在控制數(shù)據(jù)中分散配置相位波形數(shù)據(jù)的位的情況下，也只需設(shè)置與該位位置對(duì)應(yīng)的邏輯電路，所以程序裝置電路的結(jié)構(gòu)簡(jiǎn)單。
下面，說(shuō)明本發(fā)明的實(shí)施例3。在本實(shí)施例中，通過(guò)電機(jī)驅(qū)動(dòng)元件驅(qū)動(dòng)了2個(gè)步進(jìn)電機(jī)24A、24B，另外，設(shè)置了3個(gè)數(shù)據(jù)緩存器BF1～BF3作為數(shù)據(jù)緩存器。
圖7是表示在本實(shí)施例中，存儲(chǔ)在數(shù)據(jù)緩存器BF1～BF3中的數(shù)據(jù)和根據(jù)這些數(shù)據(jù)由程序裝置電路44合成、存儲(chǔ)在移位寄存器46中的控制數(shù)據(jù)的關(guān)系的圖。如圖7所示，在數(shù)據(jù)緩存器BF1中存儲(chǔ)了對(duì)于步進(jìn)電機(jī)24A、24B共用的設(shè)定值數(shù)據(jù)，另外，在數(shù)據(jù)緩存器BF2和BF3中，分別存儲(chǔ)了步進(jìn)電機(jī)24A、24B的相位波形數(shù)據(jù)。而且，如果數(shù)據(jù)被寫(xiě)入數(shù)據(jù)緩存器BF1～BF3中的任意一個(gè)，則程序裝置電路44通過(guò)把數(shù)據(jù)緩存器BF1～BF3的數(shù)據(jù)的各位輸出到移位寄存器46的對(duì)應(yīng)的位，就生成了控制數(shù)據(jù)。在圖7的例子中，數(shù)據(jù)緩存器BF1的設(shè)定值數(shù)據(jù)被輸出到移位寄存器的位b0，數(shù)據(jù)緩存器BF2的相位波形數(shù)據(jù)被輸出到位b1～b6，數(shù)據(jù)緩存器BF3的相位波形數(shù)據(jù)被輸出到位b7～b12。
在本實(shí)施例中，傳輸給電機(jī)驅(qū)動(dòng)元件12的控制數(shù)據(jù)包含關(guān)于步進(jìn)電機(jī)24A、24B雙方的相位波形數(shù)據(jù)。
因此，當(dāng)關(guān)于步進(jìn)電機(jī)24A或24B的一方的電機(jī)變更了相位波形數(shù)據(jù)時(shí)，包含數(shù)據(jù)未變更的另一方的步進(jìn)電機(jī)，有必要根據(jù)數(shù)據(jù)緩存器BF1～BF3的要素?cái)?shù)據(jù)，合成控制數(shù)據(jù)。
而在本實(shí)施例中，如果數(shù)據(jù)被寫(xiě)入數(shù)據(jù)緩存器BF1～BF3中的任意一個(gè)，程序裝置電路44就根據(jù)這三個(gè)數(shù)據(jù)緩存器BF1～BF3，合成控制數(shù)據(jù)，并串行傳輸。因此，當(dāng)控制2個(gè)步進(jìn)電機(jī)24A、24B時(shí)，CPU16可以只在數(shù)據(jù)表中預(yù)先準(zhǔn)備關(guān)于各步進(jìn)電機(jī)24A、24B切換相位波形時(shí)的相位波形數(shù)據(jù)，然后，通過(guò)DMA把這些數(shù)據(jù)傳輸給數(shù)據(jù)緩存器，通過(guò)程序裝置電路44合成了控制數(shù)據(jù)，串行傳輸給電機(jī)驅(qū)動(dòng)元件12。即CPU16不考慮步進(jìn)電機(jī)24A、24B的相互關(guān)系，關(guān)于各電機(jī)獨(dú)立進(jìn)行運(yùn)算處理，生成各相位波形數(shù)據(jù)，所以簡(jiǎn)化了CPU16的處理。
這樣根據(jù)本實(shí)施例，對(duì)于根據(jù)共用的控制數(shù)據(jù)驅(qū)動(dòng)多臺(tái)步進(jìn)電機(jī)24A、24B的電機(jī)驅(qū)動(dòng)元件12，不給CPU16帶來(lái)負(fù)擔(dān)，就能正確合成控制數(shù)據(jù)并進(jìn)行串行傳輸。
下面，說(shuō)明本發(fā)明的實(shí)施例4。圖8是本實(shí)施例的全體結(jié)構(gòu)圖。如圖8所示，與所述實(shí)施例3同樣，通過(guò)電機(jī)驅(qū)動(dòng)元件12驅(qū)動(dòng)2臺(tái)步進(jìn)電機(jī)24A、24B，但是在本實(shí)施例中，在控制裝置10和電機(jī)驅(qū)動(dòng)元件12之間，除了串行傳輸線路20和同步時(shí)鐘線22，還設(shè)置了2第一選擇線26和第二選擇線28。而且，通過(guò)2條選擇線26、28，指定由數(shù)據(jù)傳輸線路20傳輸?shù)目刂茢?shù)據(jù)是步進(jìn)電機(jī)24A、24B中的哪個(gè)的控制數(shù)據(jù)。即如果第一選擇線26是有效電平，電機(jī)驅(qū)動(dòng)元件12就根據(jù)由串行傳輸線路20傳來(lái)的控制數(shù)據(jù)，驅(qū)動(dòng)步進(jìn)電機(jī)24A，而如果第二選擇線28是有效電平，就根據(jù)由串行傳輸線路20傳來(lái)的控制數(shù)據(jù)，驅(qū)動(dòng)步進(jìn)電機(jī)24B。
圖9是表示在本實(shí)施例中，存儲(chǔ)在各數(shù)據(jù)緩存器中的數(shù)據(jù)和根據(jù)這些數(shù)據(jù)由程序裝置電路44合成、存儲(chǔ)在移位寄存器46中的控制數(shù)據(jù)的關(guān)系的圖。如圖9所示，在本實(shí)施例中，設(shè)置了4個(gè)數(shù)據(jù)緩存器BF1～BF4。關(guān)于步進(jìn)電機(jī)24A，與所述圖6所示的情形相同，在數(shù)據(jù)緩存器BF1中存儲(chǔ)了與控制數(shù)據(jù)相同數(shù)據(jù)形式的數(shù)據(jù)，在數(shù)據(jù)緩存器BF2中存儲(chǔ)了相位波形數(shù)據(jù)。
圖10是表示程序裝置電路44的動(dòng)作的時(shí)序表，(a)表示第一選擇線26的信號(hào)，(b)表示第二選擇線28的信號(hào)，(c)表示串行傳輸線路20的傳輸數(shù)據(jù)。
如圖10所示，在時(shí)刻t1，如果數(shù)據(jù)被寫(xiě)入與步進(jìn)電機(jī)24A對(duì)應(yīng)的數(shù)據(jù)緩存器BF1或BF2，則程序裝置電路44使第一選擇線26為有效電平(在圖10的例中，是低電平)。而且，數(shù)據(jù)被寫(xiě)入數(shù)據(jù)緩存器BF1時(shí)，把該數(shù)據(jù)原封不動(dòng)地向移位寄存器46輸出。而當(dāng)數(shù)據(jù)被寫(xiě)入數(shù)據(jù)緩存器BF2時(shí)，把該數(shù)據(jù)的各位覆蓋移位寄存器46的對(duì)應(yīng)位(位b1、b2、b6、b7、b10、b11)。這樣寫(xiě)入移位寄存器46的數(shù)據(jù)作為步進(jìn)電機(jī)24A的控制數(shù)據(jù)傳輸給電機(jī)驅(qū)動(dòng)元件12。然后，在時(shí)刻t2，如果控制數(shù)據(jù)的所有位的串行傳輸結(jié)束，則程序裝置電路44使第一選擇線26為非有效電平(高電平)。
這樣，如果數(shù)據(jù)被寫(xiě)入與步進(jìn)電機(jī)24A對(duì)應(yīng)的數(shù)據(jù)緩存器BF1或BF2，就從串行傳輸線路20傳輸了該步進(jìn)電機(jī)24A的控制數(shù)據(jù)。這時(shí)，通過(guò)第一選擇線26變?yōu)橛行щ娖?，電機(jī)驅(qū)動(dòng)元件12根據(jù)串行傳輸來(lái)的控制數(shù)據(jù)，驅(qū)動(dòng)步進(jìn)電機(jī)24A。
另外，在時(shí)刻t3，如果數(shù)據(jù)被寫(xiě)入與步進(jìn)電機(jī)24B對(duì)應(yīng)的數(shù)據(jù)緩存器BF3或BF4，則程序裝置電路44使第二選擇線28為有效電平，與所述同樣，根據(jù)數(shù)據(jù)緩存器BF3和BF4的數(shù)據(jù)，合成控制數(shù)據(jù)，向電機(jī)驅(qū)動(dòng)元件12串行傳輸。在時(shí)刻t4，如果傳輸了控制數(shù)據(jù)的所有位，就使第二選擇線28為非有效電平(高電平)。在數(shù)據(jù)傳輸中，第二選擇線28為有效電平，所以電機(jī)驅(qū)動(dòng)元件12根據(jù)傳輸來(lái)的控制數(shù)據(jù)驅(qū)動(dòng)步進(jìn)電機(jī)24B。
如上所述，在本實(shí)施例中，程序裝置電路44按照與步進(jìn)電機(jī)24A或24B的哪個(gè)對(duì)應(yīng)的數(shù)據(jù)變化(即數(shù)據(jù)被寫(xiě)入數(shù)據(jù)緩存器BF1、BF2或BF3、BF4的哪個(gè)中)，把對(duì)應(yīng)的控制數(shù)據(jù)傳輸給電機(jī)驅(qū)動(dòng)元件12，并且使第一選擇線26或第二選擇線282為有效電平。因此，CPU16關(guān)于各電機(jī)可以只在數(shù)據(jù)表中準(zhǔn)備相位波形數(shù)據(jù)和設(shè)定值數(shù)據(jù)，然后，不通過(guò)CPU16，而把這些數(shù)據(jù)DMA傳輸給數(shù)據(jù)緩存器BF1～BF4。然后，通過(guò)程序裝置電路44合成了控制數(shù)據(jù)，串行傳輸給電機(jī)驅(qū)動(dòng)元件。因此，根據(jù)本實(shí)施例，當(dāng)電機(jī)驅(qū)動(dòng)元件12具有通過(guò)選擇線26、28指定成為對(duì)象的電機(jī)的結(jié)構(gòu)時(shí)，不給CPU16帶來(lái)負(fù)載，就能進(jìn)行控制數(shù)據(jù)的合成、串行傳輸以及各選擇線26、28的控制。
下面，說(shuō)明本發(fā)明的實(shí)施例5。本實(shí)施例是正在串行傳輸控制數(shù)據(jù)時(shí)，即使數(shù)據(jù)被寫(xiě)入任意的數(shù)據(jù)緩存器中，也能不產(chǎn)生數(shù)據(jù)傳輸遺漏，恰當(dāng)?shù)卮袀鬏斂刂茢?shù)據(jù)。在本實(shí)施例中，說(shuō)明與所述實(shí)施例4同樣，設(shè)置了與步進(jìn)電機(jī)24A對(duì)應(yīng)的數(shù)據(jù)緩存器BF1、BF2和與步進(jìn)電機(jī)24B對(duì)應(yīng)的數(shù)據(jù)緩存器BF3、BF4，通過(guò)第一選擇線26和第二選擇線28指定是與哪個(gè)電機(jī)對(duì)應(yīng)的控制數(shù)據(jù)。
圖11是表示本實(shí)施例的控制裝置10的結(jié)構(gòu)的圖。如圖10所示，在本實(shí)施例中設(shè)置了與數(shù)據(jù)緩存器BF1～BF4分別對(duì)應(yīng)的傳輸預(yù)約保持電路R1～R4和優(yōu)先級(jí)付與電路60。
傳輸預(yù)約保持電路R1～R4是保持表示是否應(yīng)該串行傳輸基于存儲(chǔ)在數(shù)據(jù)緩存器BF1～BF4中的數(shù)據(jù)的控制數(shù)據(jù)的傳輸標(biāo)志的電路。例如，當(dāng)按照向數(shù)據(jù)緩存器BF1的數(shù)據(jù)寫(xiě)入，正在串行傳輸步進(jìn)電機(jī)24A的控制數(shù)據(jù)時(shí)，當(dāng)數(shù)據(jù)被寫(xiě)入數(shù)據(jù)緩存器BF3時(shí)，無(wú)法立刻串行傳輸步進(jìn)電機(jī)24B的控制數(shù)據(jù)，所以預(yù)先在傳輸預(yù)約保持電路R3中設(shè)置傳輸標(biāo)志。而且，在步進(jìn)電機(jī)24A的控制數(shù)據(jù)的串行傳輸結(jié)束的時(shí)刻，合成了與設(shè)置了傳輸標(biāo)志的數(shù)據(jù)緩存器BF3對(duì)應(yīng)的步進(jìn)電機(jī)24B的控制數(shù)據(jù)并進(jìn)行串行傳輸。
另外，優(yōu)先級(jí)付與電路60是保持當(dāng)數(shù)據(jù)被寫(xiě)入多個(gè)數(shù)據(jù)緩存器時(shí)，關(guān)于哪個(gè)數(shù)據(jù)緩存器，優(yōu)先進(jìn)行控制數(shù)據(jù)的合成以及串行傳輸處理的優(yōu)先級(jí)的電路。例如，在步進(jìn)電機(jī)24A的控制數(shù)據(jù)的串行傳輸中，當(dāng)數(shù)據(jù)被寫(xiě)入數(shù)據(jù)緩存器BF2和BF3時(shí)，如果數(shù)據(jù)緩存器BF3被設(shè)定為比數(shù)據(jù)緩存器BF2高的優(yōu)先級(jí)，則如果步進(jìn)電機(jī)24A的控制數(shù)據(jù)的串行傳輸結(jié)束，就使數(shù)據(jù)緩存器BF3優(yōu)先，合成了與它對(duì)應(yīng)的步進(jìn)電機(jī)24B的控制數(shù)據(jù)，串行傳輸。
圖12是表示本實(shí)施例的程序裝置電路44的動(dòng)作的時(shí)序表，(a)～(d)表示與向數(shù)據(jù)緩存器BF1～BF4的數(shù)據(jù)寫(xiě)入對(duì)應(yīng)的傳輸預(yù)約保持電路R1～R4的預(yù)約標(biāo)志的變化，(e)、(f)表示輸出到第一選擇線26和第二選擇線28的信號(hào)，(g)表示串行傳輸?shù)目刂茢?shù)據(jù)的內(nèi)容。另外，在優(yōu)先級(jí)付與電路60中，按照數(shù)據(jù)緩存器BF1、BF2、BF3、BF4的順序設(shè)定了高的優(yōu)先級(jí)。
在圖12的例子中，首先在時(shí)刻t1，數(shù)據(jù)被寫(xiě)入數(shù)據(jù)緩存器BF1，按照它，在傳輸預(yù)約保持電路R1中設(shè)置了預(yù)約標(biāo)志。在數(shù)據(jù)緩存器BF1中設(shè)定了最高的優(yōu)先級(jí)，另外，因?yàn)楝F(xiàn)在沒(méi)有傳輸中的數(shù)據(jù)，所以在時(shí)刻t2，程序裝置電路44使第一選擇線26為有效電平。與此同時(shí)，把傳輸預(yù)約保持電路R1的預(yù)約標(biāo)志復(fù)位，并且開(kāi)始根據(jù)存儲(chǔ)在數(shù)據(jù)緩存器BF1中的數(shù)據(jù)而合成的步進(jìn)電機(jī)24A用的控制數(shù)據(jù)的串行傳輸。如果該串行傳輸結(jié)束，就使第一選擇線26為非有效電平(時(shí)刻t5)。
所述控制數(shù)據(jù)的串行傳輸中，在時(shí)刻t3，數(shù)據(jù)被寫(xiě)入數(shù)據(jù)緩存器BF3，預(yù)約標(biāo)志被設(shè)置在傳輸預(yù)約保持電路R3中，在時(shí)刻t4，數(shù)據(jù)被寫(xiě)入數(shù)據(jù)緩存器BF2，預(yù)約標(biāo)志被設(shè)置在傳輸預(yù)約保持電路R2中。因此，在執(zhí)行中的串行傳輸結(jié)束的時(shí)刻(時(shí)刻t5)，在預(yù)約保持電路R2和R3雙方中設(shè)置了預(yù)約標(biāo)志。這時(shí)，在數(shù)據(jù)緩存器BF2中設(shè)定了比數(shù)據(jù)緩存器BF3還高的優(yōu)先級(jí)，所以程序裝置電路44使數(shù)據(jù)緩存器BF2優(yōu)先。即把預(yù)約保持電路R2的預(yù)約標(biāo)志復(fù)位，并且使與數(shù)據(jù)緩存器BF2對(duì)應(yīng)的第一選擇線26為有效電平，與此同時(shí)，開(kāi)始根據(jù)數(shù)據(jù)緩存器BF1、BF2的數(shù)據(jù)而合成的步進(jìn)電機(jī)24A用的控制數(shù)據(jù)的串行傳輸(時(shí)刻t6)。
在該串行傳輸未結(jié)束時(shí)，數(shù)據(jù)再次被寫(xiě)入數(shù)據(jù)緩存器BF1，在傳輸預(yù)約保持電路R1中設(shè)置了預(yù)約標(biāo)志(時(shí)刻t7)。因此，在執(zhí)行中的串行傳輸未結(jié)束的時(shí)刻(時(shí)刻t8)，在預(yù)約保持電路R1和R3雙方中設(shè)置了預(yù)約標(biāo)志，但是為數(shù)據(jù)緩存器BF1設(shè)定了比數(shù)據(jù)緩存器BF3還高的優(yōu)先級(jí)，所以再次開(kāi)始了根據(jù)數(shù)據(jù)緩存器BF1、BF2的數(shù)據(jù)而合成的步進(jìn)電機(jī)24A用的控制數(shù)據(jù)的串行傳輸(時(shí)刻t9)。在該串行傳輸結(jié)束前，不發(fā)生向數(shù)據(jù)緩存器的新的寫(xiě)入，因此，在串行傳輸結(jié)束的時(shí)刻(時(shí)刻t10)，只在傳輸預(yù)約保持電路R3中設(shè)置了預(yù)約標(biāo)志。因此，程序裝置電路44開(kāi)始根據(jù)數(shù)據(jù)緩存器BF3、BF4的數(shù)據(jù)而合成的步進(jìn)電機(jī)24B用的控制數(shù)據(jù)的串行傳輸，在時(shí)刻t12結(jié)束傳輸。
圖13是表示本實(shí)施例的程序裝置電路44的動(dòng)作的狀態(tài)轉(zhuǎn)移圖。另外，省略了與所述實(shí)施例1的圖5所示的狀態(tài)轉(zhuǎn)移圖程序裝置電路44的重復(fù)部分的說(shuō)明。
在待機(jī)狀態(tài)S2中，當(dāng)在傳輸預(yù)約保持電路R1～R4的至少一個(gè)中設(shè)置了預(yù)約標(biāo)志是，如果最高優(yōu)先級(jí)的傳輸預(yù)約保持電路是R1或R2，則根據(jù)存儲(chǔ)在數(shù)據(jù)緩存器BF1、BF2中的數(shù)據(jù)，把控制數(shù)據(jù)設(shè)置在移位寄存器46中，使第一選擇線26為有效電平，把預(yù)約標(biāo)志復(fù)位，向第一傳輸狀態(tài)S3A轉(zhuǎn)移。另外，當(dāng)最高優(yōu)先級(jí)的傳輸預(yù)約保持電路是R3或R4，則根據(jù)存儲(chǔ)在數(shù)據(jù)緩存器BF3、BF4中的數(shù)據(jù)，把控制數(shù)據(jù)設(shè)置在移位寄存器46中，使第二選擇線28為有效電平，把預(yù)約標(biāo)志復(fù)位，向第一傳輸狀態(tài)S3B轉(zhuǎn)移。
在第一傳輸狀態(tài)S3A、S3B下，使同步時(shí)鐘為H電平，向第二傳輸狀態(tài)S4A、S4B轉(zhuǎn)移。然后，在第二傳輸狀態(tài)S4A、S4B轉(zhuǎn)移下，使使同步時(shí)鐘為L(zhǎng)電平，向移位寄存器46發(fā)送移位命令。據(jù)此，與同步時(shí)鐘線的同步時(shí)鐘變?yōu)長(zhǎng)電平同步，設(shè)置在移位寄存器46中的控制數(shù)據(jù)向串行傳輸線路20只發(fā)送了一位。如果該處理結(jié)束，就再次向第一傳輸狀態(tài)S3A或S3B轉(zhuǎn)移。在第一傳輸狀態(tài)S3A、S3B下，如果移位寄存器的所有位的數(shù)據(jù)發(fā)送結(jié)束，就分別使第一選擇線26和第二選擇線28為非有效電平，向待機(jī)狀態(tài)S2轉(zhuǎn)移。而如果數(shù)據(jù)發(fā)送未結(jié)束，就再次使同步時(shí)鐘變?yōu)長(zhǎng)電平，向第二傳輸狀態(tài)S4A或S4B轉(zhuǎn)移。
這樣，在本實(shí)施例中，當(dāng)在控制數(shù)據(jù)的串行傳輸中，向數(shù)據(jù)緩存器BF1～BF4的任意一個(gè)寫(xiě)入了數(shù)據(jù)時(shí)，在相應(yīng)的傳輸預(yù)約保持電路R1～R4中設(shè)置預(yù)約標(biāo)志，在執(zhí)行中的串行傳輸結(jié)束的時(shí)刻，自動(dòng)串行傳輸與設(shè)置了預(yù)約標(biāo)志的數(shù)據(jù)緩存器對(duì)應(yīng)的控制數(shù)據(jù)。因此，當(dāng)在串行傳輸中向數(shù)據(jù)緩存器BF1～BF4的任意一個(gè)寫(xiě)入了數(shù)據(jù)時(shí)，也能可靠地進(jìn)行與該數(shù)據(jù)寫(xiě)入對(duì)應(yīng)的控制數(shù)據(jù)的串行傳輸。
另外，為數(shù)據(jù)緩存器BF1～BF4付與優(yōu)先級(jí)，當(dāng)在串行傳輸中，向多個(gè)數(shù)據(jù)緩存器寫(xiě)入了數(shù)據(jù)時(shí)，使優(yōu)先級(jí)高的數(shù)據(jù)緩存器優(yōu)先，傳輸控制數(shù)據(jù)。因此，例如當(dāng)步進(jìn)電機(jī)24A、24B的重要性上存在差異，有必要優(yōu)先控制任意的電機(jī)時(shí)，通過(guò)預(yù)先按照該優(yōu)先度在優(yōu)先級(jí)付與電路60中設(shè)定數(shù)據(jù)緩存器BF1～BF4的順序，就能實(shí)現(xiàn)適合步進(jìn)電機(jī)24A、24B的優(yōu)先度的控制。而且，基于這樣的優(yōu)先級(jí)的數(shù)據(jù)緩存器BF1～BF4的選擇由程序裝置電路44在硬件上進(jìn)行。因此，根據(jù)本實(shí)施例，不給CPU16帶來(lái)處理負(fù)載，就能進(jìn)行適合于優(yōu)先度的電機(jī)控制。
另外，在本實(shí)施例中，說(shuō)明了根據(jù)數(shù)據(jù)緩存器BF1、BF2的數(shù)據(jù)合成步進(jìn)電機(jī)24A用的控制數(shù)據(jù)，根據(jù)數(shù)據(jù)緩存器BF3、BF4的數(shù)據(jù)合成步進(jìn)電機(jī)24B用的控制數(shù)據(jù)，并串行傳輸時(shí)的情形?？墒?，并不局限于此，例如在根據(jù)數(shù)據(jù)緩存器BF1～BF4的各數(shù)據(jù)串行傳輸4種控制數(shù)據(jù)的結(jié)構(gòu)中，當(dāng)設(shè)置了多個(gè)預(yù)約標(biāo)志時(shí)，可串行傳輸根據(jù)優(yōu)先級(jí)高的數(shù)據(jù)緩存器的數(shù)據(jù)合成的控制數(shù)據(jù)。例如，在圖12的時(shí)序表的例子中，在時(shí)刻t2～t5，傳輸基于數(shù)據(jù)緩存器BF1的數(shù)據(jù)的控制數(shù)據(jù)，在時(shí)刻t6～t8，傳輸基于數(shù)據(jù)緩存器BF2的數(shù)據(jù)的控制數(shù)據(jù)，在時(shí)刻t9～t10，傳輸基于數(shù)據(jù)緩存器BF1的數(shù)據(jù)的控制數(shù)據(jù)，在時(shí)刻t11～t12，傳輸基于數(shù)據(jù)緩存器BF3的數(shù)據(jù)的控制數(shù)據(jù)。
可是，在所述實(shí)施例中，也可以能夠由CPU16設(shè)定保持在傳輸預(yù)約保持電路R1中的數(shù)據(jù)緩存器BF1～BF4的優(yōu)先級(jí)。這時(shí)，當(dāng)系統(tǒng)全體的結(jié)構(gòu)沒(méi)有變更時(shí)，通過(guò)按照它適當(dāng)設(shè)定優(yōu)先級(jí)，能靈活地對(duì)應(yīng)這樣的系統(tǒng)變更等。
圖14是表示把數(shù)據(jù)緩存器BF1～BF4的優(yōu)先級(jí)變更為例如BF4、BF3、BF2、BF1的順序是的動(dòng)作的時(shí)序表，表示在與所述圖12相同的時(shí)刻，數(shù)據(jù)被寫(xiě)入各數(shù)據(jù)緩存器時(shí)的情形。如圖14所示，在與向數(shù)據(jù)緩存器BF1的數(shù)據(jù)寫(xiě)入對(duì)應(yīng)的控制數(shù)據(jù)的串行傳輸結(jié)束的時(shí)刻(時(shí)刻tS)，在傳輸預(yù)約保持電路R2和R3雙方中設(shè)置了預(yù)約標(biāo)志，但是，在本例子中，因?yàn)閿?shù)據(jù)緩存器BF3的優(yōu)先級(jí)高，所以串行傳輸了基于數(shù)據(jù)緩存器BF3的步進(jìn)電機(jī)24B用控制數(shù)據(jù)，并且第二控制線28變?yōu)橛行щ娖健６?，在該?shù)據(jù)傳輸結(jié)束的時(shí)刻(時(shí)刻t8)，在傳輸預(yù)約保持電路R1和R2雙方中設(shè)置了預(yù)約標(biāo)志，但是，在本例子中，因?yàn)閿?shù)據(jù)緩存器BF2比數(shù)據(jù)緩存器BF1的優(yōu)先級(jí)高，所以在時(shí)刻t9，把傳輸預(yù)約保持電路R2的預(yù)約標(biāo)志復(fù)位，并且開(kāi)始了與向數(shù)據(jù)緩存器BF2的數(shù)據(jù)寫(xiě)入對(duì)應(yīng)的步進(jìn)電機(jī)24A用控制數(shù)據(jù)的傳輸。然后，該數(shù)據(jù)傳輸結(jié)束后，在時(shí)刻t11，傳輸預(yù)約保持電路R1的預(yù)約標(biāo)志復(fù)位，并且開(kāi)始了與向數(shù)據(jù)緩存器BF1的寫(xiě)入對(duì)應(yīng)的步進(jìn)電機(jī)24A用控制數(shù)據(jù)的傳輸。
下面，說(shuō)明本發(fā)明的實(shí)施例6。在本實(shí)施例中，程序裝置電路44以第一和第二兩種工作模式工作。
圖15是表示在本實(shí)施例中，存儲(chǔ)在數(shù)據(jù)緩存器BF1～BF4中的數(shù)據(jù)和根據(jù)這些數(shù)據(jù)由程序裝置電路44合成、存儲(chǔ)在移位寄存器46中的控制數(shù)據(jù)的關(guān)系的圖。如圖15所示，在本實(shí)施例中，程序裝置電路44具有模式設(shè)定電路70，按照設(shè)定在模式設(shè)定電路70中的工作模式，以第一或第二模式工作。
在第一模式中，與所述實(shí)施例3(圖7)同樣，設(shè)定值數(shù)據(jù)存儲(chǔ)在數(shù)據(jù)緩存器BF1中，在數(shù)據(jù)緩存器BF2和BF3中，分別存儲(chǔ)了步進(jìn)電機(jī)24A和24B的相位波形數(shù)據(jù)。而且，根據(jù)數(shù)據(jù)緩存器BF1～BF的數(shù)據(jù)，合成了控制數(shù)據(jù)。
另外，在第二模式中，與所述實(shí)施例4(圖9)同樣，關(guān)于步進(jìn)電機(jī)24A，在數(shù)據(jù)緩存器BF1中存儲(chǔ)了與控制數(shù)據(jù)相同數(shù)據(jù)形式的數(shù)據(jù)，在數(shù)據(jù)緩存器BF2中存儲(chǔ)了相位波形數(shù)據(jù)，另外，步進(jìn)電機(jī)24B，在數(shù)據(jù)緩存器BF3中存儲(chǔ)了與控制數(shù)據(jù)相同數(shù)據(jù)形式的數(shù)據(jù)，在數(shù)據(jù)緩存器BF4中存儲(chǔ)了相位波形數(shù)據(jù)。
模式設(shè)定電路70連接了數(shù)據(jù)總線32，能從CPU16對(duì)模式設(shè)定電路70設(shè)定工作模式。因此，根據(jù)本實(shí)施例，能對(duì)應(yīng)控制數(shù)據(jù)結(jié)構(gòu)不同的2種電機(jī)驅(qū)動(dòng)元件12，當(dāng)由于系統(tǒng)變更，電機(jī)驅(qū)動(dòng)元件12的種類(lèi)變更時(shí)，能用來(lái)自CPU16的模式設(shè)定，就能靈活地對(duì)應(yīng)。
另外，在所述各實(shí)施例中，說(shuō)明了控制步進(jìn)電機(jī)時(shí)的情形，但是本發(fā)明并不局限于此，也能應(yīng)用于控制DC電機(jī)。
即，用驅(qū)動(dòng)元件驅(qū)動(dòng)DC電機(jī)，通過(guò)向該驅(qū)動(dòng)元件串行傳輸規(guī)定格式的控制數(shù)據(jù)，進(jìn)行DC電機(jī)的控制時(shí)，也能通過(guò)應(yīng)用本發(fā)明，而不給CPU帶來(lái)負(fù)載，就能進(jìn)行控制數(shù)據(jù)的合成和串行傳輸。
另外，在所述各實(shí)施例中，說(shuō)明了電機(jī)驅(qū)動(dòng)元件12驅(qū)動(dòng)1臺(tái)或2臺(tái)電機(jī)時(shí)的情形，但是本發(fā)明也能應(yīng)用于電機(jī)驅(qū)動(dòng)元件12驅(qū)動(dòng)3臺(tái)以上電機(jī)的情形。
在所述實(shí)施例2～6中，具體說(shuō)明了各要素?cái)?shù)據(jù)和從要素?cái)?shù)據(jù)合成的控制數(shù)據(jù)的結(jié)構(gòu)，但是這些結(jié)構(gòu)是一例，可以按照電機(jī)驅(qū)動(dòng)元件12的規(guī)格變更數(shù)據(jù)結(jié)構(gòu)。
根據(jù)本發(fā)明，不給CPU帶來(lái)負(fù)載，就能進(jìn)行向驅(qū)動(dòng)電機(jī)的驅(qū)動(dòng)裝置傳輸?shù)目刂茢?shù)據(jù)的生成和串行傳輸。
權(quán)利要求
1.一種電機(jī)控制裝置，向驅(qū)動(dòng)一臺(tái)或多臺(tái)電機(jī)的驅(qū)動(dòng)裝置串行傳輸用于控制所述電機(jī)的控制數(shù)據(jù)，其特征在于包括用于存儲(chǔ)成為所述控制數(shù)據(jù)的基礎(chǔ)的數(shù)據(jù)的數(shù)據(jù)緩存器；通過(guò)直接存儲(chǔ)器存取，向所述數(shù)據(jù)緩存器傳輸數(shù)據(jù)的DMA部件；根據(jù)存儲(chǔ)在所述數(shù)據(jù)緩存器中的數(shù)據(jù)，生成所述控制數(shù)據(jù)，進(jìn)行用于向所述驅(qū)動(dòng)裝置串行傳輸?shù)臄?shù)據(jù)生成傳輸處理的硬件電路。
2.根據(jù)權(quán)利要求1所述的電機(jī)控制裝置，其特征在于所述硬件電路包含當(dāng)向地址總線輸出了規(guī)定的存儲(chǔ)器地址時(shí)，對(duì)與該存儲(chǔ)器地址對(duì)應(yīng)的數(shù)據(jù)緩存器輸出寫(xiě)入有效信號(hào)的譯碼器電路；當(dāng)輸出了所述寫(xiě)入有效信號(hào)時(shí)，在該時(shí)刻輸出到數(shù)據(jù)總線的數(shù)據(jù)被寫(xiě)入所述數(shù)據(jù)緩存器中。
3.根據(jù)權(quán)利要求1所述的電機(jī)控制裝置，其特征在于所述硬件電路以數(shù)據(jù)被寫(xiě)入所述數(shù)據(jù)緩存器中為觸發(fā)，開(kāi)始所述數(shù)據(jù)生成傳輸處理。
4.根據(jù)權(quán)利要求3所述的電機(jī)控制裝置，其特征在于分別對(duì)應(yīng)于成為所述控制數(shù)據(jù)的構(gòu)成要素的多種數(shù)據(jù)設(shè)置了所述數(shù)據(jù)緩存器，所述硬件電路在向任意一個(gè)所述數(shù)據(jù)緩存器寫(xiě)入了數(shù)據(jù)時(shí)，開(kāi)始所述數(shù)據(jù)生成傳輸處理。
5.根據(jù)權(quán)利要求1所述的電機(jī)控制裝置，其特征在于預(yù)先確定了存儲(chǔ)在所述數(shù)據(jù)緩存器中的數(shù)據(jù)的各位和所述控制數(shù)據(jù)的各位的對(duì)應(yīng)關(guān)系，所述硬件電路通過(guò)根據(jù)該對(duì)應(yīng)關(guān)系，使所述數(shù)據(jù)緩存器的各位的值為所述控制數(shù)據(jù)的對(duì)應(yīng)位的值，生成所述控制數(shù)據(jù)。
6.根據(jù)權(quán)利要求1所述的電機(jī)控制裝置，其特征在于所述驅(qū)動(dòng)裝置區(qū)驅(qū)動(dòng)多臺(tái)電機(jī)，對(duì)應(yīng)于各電機(jī)設(shè)置了一個(gè)或多個(gè)所述數(shù)據(jù)緩存器。
7.根據(jù)權(quán)利要求6所述的電機(jī)控制裝置，其特征在于所述驅(qū)動(dòng)裝置根據(jù)傳輸過(guò)來(lái)的所述控制數(shù)據(jù)，驅(qū)動(dòng)用規(guī)定的選擇信號(hào)指定的電機(jī)；所述硬件電路包含把指定了與寫(xiě)入了數(shù)據(jù)的數(shù)據(jù)緩存器對(duì)應(yīng)的電機(jī)的所述選擇信號(hào)向所述驅(qū)動(dòng)裝置發(fā)送的部件。
8.根據(jù)權(quán)利要求1所述的電機(jī)控制裝置，其特征在于具有當(dāng)數(shù)據(jù)被寫(xiě)入任意一個(gè)所述數(shù)據(jù)緩存器時(shí)，關(guān)于該數(shù)據(jù)緩存器，設(shè)定預(yù)約標(biāo)志的部件；所述硬件電路在所述控制數(shù)據(jù)的串行傳輸結(jié)束時(shí)的時(shí)刻，當(dāng)對(duì)于任意一個(gè)所述數(shù)據(jù)緩存器設(shè)定有所述預(yù)約標(biāo)志時(shí)，開(kāi)始進(jìn)行基于存儲(chǔ)在該數(shù)據(jù)緩存器中的數(shù)據(jù)的所述數(shù)據(jù)作成傳輸處理。
9.根據(jù)權(quán)利要求8所述的電機(jī)控制裝置，其特征在于包括指定所述多個(gè)數(shù)據(jù)緩存器的優(yōu)先級(jí)的優(yōu)先級(jí)付與部件；所述硬件電路當(dāng)關(guān)于多個(gè)所述數(shù)據(jù)緩存器設(shè)定有所述預(yù)約標(biāo)志時(shí)，在這些數(shù)據(jù)緩存器中，根據(jù)用所述優(yōu)先級(jí)付與部件指定的優(yōu)先級(jí)最高的數(shù)據(jù)緩存器中存儲(chǔ)的數(shù)據(jù)，開(kāi)始所述數(shù)據(jù)生成傳輸處理。
10.根據(jù)權(quán)利要求9所述的電機(jī)控制裝置，其特征在于具有設(shè)定所述優(yōu)先級(jí)付與部件指定的所述優(yōu)先級(jí)的部件。
11.根據(jù)權(quán)利要求1所述的電機(jī)控制裝置，其特征在于所述硬件電路能以從存儲(chǔ)在所述數(shù)據(jù)緩存器中的數(shù)據(jù)生成所述控制數(shù)據(jù)的邏輯不同的多個(gè)工作模式工作；具有設(shè)定所述硬件電路的工作模式的部件。
12.根據(jù)權(quán)利要求1所述的電機(jī)控制裝置，其特征在于所述電機(jī)是步進(jìn)電機(jī)，成為所述控制數(shù)據(jù)的基礎(chǔ)的數(shù)據(jù)包含表示施加在所述步進(jìn)電機(jī)上的電壓的相位波形的數(shù)據(jù)。
13.一種電機(jī)控制方法，向驅(qū)動(dòng)一臺(tái)或多臺(tái)電機(jī)的驅(qū)動(dòng)裝置串行傳輸用于控制所述電機(jī)的控制數(shù)據(jù)，其特征在于包括通過(guò)直接存儲(chǔ)器存取，向用于存儲(chǔ)成為所述控制數(shù)據(jù)的基礎(chǔ)的數(shù)據(jù)的數(shù)據(jù)緩存器傳輸數(shù)據(jù)的步驟；根據(jù)存儲(chǔ)在所述數(shù)據(jù)緩存器中的數(shù)據(jù)，生成所述控制數(shù)據(jù)，通過(guò)硬件電路進(jìn)行用于向所述驅(qū)動(dòng)裝置串行傳輸?shù)臄?shù)據(jù)生成傳輸處理的步驟。
14.根據(jù)權(quán)利要求13所述的電機(jī)控制方法，其特征在于以數(shù)據(jù)被寫(xiě)入所述數(shù)據(jù)緩存器中為觸發(fā)，開(kāi)始所述數(shù)據(jù)生成傳輸處理。
15.根據(jù)權(quán)利要求14所述的電機(jī)控制方法，其特征在于分別對(duì)應(yīng)于成為所述控制數(shù)據(jù)的構(gòu)成要素的多種數(shù)據(jù)設(shè)置了所述數(shù)據(jù)緩存器，在向任意一個(gè)所述數(shù)據(jù)緩存器寫(xiě)入了數(shù)據(jù)時(shí)，開(kāi)始所述數(shù)據(jù)生成傳輸處理。
全文摘要
本發(fā)明提供一種電機(jī)控制裝置及電機(jī)控制方法，數(shù)據(jù)緩存器(BF1～BFn)被分別分配有特定的存儲(chǔ)器地址，地址解碼器(42)通過(guò)對(duì)被輸出到地址總線(30)的存儲(chǔ)器地址進(jìn)行解碼，并對(duì)對(duì)應(yīng)的數(shù)據(jù)緩存器輸出寫(xiě)入有效信號(hào)，來(lái)把DMA傳輸?shù)臄?shù)據(jù)寫(xiě)入數(shù)據(jù)緩存器。當(dāng)數(shù)據(jù)被寫(xiě)入到任意一個(gè)的數(shù)據(jù)緩存器時(shí)，程序裝置電路(44)把根據(jù)數(shù)據(jù)緩存器(BF1～BFn)的數(shù)據(jù)作成的控制數(shù)據(jù)存儲(chǔ)在移位寄存器(46)中，并與時(shí)鐘同步，逐位地向串行傳輸線路(20)發(fā)送。由此，可不增加對(duì)CPU的負(fù)荷，高效地向驅(qū)動(dòng)電機(jī)的驅(qū)動(dòng)裝置進(jìn)行控制數(shù)據(jù)的串行傳輸。
文檔編號(hào)G05B19/414GK1476160SQ0312360
公開(kāi)日2004年2月18日 申請(qǐng)日期2003年5月9日 優(yōu)先權(quán)日2002年5月10日
發(fā)明者武井敏記 申請(qǐng)人:精工愛(ài)普生株式會(huì)社