高，技術(shù)人員可W根據(jù)其自身的要求選擇不同的材料和制作方法。由于電極是設(shè)置 在本加速度敏感芯片的第一連接部21和第二連接部12上的。由于本發(fā)明的加速度計(jì)上下 蓋板不作為檢測電極，蓋板鍵合精度要求較低，加工工藝相對(duì)簡單，故可W采用成本較低的 材料進(jìn)行制作，技術(shù)人員可W自主選擇蓋板的材料和制作方法。因此，本加速度敏感芯片及 加速度計(jì)的制造方法具有自由度高的優(yōu)點(diǎn)。
【主權(quán)項(xiàng)】
1. 一種對(duì)稱的MEMS加速度敏感芯片，其特征在于，所述加速度敏感芯片包括上半部 及下半部，所述上半部與所述下半部鍵合后形成：框架整體以及設(shè)置在所述框架內(nèi)的質(zhì)量 塊整體；所述框架整體及所述質(zhì)量塊整體之間通過彈性梁相連接，所述質(zhì)量塊整體的上下 兩端分別形成有多個(gè)凹陷部及第一連接部，所述框架整體的上下兩端分別形成有第二連 接部；所述彈性梁連接所述第一連接部和第二連接部；所述凹陷部上方設(shè)置有多組梳齒結(jié) 構(gòu)；每組所述梳齒結(jié)構(gòu)包括從所述第一連接部延伸出的活動(dòng)梳齒以及從所述第二連接部延 伸出的固定梳齒，所述活動(dòng)梳齒與所述固定梳齒之間形成有活動(dòng)間隙，所述活動(dòng)間隙形成 差分檢測電容。2. 根據(jù)權(quán)利要求1所述的加速度敏感芯片，其特征在于，所述第一連接部包括多根相 互平行的橫向齒樞以及連接所述橫向齒樞的縱向齒樞；每根所述橫向齒樞的兩端分別向外 延伸有活動(dòng)梳齒。3. 根據(jù)權(quán)利要求1所述的加速度敏感芯片，其特征在于，所述質(zhì)量塊整體以及所述框 架整體的上下兩端結(jié)構(gòu)相同，形成上下端對(duì)稱設(shè)計(jì)。4. 根據(jù)權(quán)利要求2所述的加速度敏感芯片，其特征在于，所述第一連接部呈工字型，其 中包括兩根相互平行的橫向齒樞以及連接所述橫向齒樞的一根縱向齒樞。5. 根據(jù)權(quán)利要求2所述的加速度敏感芯片，其特征在于，所述彈性梁為彎折梁，所述彈 性梁與位于四個(gè)端角的所述橫向齒樞的末端相連接。6. 根據(jù)權(quán)利要求1所述的加速度敏感芯片，其特征在于，所述第一連接部以及所述第 二連接部上淀積有金屬電極。7. 根據(jù)權(quán)利要求1-6任一所述的加速度敏感芯片，其特征在于，所述加速度敏感芯片 通過檢測所述活動(dòng)梳齒側(cè)壁與所述固定梳齒側(cè)壁之間的重合面積的變化引起的電容值變 化來檢測加速度。8. 根據(jù)權(quán)利要求1-6任一所述的加速度敏感芯片，其特征在于，所述加速度敏感芯片 通過檢測所述活動(dòng)梳齒的側(cè)壁與所述固定梳齒的側(cè)壁的間距變化引起的電容值變化來檢 測加速度。9. 根據(jù)權(quán)利要求1所述的加速度敏感芯片，其特征在于，所述加速度敏感芯片的每個(gè) 半部中形成有第一硅層、第二硅層；其中，所述第一連接部、第二連接部、彈性梁以及所述梳 齒結(jié)構(gòu)形成于第一硅層內(nèi)，所述框架及所述質(zhì)量塊形成于第二硅層內(nèi)，所述第一硅層與第 二石圭層之間間隔有二氧化娃層。10. 根據(jù)權(quán)利要求9所述的加速度敏感芯片，其特征在于，所述加速度敏感芯片采用絕 緣體上外延硅結(jié)構(gòu)，包括上硅層及下硅層；所述第一連接部、第二連接部、彈性梁以及所述 梳齒結(jié)構(gòu)形成于所述上硅層內(nèi)；所述框架及所述質(zhì)量塊形成于所述下硅層內(nèi)；所述上硅層 和所述下硅層之間設(shè)置有二氧化硅層。11. 根據(jù)權(quán)利要求9所述的加速度敏感芯片，其特征在于，所述加速度敏感芯片包括 絕緣體上外延硅硅片以及鍵合在所述絕緣體上外延硅硅片表面上的硅片，所述硅片與所述 絕緣體上外延硅硅片的鍵合表面上形成有二氧化硅層；所述絕緣體上外延硅硅片包括上硅 層、下硅層以及氧化埋層；所述第一連接部、第二連接部、彈性梁以及所述梳齒結(jié)構(gòu)形成于 所述下硅層內(nèi)，所述框架及所述質(zhì)量塊形成于所述硅片內(nèi)。12. -種加速度計(jì)，包括上蓋板、下蓋板以及加速度敏感芯片，其特征在于，所述加速度 敏感芯片為權(quán)利要求1-11任一所述的加速度敏感芯片。13. -種對(duì)稱的MEMS加速度敏感芯片的制造工藝，其特征在于，所述制造工藝包括以 下步驟： 第一步，通過光刻和深度刻蝕，在第一硅片的底面上形成多個(gè)孔，形成彈性梁、第一連 接部、第二連接部以及梳齒結(jié)構(gòu)； 第二步，通過光刻和深度刻蝕，在第二硅片的頂面上形成多個(gè)凹坑，形成凹陷部； 第三步，在所述第二硅片的表面生長或者淀積一層二氧化硅層； 第四步，將所述第一硅片的底面與所述第二硅片的頂面進(jìn)行鍵合； 第五步，在所述第二硅片的底面上淀積氮化硅層，通過光刻和刻蝕，將所述第二硅片的 底面的部分氮化硅及二氧化硅層去除； 第六步，對(duì)暴露在外的第二硅片的底面進(jìn)行深度刻蝕至所述第二硅片頂面的二氧化硅 層；同時(shí)將第一娃片減薄一定厚度； 第七步，去除氮化硅層，刻蝕二氧化硅，形成質(zhì)量塊； 第八步，將兩塊經(jīng)前述步驟加工的加速度敏感芯片的半部沿底面進(jìn)行硅-硅鍵合； 第九步，通過深硅刻蝕形成自由的加速度敏感芯片； 第十步，制作加速度計(jì)下蓋板，挖空活動(dòng)區(qū)域?qū)?yīng)位置，并淀積金屬電極； 第十一步，將加速度計(jì)與下蓋板鍵合； 第十二步，在所述第一硅片上淀積金屬，并引出電極。14. 一種對(duì)稱的MEMS加速度敏感芯片的制造工藝，其特征在于，所述制造工藝包括以 下步驟： 第一步，在絕緣體上外延硅硅片的頂面和底面上生長或淀積出二氧化硅層； 第二步，通過光刻和刻蝕，在所述絕緣體上外延硅硅片的頂面上的所述二氧化硅層上 刻蝕出多個(gè)深至上硅層的孔，并在所述絕緣體上外延硅硅片的底面刻蝕出深至下硅層的凹 坑； 第三步，在所述絕緣體上外延硅硅片的頂面和底面上淀積氮化硅； 第四步，通過光刻和刻蝕，將所述底面上的部分氮化硅層去除，并露出所述下硅層； 第五步，通過深度刻蝕，將所述下硅層刻蝕至氧化埋層； 第六步，通過刻蝕，將淀積在所述底面的氮化硅與二氧化硅去除； 第七步，將兩片經(jīng)過前述步驟加工的加速度敏感芯片的半部沿底面進(jìn)行硅-硅鍵合； 第八步，去除兩面氮化硅，對(duì)暴露在外的兩層上硅層分別深度刻蝕至氧化埋層，形成第 一連接部、第二連接部、彈性梁以及梳齒結(jié)構(gòu)； 第九步，對(duì)所述絕緣體上外延硅硅片進(jìn)行高溫氧化或化學(xué)氣相淀積，在暴露在外的所 述上硅層和所述下硅層的表面形成一層二氧化硅層； 第十步，通過刻蝕，將所述上硅層的孔內(nèi)的氧化埋層去除； 第十一步，通過深度刻蝕，將所述上硅層的孔進(jìn)一步刻蝕至一定深度； 第十二步，對(duì)所述孔進(jìn)行橫向腐蝕，形成凹陷部以及自由的彈性梁； 第十三步，將所述絕緣體上外延硅硅片表面的二氧化硅去除，形成加速度敏感芯片； 第十四步，制作加速度計(jì)下蓋板，挖空活動(dòng)區(qū)域?qū)?yīng)位置，并淀積金屬電極； 第十五步，將加速度計(jì)與下蓋板鍵合； 第十六步，在所述第一硅片上淀積金屬，并引出電極。15. -種對(duì)稱的MEMS加速度敏感芯片的制造工藝，其特征在于，所述制造工藝包括以 下步驟： 第一步，通過光刻及深度刻蝕，在絕緣體上外延硅硅片的底面上深度刻蝕出多個(gè)深至 氧化埋層的孔，形成第一連接部，第二連接部，彈性梁以及梳齒結(jié)構(gòu)； 第二步，通過光刻及深度刻蝕，在硅片的頂面上深度刻蝕出多個(gè)凹陷部； 第三步，在所述硅片的頂面及底面上生長或淀積出二氧化硅層； 第四步，將所述硅片的頂面和所述絕緣體上外延硅硅片的底面進(jìn)行鍵合； 第五步，在所述硅片的底面上淀積氮化硅，之后通過光刻及刻蝕，將所述硅片的底面上 的部分氮化硅、二氧化硅層去除，露出部分所述硅片的底面； 第六步，對(duì)暴露在外的所述硅片的底面進(jìn)行深度刻蝕至所述二氧化硅層形成質(zhì)量塊， 同時(shí)將絕緣體上外延硅硅片減薄一定厚度； 第七步，通過刻蝕，將所述硅片底面的氮化硅和暴露在外的二氧化硅去除； 第八步，將兩片經(jīng)過前述步驟加工的加速度敏感芯片的半部沿底面進(jìn)行硅-硅鍵合； 第九步，通過深度刻蝕和刻蝕，將兩個(gè)所述上硅層以及二氧化硅層分別去除，形成加速 度敏感芯片； 第十步，制作加速度計(jì)下蓋板，挖空活動(dòng)區(qū)域?qū)?yīng)位置，并淀積金屬電極； 第十一步，將加速度計(jì)與下蓋板鍵合； 第十二步，在所述下硅層頂面上淀積金屬，并引出電極。16. 根據(jù)權(quán)利要求13至15任一所述的對(duì)稱的MEMS加速度敏感芯片的制造工藝，其特 征在于，所述深度刻蝕及所述刻蝕的方法為以下方法中的一種或多種方法：干法刻蝕或濕 法刻蝕，所述干法刻蝕包括：硅的深度反應(yīng)離子刻蝕及反應(yīng)離子刻蝕以及氮化硅或二氧化 硅的反應(yīng)離子刻蝕。17. 根據(jù)權(quán)利要求13至15任一所述的對(duì)稱的MEMS加速度敏感芯片的制造工藝，其特 征在于，所述用于腐蝕硅層的腐蝕劑為以下腐蝕劑中的一種或多種的組合：氫氧化鉀、四甲 基氫氧化銨、乙二胺鄰苯二酚腐蝕液或氣態(tài)的二氟化氙。18. 根據(jù)權(quán)利要求13至15任一所述的對(duì)稱的MEMS加速度敏感芯片的制造工藝，其特 征在于，所述用于腐蝕二氧化硅層的腐蝕劑為以下腐蝕劑中的一種或多種的組合：緩沖氫 氟酸、49%氫氟酸或氣態(tài)的氟化氫。19. 根據(jù)權(quán)利要求13至15任一所述的對(duì)稱的MEMS加速度敏感芯片的制造工藝，其特 征在于，所述用于腐蝕氮化硅層的腐蝕劑為以下腐蝕劑中的一種或多種的組合：熱濃磷酸 以及氫氟酸。
【專利摘要】一種對(duì)稱的MEMS加速度敏感芯片，所述加速度敏感芯片包括上半部及下半部，所述上半部與所述下半部鍵合后形成框架整體以及設(shè)置在所述框架內(nèi)的質(zhì)量塊整體；所述框架整體及所述質(zhì)量塊整體之間通過彈性梁相連接，所述質(zhì)量塊整體的上下兩端分別形成有多個(gè)凹陷部及第一連接部，所述框架整體的上下兩端分別形成有第二連接部；所述彈性梁連接所述第一連接部和第二連接部；所述凹陷部上方設(shè)置有多組梳齒結(jié)構(gòu)；每組梳齒結(jié)構(gòu)包括從所述第一連接部延伸出的活動(dòng)梳齒以及從第二連接部延伸出的固定梳齒，所述活動(dòng)梳齒與所述固定梳齒之間形成差分檢測電容。本加速度敏感芯片實(shí)現(xiàn)同時(shí)具有高對(duì)稱性，大質(zhì)量塊，大電容，低阻尼的高靈敏度加速度計(jì)。
【IPC分類】G01P15/125, B81B3/00, B81C1/00
【公開號(hào)】CN105445495
【申請?zhí)枴緾N201410340002
【發(fā)明人】于連忠, 孫晨, 矣雷陽
【申請人】中國科學(xué)院地質(zhì)與地球物理研究所
【公開日】2016年3月30日
【申請日】2014年7月16日
【公告號(hào)】US20160018436