096點(diǎn)時(shí)通知過程控制模塊。
[0120] 同時(shí)，本地偽碼發(fā)生器模塊在系統(tǒng)復(fù)位后開始產(chǎn)生本地偽碼并進(jìn)行緩沖，完成一 個(gè)周期緩沖后通知過程控制模塊。
[0121]SCHCTL過程控制模塊收到本地偽碼發(fā)生器的信號(hào)后通知FFT計(jì)算模塊進(jìn)行偽碼 FFT操作。FFT計(jì)算模塊讀取并把偽碼FFT的計(jì)算結(jié)果存入偽碼頻譜結(jié)果緩沖器，完成緩沖 后通知SCHCTL過程控制模塊。
[0122] 過程控制模塊收到偽碼FFT緩沖完成信號(hào)后通知FFT計(jì)算模塊進(jìn)行信號(hào)FFT和 IFFT，F(xiàn)FT計(jì)算模塊完成信號(hào)FFT后自動(dòng)把結(jié)果和偽碼頻譜IFFT后得到相關(guān)峰譜存入內(nèi)部 乒乓RAM并通知過程控制。
[0123]SCHCTL過程控制模塊收到IFFT緩沖完成信號(hào)后通知累加模塊進(jìn)行相關(guān)峰譜累 加，當(dāng)累加器次數(shù)未達(dá)到相關(guān)累加次數(shù)X非相關(guān)累加次數(shù)時(shí)回到信號(hào)FFT狀態(tài)，否則進(jìn)入 峰值檢測(cè)狀態(tài)。
[0124] 當(dāng)SCHCTL過程控制模塊進(jìn)入峰值檢測(cè)狀態(tài)時(shí)通知峰值檢測(cè)模塊進(jìn)行峰值檢測(cè)并 得到自動(dòng)門限與峰值進(jìn)行比較，得到捕獲結(jié)果并通知SCHCTL過程控制模塊。
[0125] 當(dāng)SCHCTL過程控制模塊收到峰值檢測(cè)模塊的通知時(shí)進(jìn)入唐檢測(cè)狀態(tài)，當(dāng)峰值檢 測(cè)模塊判斷捕獲成功后，過程控制模塊自動(dòng)將唐檢測(cè)器加一，否則將唐檢測(cè)器減一，如果唐 檢測(cè)器中的當(dāng)前值超過上限則判斷捕獲成功進(jìn)入對(duì)其相位狀態(tài)，如果唐檢測(cè)器中的當(dāng)前值 低于下限則判斷捕獲失敗進(jìn)入調(diào)整碼相位狀態(tài)。否則進(jìn)入信號(hào)FFT狀態(tài)繼續(xù)在當(dāng)前碼相位 和中頻捕獲。
[0126] 如果進(jìn)入碼相位調(diào)整狀態(tài)，則把當(dāng)前系統(tǒng)碼相位指針移動(dòng)1023點(diǎn)，如果當(dāng)前碼相 位指針已經(jīng)移到終點(diǎn)，則進(jìn)入載波頻率調(diào)整狀態(tài)。否則進(jìn)入開始信號(hào)FFT狀態(tài)。
[0127] 如圖23所示，如果進(jìn)入載波頻率調(diào)整狀態(tài)，則把當(dāng)前系統(tǒng)的中頻頻率偏移逐漸向 兩端擴(kuò)散2kHz。如果將要設(shè)置的中頻頻率偏移大于系統(tǒng)預(yù)設(shè)的多普勒頻率，則放棄載波頻 率調(diào)整，進(jìn)入捕獲失敗狀態(tài)。
[0128] 如果進(jìn)入捕獲失敗狀態(tài)，則等待外部觸發(fā)重捕信號(hào)后設(shè)置當(dāng)前中頻頻率為跟蹤模 塊失鎖后的中頻頻率（閃斷重捕）進(jìn)入緩存?zhèn)未a和數(shù)據(jù)狀態(tài)。
[0129] 如果在唐檢測(cè)器狀態(tài)中判斷當(dāng)前捕獲成功，則進(jìn)入對(duì)齊相位狀態(tài)。如果在對(duì)齊相 位狀態(tài)，則利用FFT直捕得到的碼相位等待直到輸入信號(hào)與系統(tǒng)碼發(fā)生器的碼相位對(duì)齊。 然后進(jìn)入多普勒頻率并行搜索狀態(tài)。如果在多普勒頻率并行搜索狀態(tài)，則使能并行載波搜 索模塊進(jìn)行并行載波搜索，等待完成后進(jìn)入捕獲成功狀態(tài)。如果在捕獲成功狀態(tài)，則通知跟 蹤模塊進(jìn)行跟蹤并且等待重捕信號(hào)進(jìn)行重捕。
[0130] 基于以上的過程，SCHCTL過程控制模塊能對(duì)整個(gè)系統(tǒng)進(jìn)行協(xié)調(diào)操作，系統(tǒng)中的各 模塊就能夠各司其職，保證最有效率地運(yùn)行。
[0131] 復(fù)位信號(hào)的處理：
[0132] 在上電時(shí)，復(fù)位信號(hào)使能后，系統(tǒng)各個(gè)寄存器和狀態(tài)必須同時(shí)得到初始化和復(fù)位； 而在復(fù)位釋放后，各個(gè)控制信號(hào)必須同時(shí)開始工作。復(fù)位信號(hào)看似簡(jiǎn)單，但其實(shí)起著控制全 局邏輯的重任。FPGA的上電復(fù)位設(shè)計(jì)分為同步復(fù)位和異步復(fù)位。
[0133] 如圖24所示，F(xiàn)PGA設(shè)計(jì)中的DFF(D-Flipflop)本身支持異步復(fù)位。但是由于外 部PCB中的復(fù)位邏輯的不確定性，因此可能造成在時(shí)鐘上升沿異步復(fù)位從而導(dǎo)致亞穩(wěn)態(tài)的 現(xiàn)象發(fā)生。
[0134] 如圖25所示，經(jīng)過改進(jìn)的FPGA同步復(fù)位邏輯插入了兩個(gè)同步復(fù)位觸發(fā)器來(lái)同步 時(shí)鐘電路，確保復(fù)位信號(hào)與時(shí)鐘源同步輸入，從而大大減少出現(xiàn)亞穩(wěn)態(tài)的可能性。
[0135] 通過對(duì)比圖24和圖25可以發(fā)現(xiàn)，由于一般FPGA系統(tǒng)的復(fù)位線有著強(qiáng)大的扇出能 力，而普通的D觸發(fā)器只能扇出少于10個(gè)信號(hào)，因此FPGA中的同步復(fù)位邏輯將會(huì)使用較多 的D觸發(fā)器，造成布局布線和資源的緊張。
[0136] 基于這個(gè)原因，該系統(tǒng)中使用200MHz時(shí)鐘的FFT運(yùn)算處理單元使用了對(duì)系統(tǒng)資源 要求較少的異步復(fù)位邏輯，而其他部分使用了同步復(fù)位邏輯以保證系統(tǒng)在資源消耗和性能 之間的平衡。
[0137] 以上對(duì)本發(fā)明的一個(gè)實(shí)施例進(jìn)行了詳細(xì)說明，但所述內(nèi)容僅為本發(fā)明的較佳實(shí)施 例，不能被認(rèn)為用于限定本發(fā)明的實(shí)施范圍。凡依本發(fā)明申請(qǐng)范圍所作的均等變化與改進(jìn) 等，均應(yīng)仍歸屬于本發(fā)明的專利涵蓋范圍之內(nèi)。
【主權(quán)項(xiàng)】
1. 一種衛(wèi)星信號(hào)捕獲系統(tǒng)，其特征在于：包括PNGEN偽碼生成模塊、PN碼雙口RAM、 CORACC相關(guān)累加模塊、DDC下變頻模塊、下采樣模塊、乒乓RAM、FFT計(jì)算模塊、自動(dòng)門限 模塊、峰值檢測(cè)模塊、ACC累加模塊、FFTCARCAL并行載波搜索結(jié)果計(jì)算模塊、捕獲判斷模 塊、DATAPR0數(shù)據(jù)處理模塊、SCHCTL過程控制模塊、跟蹤模塊；所述PNGEN偽碼生成模塊 與PN碼雙口RAM之間信號(hào)連接，信號(hào)采樣頻率為IOOMHz，所述DDC下變頻模塊與下采樣 模塊之間信號(hào)連接，信號(hào)頻采樣率為100MHz，所述PN碼雙口RAM與CORACC相關(guān)累加模塊 之間信號(hào)連接，信號(hào)采樣頻率為20. 46MHz，所述下采樣模塊與CORACC相關(guān)累加模塊之間 信號(hào)連接，信號(hào)采樣頻率為20. 46MHz，所述下采樣模塊與乒乓RAM之間信號(hào)連接，信號(hào)采 樣頻率為20. 46MHz，所述CORACC相關(guān)累加模塊與FFT計(jì)算模塊之間信號(hào)連接，信號(hào)采樣 頻率為200MHz，所述乒乓RAM與FFT計(jì)算模塊之間信號(hào)連接，信號(hào)采樣頻率為200MHz，所 述FFT計(jì)算模塊與峰值檢測(cè)模塊之間信號(hào)連接，信號(hào)頻采樣率為100MHz，所述峰值檢測(cè)模 塊與FFTCARCAL并行載波搜索結(jié)果計(jì)算模塊之間信號(hào)連接，信號(hào)頻采樣率為100MHz，所述 FFTCARCAL并行載波搜索結(jié)果計(jì)算模塊與DATAPR0數(shù)據(jù)處理模塊之間信號(hào)連接，信號(hào)采樣 頻率為IOOMHz，所述FFT計(jì)算模塊與ACC累加模塊之間信號(hào)連接，信號(hào)采樣頻率為IOOMHz， 所述ACC累加模塊與捕獲判斷模塊之間信號(hào)連接，信號(hào)采樣頻率為100MHz，所述捕獲模塊 與DATAPR0數(shù)據(jù)處理模塊之間信號(hào)連接，信號(hào)采樣頻率為IOOMHz。2. 根據(jù)權(quán)利要求1所述一種衛(wèi)星信號(hào)捕獲系統(tǒng)，其特征在于：所述PNGEN偽碼生成模 塊輸出端采用雙口RAM進(jìn)行數(shù)據(jù)緩沖，內(nèi)部使用IOOMHz時(shí)鐘進(jìn)行偽碼生成，每次生成雙口 RAM容量大小的偽碼數(shù)據(jù)。3. 根據(jù)權(quán)利要求1所述一種衛(wèi)星信號(hào)捕獲系統(tǒng)，其特征在于：所述FFT計(jì)算模塊對(duì)輸 入擴(kuò)頻調(diào)制信號(hào)進(jìn)行高速并行分析碼相位和高速并行搜索多普勒頻率，所述FFT計(jì)算模塊 包括核心計(jì)算模塊，所述核心計(jì)算模塊采用XilinxIP核，輸入信號(hào)從本地偽碼，擴(kuò)頻調(diào)制 信號(hào)和偽碼頻譜和擴(kuò)頻調(diào)制信號(hào)頻譜復(fù)乘中選擇，通過狀態(tài)機(jī)控制碼相位搜索流程和多普 勒并行搜索流程。4. 根據(jù)權(quán)利要求1所述一種衛(wèi)星信號(hào)捕獲系統(tǒng)，其特征在于：所述ACC累加模塊的相 干和非相干累加次數(shù)可以通過外部動(dòng)態(tài)設(shè)置。5. 根據(jù)權(quán)利要求1所述一種衛(wèi)星信號(hào)捕獲系統(tǒng)，其特征在于：信號(hào)捕獲處理流程包 括： (1)PNGEN偽碼生成模塊以IOOMHz的速率生成本地偽碼進(jìn)入PN碼雙口RAM進(jìn)行緩存； (2) 偽碼緩存結(jié)束后FFT計(jì)算模塊以200MHz的運(yùn)算速度計(jì)算偽碼FFT并存入內(nèi)部緩存 器中； (3) DDC下變頻模塊將直接接收AD采樣的8位輸入中頻信號(hào)進(jìn)行信號(hào)下變頻，濾波后， 進(jìn)入下采樣模塊使原來(lái)IOOMHz的中頻采樣頻率變速到20. 46MHz采樣頻率； (4) 信號(hào)以20. 46MHz采樣頻率進(jìn)入乒乓RAM緩存后以200MHz的速率進(jìn)入FFT計(jì)算模 塊進(jìn)行碼相位并行搜索，搜索后得到的相關(guān)峰譜進(jìn)入ACC累加模塊進(jìn)行相干非相干累加后 進(jìn)行捕獲判決，得出判決結(jié)果和碼相位位置信息； (5) 在流程（4)進(jìn)行的同時(shí)信號(hào)以20. 46MHz采樣頻率進(jìn)入CORACC相關(guān)累加模塊，與本 地偽碼進(jìn)行相關(guān)操作，得到的結(jié)果輸入到FFT計(jì)算模塊中進(jìn)行傅里葉變換操作得到載波多 普勒頻率信息；
【專利摘要】本發(fā)明的目的是提供一種衛(wèi)星信號(hào)捕獲系統(tǒng)：包括PNGEN偽碼生成模塊、PN碼雙口RAM、CORACC相關(guān)累加模塊、DDC下變頻模塊、下采樣模塊、乒乓RAM、FFT計(jì)算模塊、自動(dòng)門限模塊、峰值檢測(cè)模塊、ACC累加模塊、FFTCARCAL并行載波搜索結(jié)果計(jì)算模塊、捕獲判斷模塊、DATAPRO數(shù)據(jù)處理模塊、SCHCTL過程控制模塊、跟蹤模塊；所述PNGEN偽碼生成模塊輸出端采用雙口RAM進(jìn)行數(shù)據(jù)緩沖，內(nèi)部使用100MHz時(shí)鐘進(jìn)行偽碼生成，每次生成雙口RAM容量大小的偽碼數(shù)據(jù)。通過對(duì)衛(wèi)星信號(hào)捕獲系統(tǒng)的改良設(shè)計(jì)，實(shí)現(xiàn)優(yōu)化信號(hào)傳輸及運(yùn)算流程，減少衛(wèi)星信號(hào)捕獲過程中的系統(tǒng)資源占有率，減少延時(shí)等待，提高運(yùn)算速度，提升信號(hào)捕獲的精準(zhǔn)度及穩(wěn)定性。
【IPC分類】G01S19/24, G01S19/30
【公開號(hào)】CN105204040
【申請(qǐng)?zhí)枴緾N201510600526
【發(fā)明人】趙洪博, 姜瀚, 趙圓, 孫超, 方勇, 圖們, 張杰斌
【申請(qǐng)人】廣州北航新興產(chǎn)業(yè)技術(shù)研究院
【公開日】2015年12月30日
【申請(qǐng)日】2015年9月18日