程控電荷型振動(dòng)傳感器仿真信號(hào)源的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種振動(dòng)傳感器仿真信號(hào)源(電路)。
【背景技術(shù)】
[0002]隨著航空、航天、汽車工業(yè)等領(lǐng)域的各種傳感器融合的快速發(fā)展，電荷輸出型振動(dòng)傳感器已成為目前大多數(shù)振動(dòng)信息主要來(lái)源，并且振動(dòng)傳感器采集的信息對(duì)系統(tǒng)的安全尤為重要，出于更好的對(duì)機(jī)械振動(dòng)傳感器輸出進(jìn)行有效監(jiān)控和對(duì)結(jié)構(gòu)部位或部件振動(dòng)進(jìn)行有效管理的目的，很多設(shè)備專門配備了相關(guān)傳感器采集控制器對(duì)此進(jìn)行管理。因此，在對(duì)此類傳感器采集控制器的研制和生產(chǎn)過(guò)程中都需要有振動(dòng)傳感器仿真信號(hào)源作為信號(hào)輸入，以便對(duì)傳感器指標(biāo)進(jìn)行監(jiān)控分析，驗(yàn)證檢驗(yàn)傳感器采集控制器的工作情況。
[0003]目前，在實(shí)際的研制和生產(chǎn)中主要采用真實(shí)的物理轉(zhuǎn)臺(tái)搭載傳感器進(jìn)行試驗(yàn)和測(cè)試，這樣構(gòu)建的仿真信號(hào)源系統(tǒng)體積大、可控性能差、操作復(fù)雜、維護(hù)不便、安全性差、不易操控，且最關(guān)鍵的試驗(yàn)過(guò)程參數(shù)不能復(fù)現(xiàn)。市場(chǎng)上現(xiàn)有的電荷信號(hào)源頻率和幅值可調(diào)節(jié)的范圍小、精度差且不能單獨(dú)調(diào)節(jié)靈敏度、不支持實(shí)時(shí)變參數(shù)，不能完全滿足控制器研制和測(cè)試時(shí)的條件。

【發(fā)明內(nèi)容】

[0004]本發(fā)明根據(jù)壓電晶體電荷輸出型振動(dòng)傳感器信號(hào)特性，提出專用于模擬電荷輸出型振動(dòng)傳感器信號(hào)的設(shè)備一一程控電荷型振動(dòng)傳感器仿真信號(hào)源，該設(shè)備具有體積小、功耗小、操作和維護(hù)簡(jiǎn)便，能夠有效提高電荷信號(hào)放大器及其傳感器仿真監(jiān)控和管理控制器的研制和測(cè)試效率。
[0005]本發(fā)明的方案如下:
[0006]程控電荷型振動(dòng)傳感器仿真信號(hào)源，主要由時(shí)鐘發(fā)生模塊、ADC采集模塊、數(shù)字參數(shù)控制模塊、FPGA芯片、DAC調(diào)理輸出模塊、電荷輸出模塊和轉(zhuǎn)速輸出模塊組成；其中，時(shí)鐘發(fā)生模塊向FPGA芯片提供多路時(shí)鐘源信號(hào)，數(shù)字參數(shù)控制模塊向FPGA芯片提供調(diào)相信息和波形樣本數(shù)據(jù)、并在數(shù)字信號(hào)參數(shù)控制模式下提供調(diào)頻信息和調(diào)幅信息，ADC采集模塊在模擬信號(hào)參數(shù)控制模式下向FPGA芯片提供調(diào)頻信息和調(diào)幅信息；FPGA芯片內(nèi)部設(shè)置有分別對(duì)應(yīng)于電荷輸出模塊和轉(zhuǎn)速輸出模塊的雙口 RAM，DAC調(diào)理輸出模塊從雙口 RAM中讀取所述波形樣本數(shù)據(jù)，F(xiàn)PGA芯片根據(jù)所述調(diào)頻信息和調(diào)幅信息向DAC調(diào)理模塊提供頻率參數(shù)和幅值參數(shù)，使得DAC調(diào)理輸出模塊輸出幅值頻率均可調(diào)的小信號(hào)波形至相應(yīng)的電荷輸出模塊和轉(zhuǎn)速輸出模塊，最終分別輸出電荷信號(hào)和轉(zhuǎn)速信號(hào)。
[0007]基于以上方案，本發(fā)明還作了如下優(yōu)化:
[0008]FPGA芯片與ADC采集模塊串口通信，與數(shù)字參數(shù)控制模塊并口通信。
[0009]數(shù)字參數(shù)控制模塊由接收命令的RS485電路、處理命令的STM32單片機(jī)、設(shè)置RS485地址的撥碼開關(guān)、存儲(chǔ)所述波形樣本數(shù)據(jù)的FLASH芯片組成，STM32單片機(jī)將通過(guò)RS485接收到的命令和讀取自FLASH芯片的波形樣本數(shù)據(jù)送入FPGA芯片。
[0010]時(shí)鐘發(fā)生模塊采用有源晶體振蕩器，經(jīng)過(guò)時(shí)鐘驅(qū)動(dòng)芯片鎖相輸出成多路時(shí)鐘，并提供給三個(gè)DDS芯片參考時(shí)鐘輸入，再由FPGA芯片根據(jù)頻率需求通過(guò)SPI串行接口配置這三個(gè)DDS芯片的頻率參數(shù)得到三個(gè)輸出時(shí)鐘信號(hào)，DDS芯片輸出的時(shí)鐘經(jīng)濾波放大后再次輸入到FPGA的時(shí)鐘管腳，供FPGA內(nèi)部邏輯使用。
[0011 ] DAC調(diào)理輸出模塊包括依次連接的高速DA芯片、7階巴特沃斯低通濾波器、幅度調(diào)整電路、乘法型DAC電路以及光隔；FPGA芯片輸出波形數(shù)據(jù)到高速DAC芯片轉(zhuǎn)換成模擬量波形，該模擬量波形通過(guò)7階巴特沃斯低通濾波器濾波，再經(jīng)過(guò)幅度調(diào)整電路調(diào)幅作為乘法型DAC的參考電壓輸入，由FPGA輸出的幅值參數(shù)控制乘法型DAC的輸出波形幅值。
[0012]電荷輸出模塊有獨(dú)立的3路電荷信號(hào)輸出，轉(zhuǎn)速輸出模塊有獨(dú)立的2路轉(zhuǎn)速信號(hào)輸出。
[0013]本發(fā)明具有以下技術(shù)效果:
[0014]1、體積小、功耗小、操作簡(jiǎn)單、便于維護(hù)，能夠?qū)崿F(xiàn)電荷型振動(dòng)傳感器參數(shù)的自動(dòng)測(cè)試。
[0015]2、信號(hào)源輸出信號(hào)精度高，調(diào)幅、調(diào)頻、調(diào)相范圍寬，響應(yīng)速度快。
[0016]3、使用波形樣本可變的雙口 RAM，可以提供給用戶更加開放的波形內(nèi)容實(shí)現(xiàn)方式，能夠復(fù)現(xiàn)采集到的真實(shí)傳感器的試驗(yàn)過(guò)程參數(shù)，這一功能在某些高安全領(lǐng)域非常關(guān)鍵。
【附圖說(shuō)明】
[0017]圖1為本發(fā)明的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0018]本發(fā)明的程控電荷型振動(dòng)傳感器仿真信號(hào)源是模擬產(chǎn)生壓電晶體傳感器受到振動(dòng)或壓力時(shí)所產(chǎn)生電荷量信號(hào)的設(shè)備。如圖1所示，在程控電荷型振動(dòng)傳感器仿真信號(hào)源板卡上，主要設(shè)置有時(shí)鐘發(fā)生模塊、ADC采集模塊、數(shù)字參數(shù)控制模塊、FPGA、DAC調(diào)理輸出模塊、電荷輸出模塊、轉(zhuǎn)速輸出模塊等。其中ADC采集模塊和數(shù)字參數(shù)控制模塊分別在模擬信號(hào)參數(shù)控制模式和數(shù)字參數(shù)模塊模式下獨(dú)立工作，分別決定輸出信號(hào)的波形頻率和幅值控制參數(shù)是來(lái)自模擬量還是直接由數(shù)字量控制。兩個(gè)模塊以外的五個(gè)模塊分別組成兩個(gè)功能部分:3通道電荷信號(hào)輸出和2通道轉(zhuǎn)速信號(hào)輸出。
[0019]以下分別介紹各個(gè)主要模塊。
[0020]1、時(shí)鐘發(fā)生模塊:
[0021]采用一個(gè)30Mhz有源晶體振蕩器，經(jīng)過(guò)時(shí)鐘驅(qū)動(dòng)芯片鎖相輸出成多路時(shí)鐘，并提供給3個(gè)DDS芯片的REF CLK參考時(shí)鐘輸入，再由FPGA芯片根據(jù)頻率需求通過(guò)SPI串行接口配置3個(gè)DDS芯片的頻率參數(shù)得到3個(gè)輸出時(shí)鐘信號(hào)，DDS輸出的時(shí)鐘經(jīng)濾波放大后再次輸入到FPGA的時(shí)鐘管腳，供FPGA內(nèi)部邏輯使用。
[0022]這一方式在同一個(gè)30MHz有源時(shí)鐘源驅(qū)動(dòng)下成功同步多個(gè)DDS工作，使DDS的REFCLK參考時(shí)鐘輸入之間的相位誤差達(dá)到最小，以減小多路DDS輸出之間的相位差異，達(dá)到了提供給FPGA芯片3路頻率連續(xù)可變的任意頻率的時(shí)鐘源信號(hào)的目的，以適應(yīng)3路電荷信號(hào)輸出的頻率需要。
[0023]2、ADC采集模塊:
[0024]共計(jì)10個(gè)AD采集通道，每個(gè)通道是由運(yùn)放搭建的信號(hào)調(diào)理電路和一個(gè)14位ADC采集芯片組成，ADC采集芯片與FPGA之間通過(guò)SPI串行通信。
[0025]程控電荷型振動(dòng)傳感器仿真信號(hào)源有3路電荷輸出和2路轉(zhuǎn)速輸出，每一路輸出通道都需要單獨(dú)調(diào)整頻率和幅值，而ADC采集模塊僅在模擬控制方式下使用，ADC采集模塊采集到的電壓值代表相關(guān)輸出通道的頻率或幅值信息，所以5路輸出總共需要10個(gè)ADC采集輸入。
[0026]3、數(shù)字參數(shù)控制模塊:
[0027]由接收命令的RS485電路、處理命令的STM32單片機(jī)系統(tǒng)、設(shè)置RS485地址的撥碼開關(guān)、存儲(chǔ)波形樣本參數(shù)的FLASH芯片組成，STM32單片機(jī)系統(tǒng)通過(guò)RS485接收命令參數(shù)及波形樣本信息，與FPGA使用8位并口通信。
[0028]4、FPGA:
[0029]內(nèi)部由邏輯描述實(shí)現(xiàn)與STM32的8位并行接口，與AD芯片的串行配置讀取采集接口，與DDS的SPI配置寫入接口，以及DA芯片的并行接口，重點(diǎn)實(shí)現(xiàn)了雙口 RAM數(shù)據(jù)讀寫緩存機(jī)制以及同時(shí)讀取多個(gè)雙口 RAM的相位同步調(diào)整機(jī)制。
[0030]FPGA負(fù)責(zé)由STM32單片機(jī)系統(tǒng)并口接收到的波形樣本數(shù)據(jù)送入到內(nèi)部雙口 RAM中緩存，并接收來(lái)自STM32單片機(jī)或者來(lái)自ADC采集模塊的用于控制DAC調(diào)理模塊的頻率和幅值參數(shù)。
[0031]5、DAC調(diào)理輸出模塊:
[0032]FPGA輸出14位的波形數(shù)據(jù)到高速DAC芯片轉(zhuǎn)換成模擬量波形，該波形通過(guò)7階巴特沃斯低通濾波器濾波，之后經(jīng)過(guò)幅度調(diào)