1.一種用LDMOS器件實(shí)現(xiàn)的電流采樣電路，其特征在于:電流采樣電路包括電流采樣用的第一 LDMOS器件和電流對(duì)比用的第二 LDMOS器件，所述第一 LDMOS器件和所述第二LDMOS器件的柵極共接、漏端共接、源端分開接出； 在P型硅襯底上形成有一第一 N型注入?yún)^(qū)，所述第一 N型注入?yún)^(qū)的將所述第一 LDMOS器件的第一 P型阱和所述第二 LDMOS器件的第二 P型阱都包圍起來(lái)，使所述第一 P型阱和所述第二 P型阱互相由PN結(jié)完全隔離開； 在所述第一 P型阱中形成有所述第一 LDMOS器件的由第一 P+區(qū)和第一 N+區(qū)組成的源區(qū)；所述第一 P型阱上覆蓋有所述第一 LDMOS器件的柵極，所述第一 P型阱的被該柵極覆蓋區(qū)域?yàn)樾纬伤龅谝?LDMOS器件的溝道的區(qū)域；所述第一 LDMOS器件的所述源區(qū)和所述柵極的第一側(cè)自對(duì)準(zhǔn)，令所述第一 N+區(qū)和所述第一 LDMOS器件的所述柵極的第一側(cè)相鄰接的邊為第一邊，所述第一邊的長(zhǎng)度為所述第一 LDMOS器件的所述源區(qū)的有效寬度；在所述第一邊的區(qū)域之外，所述源區(qū)通過(guò)所述第一 P+區(qū)和所述第一 LDMOS器件的所述柵極的第一側(cè)相鄰接，所述第一 P+區(qū)用于引出所述第一 P型阱；所述第一 LDMOS器件的漏區(qū)形成于第二N型注入?yún)^(qū)中，所述漏區(qū)和所述第一 LDMOS器件的所述柵極相隔一段距離，所述第一 LDMOS器件的所述漏區(qū)由第三N+區(qū)組成；位于所述第一 P型阱和所述第一 LDMOS器件的漏區(qū)間的所述第二 N型注入?yún)^(qū)組成所述第一 LDMOS器件的漏區(qū)漂移區(qū)，所述第一 LDMOS器件的漏區(qū)漂移區(qū)的部分區(qū)域中設(shè)置有耐壓緩沖層，所述第一 LDMOS器件的漏區(qū)漂移區(qū)的未設(shè)置所述耐壓緩沖層的部分區(qū)域組成所述第一 LDMOS器件的有效漏區(qū)漂移區(qū)，所述第一 LDMOS器件的有效漏區(qū)漂移區(qū)和所述第一P型阱橫向接觸且令該橫向接觸的橫向邊為第二邊，所述第二邊的長(zhǎng)度為所述第一 LDMOS器件的有效漏區(qū)漂移區(qū)的寬度，所述第二邊和所述第一邊對(duì)齊；由所述第一 LDMOS器件的所述第一N+區(qū)、所述溝道、所述有效漏區(qū)漂移區(qū)和所述漏區(qū)組成所述第一 LDMOS器件導(dǎo)通時(shí)的電流通道，所述第一邊的長(zhǎng)度越小，所述第一 LDMOS器件的導(dǎo)通電流越??；所述耐壓緩沖層中設(shè)置有P型區(qū)使所述第一 LDMOS器件的所述溝道到所述漏區(qū)之間的電流通道阻斷； 在所述第二 P型阱中形成有所述第二 LDMOS器件的由第二 N+區(qū)和第二 P+區(qū)組成的源區(qū)；所述第二 P型阱上覆蓋有所述第二 LDMOS器件的柵極，所述第二 P型阱的被該柵極覆蓋區(qū)域?yàn)樾纬伤龅诙?LDMOS器件的溝道的區(qū)域；所述第二 LDMOS器件的所述源區(qū)的所述第二 N+區(qū)和所述柵極的第一側(cè)自對(duì)準(zhǔn)、且所述第二 N+區(qū)和所述第二 LDMOS器件的所述柵極的第一側(cè)相鄰接，所述第二 P+區(qū)和所述第二 LDMOS器件的所述柵極的第一側(cè)相隔一段距離，所述第二 P+區(qū)用于引出所述第二 P型阱；所述第二 LDMOS器件的漏區(qū)形成于所述第二N型注入?yún)^(qū)中，位于所述第二 P型阱和所述第二 LDMOS器件的漏區(qū)間的所述第二 N型注入?yún)^(qū)組成所述第二 LDMOS器件的漏區(qū)漂移區(qū)； 在俯視平面上，所述電流采樣電路的版圖結(jié)構(gòu)為: 所述第一 LDMOS器件位于中間位置，所述第一 LDMOS器件的源區(qū)被一首尾相連的呈閉合圖形結(jié)構(gòu)的柵極圍繞在中間，所述第一 LDMOS器件的漏區(qū)漂移區(qū)呈由兩根條形結(jié)構(gòu)環(huán)繞而成的結(jié)構(gòu)、且所述第一 LDMOS器件的柵極和源區(qū)都處于所述第一 LDMOS器件的漏區(qū)漂移區(qū)的環(huán)繞區(qū)域中，在所述第一 LDMOS器件的漏區(qū)漂移區(qū)的兩側(cè)為所述第一 LDMOS器件的兩根呈條形結(jié)構(gòu)的漏區(qū)； 所述第二 LDMOS器件由多根條形單元并聯(lián)連接形成，各所述條形單元的源區(qū)、漏區(qū)漂移區(qū)、漏區(qū)都為相同的條形結(jié)構(gòu)，最內(nèi)側(cè)的兩個(gè)所述條形單元的漏區(qū)分別和所述第一 LDMOS器件的兩個(gè)條形漏區(qū)共用；從所述第一 LDMOS器件的兩個(gè)條形漏區(qū)開始往外，各所述條形單元按照:漏區(qū)、漏區(qū)漂移區(qū)、源區(qū)、漏區(qū)漂移區(qū)、漏區(qū)的排列方式依次往外排列；各所述條形單元的漏區(qū)漂移區(qū)以及所述第一 LDMOS器件的漏區(qū)漂移區(qū)連接在一起呈一首尾相連的封閉式結(jié)構(gòu)，并將所述第二 LDMOS器件的漏區(qū)封閉于所述封閉式結(jié)構(gòu)的里側(cè)、而所述第二LDMOS器件的源區(qū)則位于所述封閉式結(jié)構(gòu)的外側(cè)。
2.如權(quán)利要求1所述用LDMOS器件實(shí)現(xiàn)的電流采樣電路，其特征在于:所述第一LDMOS器件的柵極的閉合圖形結(jié)構(gòu)為跑道型形狀、或環(huán)狀，且所述第一 LDMOS器件的柵極的閉合圖形結(jié)構(gòu)的長(zhǎng)軸方向沿著所述第一 LDMOS器件的漏區(qū)漂移區(qū)的長(zhǎng)邊方向。
3.如權(quán)利要求1所述用LDMOS器件實(shí)現(xiàn)的電流采樣電路，其特征在于:各所述條形單元的漏區(qū)漂移區(qū)以及所述第一 LDMOS器件的漏區(qū)漂移區(qū)形成的所述封閉式結(jié)構(gòu)的連接處呈弧形結(jié)構(gòu)；各所述條形單元的柵極也按照各所述漏區(qū)漂移區(qū)的連接方式連接在一起，各所述條形單元的柵極的連接處也呈弧形結(jié)構(gòu)。
4.如權(quán)利要求1或2或3所述用LDMOS器件實(shí)現(xiàn)的電流采樣電路，其特征在于:所述第一 N型注入?yún)^(qū)為所述第二 N型注入?yún)^(qū)的一部分、且所述第一 N型注入?yún)^(qū)是由延伸到所述第一 LDMOS器件和所述第二 LDMOS器件的源區(qū)一側(cè)并將所述第一 P型阱和所述第二 P型阱完全包圍起來(lái)的所述第二 N型注入?yún)^(qū)組成。
5.如權(quán)利要求1或2或3所述用LDMOS器件實(shí)現(xiàn)的電流采樣電路，其特征在于:所述第一 LDMOS器件的柵極和所述第二 LDMOS器件的柵極都是由多晶硅組成，組成所述第一 LDMOS器件的柵極和所述第二 LDMOS器件的柵極的多晶硅之間是獨(dú)立的，所述第一 LDMOS器件的柵極和所述第二 LDMOS器件的柵極之間通過(guò)金屬連線連接在一起。
6.如權(quán)利要求5所述用LDMOS器件實(shí)現(xiàn)的電流采樣電路，其特征在于:在所述第一LDMOS器件的所述柵極和所述漏區(qū)之間的所述漏區(qū)漂移區(qū)上方以及在所述第二 LDMOS器件的所述柵極和所述漏區(qū)之間的所述漏區(qū)漂移區(qū)上方都形成有場(chǎng)氧化隔離層；所述第一LDMOS器件的所述柵極的第二側(cè)以及所述第二 LDMOS器件的所述柵極的第二側(cè)都延伸到所述場(chǎng)氧化隔離層上方，所述柵極的延伸部分形成第一柵極場(chǎng)板；所述第一 LDMOS器件的所述漏區(qū)以及所述第二 LDMOS器件的所述漏區(qū)都和所述場(chǎng)氧化隔離層自對(duì)準(zhǔn)，在靠近所述漏區(qū)的一側(cè)的所述場(chǎng)氧化隔離層上形成有第二多晶硅場(chǎng)板。
7.如權(quán)利要求1所述用LDMOS器件實(shí)現(xiàn)的電流采樣電路，其特征在于:所述第二邊的長(zhǎng)度大于等于所述第一邊的長(zhǎng)度；所述第一邊的長(zhǎng)度越小，所述電流采樣電路的采樣比越大；所述第二邊的長(zhǎng)度和所述第一邊的長(zhǎng)度越接近，所述電流采樣電路的采樣比的偏差越小。
8.如權(quán)利要求1所述用LDMOS器件實(shí)現(xiàn)的電流采樣電路，其特征在于:所述耐壓緩沖層全部由未形成所述第二N型注入?yún)^(qū)的所述P型硅襯底組成；或者，所述耐壓緩沖層的部分區(qū)域由未形成所述第二 N型注入?yún)^(qū)的所述P型硅襯底組成、部分區(qū)域由所述第二 N型注入?yún)^(qū)組成，所述耐壓緩沖層中的所述第二N型注入?yún)^(qū)在所述P型硅襯底中呈一定間隔的分布。
9.如權(quán)利要求1或2或3或7或8所述用LDMOS器件實(shí)現(xiàn)的電流采樣電路，其特征在于:所述第一 LDMOS器件的柵極的閉合圖形結(jié)構(gòu)的長(zhǎng)軸的長(zhǎng)度為200微米?5000微米，所述第一邊的長(zhǎng)度為I微米?5000微米，所述耐壓緩沖層的寬度為20微米?200微米。
【專利摘要】本發(fā)明公開了一種用LDMOS器件實(shí)現(xiàn)的電流采樣電路，采樣管和被采樣管都為L(zhǎng)DMOS器件，采樣管設(shè)置在被采樣管的中間區(qū)域，采樣管的源區(qū)有效寬度由源區(qū)的N+區(qū)和柵極的接觸寬度決定；在采樣管的漏區(qū)漂移區(qū)中設(shè)置有耐壓緩沖層，耐壓緩沖層能夠定義出和源區(qū)的有效部分對(duì)齊的有效漏區(qū)漂移區(qū)、同時(shí)不縮小整個(gè)漏區(qū)漂移區(qū)的環(huán)繞范圍。本發(fā)明通過(guò)源區(qū)的有效寬度的縮小能提高電路的采樣比，通過(guò)有效漏區(qū)漂移區(qū)和源區(qū)的N+區(qū)對(duì)齊的設(shè)置，能夠使得采樣管的源漏之間的寄生電阻和被采樣管的源漏之間的寄生電阻成比例，能夠高采樣比的穩(wěn)定性。本發(fā)明還能提高采樣管和被采樣管匹配度和穩(wěn)定性，能減少電路占用面積并提高集成度。
【IPC分類】H01L29-06, H01L29-08, G01R19-00
【公開號(hào)】CN104714073
【申請(qǐng)?zhí)枴緾N201310695469
【發(fā)明人】金鋒, 苗彬彬
【申請(qǐng)人】上海華虹宏力半導(dǎo)體制造有限公司
【公開日】2015年6月17日
【申請(qǐng)日】2013年12月17日