的被該柵極覆蓋區(qū)域?yàn)樾纬伤龅谝?LDMOS器件的溝道的區(qū)域；所述第一 LDMOS器件的所述源區(qū)和所述柵極的第一側(cè)自對準(zhǔn)，令所述第一 N+區(qū)和所述第一 LDMOS器件的所述柵極的第一側(cè)相鄰接的邊為第一邊，所述第一邊的長度為所述第一 LDMOS器件的所述源區(qū)的有效寬度；在所述第一邊的區(qū)域之外，所述源區(qū)通過所述第一 P+區(qū)和所述第一 LDMOS器件的所述柵極的第一側(cè)相鄰接，所述第一 P+區(qū)用于引出所述第一 P型阱；所述第一 LDMOS器件的漏區(qū)形成于第二 N型注入?yún)^(qū)中，所述漏區(qū)和所述第一 LDMOS器件的所述柵極相隔一段距離，所述第一LDMOS器件的所述漏區(qū)由第三N+區(qū)組成；位于所述第一 P型阱和所述第一 LDMOS器件的漏區(qū)間的所述第二 N型注入?yún)^(qū)組成所述第一 LDMOS器件的漏區(qū)漂移區(qū)，所述第一 LDMOS器件的漏區(qū)漂移區(qū)的部分區(qū)域中設(shè)置有耐壓緩沖層，所述第一 LDMOS器件的漏區(qū)漂移區(qū)的未設(shè)置所述耐壓緩沖層的部分區(qū)域組成所述第一 LDMOS器件的有效漏區(qū)漂移區(qū)，所述第一LDMOS器件的有效漏區(qū)漂移區(qū)和所述第一 P型阱橫向接觸且令該橫向接觸的橫向邊為第二邊，所述第二邊的長度為所述第一 LDMOS器件的有效漏區(qū)漂移區(qū)的寬度，所述第二邊和所述第一邊對齊；由所述第一 LDMOS器件的所述第一N+區(qū)、所述溝道、所述有效漏區(qū)漂移區(qū)和所述漏區(qū)組成所述第一 LDMOS器件導(dǎo)通時(shí)的電流通道，所述第一邊的長度越小，所述第一LDMOS器件的導(dǎo)通電流越??；所述耐壓緩沖層中設(shè)置有P型區(qū)使所述第一 LDMOS器件的所述溝道到所述漏區(qū)之間的電流通道阻斷。
[0021]在所述第二 P型阱中形成有所述第二 LDMOS器件的由第二 N+區(qū)和第二 P+區(qū)組成的源區(qū)；所述第二 P型阱上覆蓋有所述第二 LDMOS器件的柵極，所述第二 P型阱的被該柵極覆蓋區(qū)域?yàn)樾纬伤龅诙?LDMOS器件的溝道的區(qū)域；所述第二 LDMOS器件的所述源區(qū)的所述第二 N+區(qū)和所述柵極的第一側(cè)自對準(zhǔn)、且所述第二 N+區(qū)和所述第二 LDMOS器件的所述柵極的第一側(cè)相鄰接，所述第二 P+區(qū)和所述第二 LDMOS器件的所述柵極的第一側(cè)相隔一段距離，所述第二 P+區(qū)用于引出所述第二 P型阱；所述第二 LDMOS器件的漏區(qū)形成于所述第二N型注入?yún)^(qū)中，位于所述第二 P型阱和所述第二 LDMOS器件的漏區(qū)間的所述第二 N型注入?yún)^(qū)組成所述第二 LDMOS器件的漏區(qū)漂移區(qū)。
[0022]在俯視平面上，所述電流采樣電路的版圖結(jié)構(gòu)為:
[0023]所述第一 LDMOS器件位于中間位置，所述第一 LDMOS器件的源區(qū)被一首尾相連的呈閉合圖形結(jié)構(gòu)的柵極圍繞在中間，所述第一 LDMOS器件的漏區(qū)漂移區(qū)呈由兩根條形結(jié)構(gòu)環(huán)繞而成的結(jié)構(gòu)、且所述第一 LDMOS器件的柵極和源區(qū)都處于所述第一 LDMOS器件的漏區(qū)漂移區(qū)的環(huán)繞區(qū)域中，在所述第一 LDMOS器件的漏區(qū)漂移區(qū)的兩側(cè)為所述第一 LDMOS器件的兩根呈條形結(jié)構(gòu)的漏區(qū)。
[0024]所述第二 LDMOS器件由多根條形單元并聯(lián)連接形成，各所述條形單元的源區(qū)、漏區(qū)漂移區(qū)、漏區(qū)都為相同的條形結(jié)構(gòu)，最內(nèi)側(cè)的兩個(gè)所述條形單元的漏區(qū)分別和所述第一LDMOS器件的兩個(gè)條形漏區(qū)共用；從所述第一 LDMOS器件的兩個(gè)條形漏區(qū)開始往外，各所述條形單元按照:漏區(qū)、漏區(qū)漂移區(qū)、源區(qū)、漏區(qū)漂移區(qū)、漏區(qū)的排列方式依次往外排列；各所述條形單元的漏區(qū)漂移區(qū)以及所述第一 LDMOS器件的漏區(qū)漂移區(qū)連接在一起呈一首尾相連的封閉式結(jié)構(gòu)，并將所述第二 LDMOS器件的漏區(qū)封閉于所述封閉式結(jié)構(gòu)的里側(cè)、而所述第二 LDMOS器件的源區(qū)則位于所述封閉式結(jié)構(gòu)的外側(cè)。
[0025]進(jìn)一步的改進(jìn)是，所述第一 LDMOS器件的柵極的閉合圖形結(jié)構(gòu)為跑道型形狀、或環(huán)狀，且所述第一 LDMOS器件的柵極的閉合圖形結(jié)構(gòu)的長軸方向沿著所述第一 LDMOS器件的漏區(qū)漂移區(qū)的長邊方向。
[0026]進(jìn)一步的改進(jìn)是，各所述條形單元的漏區(qū)漂移區(qū)以及所述第一 LDMOS器件的漏區(qū)漂移區(qū)形成的所述封閉式結(jié)構(gòu)的連接處呈弧形結(jié)構(gòu)；各所述條形單元的柵極也按照各所述漏區(qū)漂移區(qū)的連接方式連接在一起，各所述條形單元的柵極的連接處也呈弧形結(jié)構(gòu)。
[0027]進(jìn)一步的改進(jìn)是，所述第一 N型注入?yún)^(qū)為所述第二 N型注入?yún)^(qū)的一部分、且所述第一 N型注入?yún)^(qū)是由延伸到所述第一 LDMOS器件和所述第二 LDMOS器件的源區(qū)一側(cè)并將所述第一 P型阱和所述第二 P型阱完全包圍起來的所述第二 N型注入?yún)^(qū)組成。
[0028]進(jìn)一步的改進(jìn)是，所述第一 LDMOS器件的柵極和所述第二 LDMOS器件的柵極都是由多晶硅組成，組成所述第一 LDMOS器件的柵極和所述第二 LDMOS器件的柵極的多晶硅之間是獨(dú)立的，所述第一 LDMOS器件的柵極和所述第二 LDMOS器件的柵極之間通過金屬連線連接在一起。
[0029]進(jìn)一步的改進(jìn)是，在所述第一 LDMOS器件的所述柵極和所述漏區(qū)之間的所述漏區(qū)漂移區(qū)上方以及在所述第二 LDMOS器件的所述柵極和所述漏區(qū)之間的所述漏區(qū)漂移區(qū)上方都形成有場氧化隔離層；所述第一 LDMOS器件的所述柵極的第二側(cè)以及所述第二 LDMOS器件的所述柵極的第二側(cè)都延伸到所述場氧化隔離層上方，所述柵極的延伸部分形成第一柵極場板；所述第一 LDMOS器件的所述漏區(qū)以及所述第二 LDMOS器件的所述漏區(qū)都和所述場氧化隔離層自對準(zhǔn)，在靠近所述漏區(qū)的一側(cè)的所述場氧化隔離層上形成有第二多晶硅場板。
[0030]進(jìn)一步的改進(jìn)是，所述第二邊的長度大于等于所述第一邊的長度；所述第一邊的長度越小，所述電流采樣電路的采樣比越大；所述第二邊的長度和所述第一邊的長度越接近，所述電流采樣電路的采樣比的偏差越小。
[0031]進(jìn)一步的改進(jìn)是，所述耐壓緩沖層全部由未形成所述第二 N型注入?yún)^(qū)的所述P型硅襯底組成；或者，所述耐壓緩沖層的部分區(qū)域由未形成所述第二 N型注入?yún)^(qū)的所述P型硅襯底組成、部分區(qū)域由所述第二 N型注入?yún)^(qū)組成，所述耐壓緩沖層中的所述第二 N型注入?yún)^(qū)在所述P型硅襯底中呈一定間隔的分布。
[0032]進(jìn)一步的改進(jìn)是，所述第一 LDMOS器件的柵極的閉合圖形結(jié)構(gòu)的長軸的長度為200微米?5000微米，所述第一邊的長度為I微米?5000微米，所述耐壓緩沖層的寬度為20微米?200微米。
[0033]本發(fā)明具有如下有益效果:
[0034]1、本發(fā)明的采樣管即電流采樣用的第一 LDMOS器件設(shè)置在被采樣管即電流對比用的第二 LDMOS器件的中間區(qū)域，能夠組成一集成型的電流采樣電路，能提高采樣管和被采樣管匹配度和穩(wěn)定性，能減少采樣管占用面積并提高集成度。
[0035]2、本發(fā)明通過對采樣管的源區(qū)的N+區(qū)的設(shè)置能縮小采樣管的源區(qū)的有效寬度，從而能大大提高電路的采樣比。
[0036]3、本發(fā)明通過在采樣管的漂移區(qū)中設(shè)置耐壓緩沖層，能夠形成和源區(qū)的有效部分對齊的有效漏區(qū)漂移區(qū)、同時(shí)不縮小整個(gè)漏區(qū)漂移區(qū)的環(huán)繞范圍，較大的漏區(qū)漂移區(qū)的環(huán)繞范圍能夠提高采樣管的耐壓能力，和源區(qū)的有效部分對齊的有效漏區(qū)漂移區(qū)能夠使得采樣管的源漏之間的寄生電阻和被采樣管的源漏之間的寄生電阻成比例，從而使得電路的采樣比保持穩(wěn)定，所以本發(fā)明能夠同時(shí)實(shí)現(xiàn)提高采樣管的耐壓能力和電路的采樣比，還能使電路的采樣比具有較好的穩(wěn)定性。
【附圖說明】
[0037]下面結(jié)合附圖和【具體實(shí)施方式】對本發(fā)明作進(jìn)一步詳細(xì)的說明:
[0038]圖1是用LDMOS器件實(shí)現(xiàn)的電流采樣電路的示意圖；
[0039]圖2是現(xiàn)有第一種用LDMOS器件實(shí)現(xiàn)的電流采樣電路的版圖結(jié)構(gòu)示意圖；
[0040]圖3是現(xiàn)有第二種用LDMOS器件實(shí)現(xiàn)的電流采樣電路的版圖結(jié)構(gòu)示意圖；
[0041]圖4是圖3中的采樣管的耐壓曲線；
[0042]圖5A是圖3中的采樣管的版圖結(jié)構(gòu)放大圖；
[0043]圖5B是圖3中的采樣管的采樣時(shí)的等效電阻示意圖；
[0044]圖5C是圖3中的采樣管的采樣比曲線；
[0045]圖6是本發(fā)明實(shí)施例用LDMOS器件實(shí)現(xiàn)的電流采樣電路的版圖結(jié)構(gòu)示意圖；
[0046]圖7是沿圖6中的AA線的器件的剖面結(jié)構(gòu)圖；
[0047]圖8是沿圖6中的BB線的器件的剖面結(jié)構(gòu)圖；
[0048]圖9是沿圖6中的CC線的器件的剖面結(jié)構(gòu)圖；
[0049]圖1OA是圖6中的采樣管的版圖結(jié)構(gòu)放大圖；
[0050]圖1OB是圖6中