用ldmos器件實現(xiàn)的電流采樣電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體集成電路，特別是涉及一種用LDMOS器件實現(xiàn)的電流采樣電路。
【背景技術(shù)】
[0002]LDMOS器件為一種高耐壓場效應(yīng)管，能用于形成電流采樣電路。如圖1所示，是現(xiàn)有用LDMOS器件實現(xiàn)的電流采樣電路的示意圖。現(xiàn)有用LDMOS器件實現(xiàn)的電流采樣電路包括電流采樣用LDMOS器件I和電流對比用LDMOS器件2，電流采樣用LDMOS器件I和電流對比用LDMOS器件2的柵極3共接、漏極4共接、源極5A、5B分開接出
[0003]如圖2所示，是現(xiàn)有第一種用LDMOS器件實現(xiàn)的電流采樣電路的版圖結(jié)構(gòu)示意圖。虛線方框6所示區(qū)域為電流對比用LDMOS器件2的形成區(qū)域，虛線方框7所示區(qū)域為電流采樣用LDMOS器件I的形成區(qū)域。電流采樣用LDMOS器件I為分立型結(jié)構(gòu)，電流采樣用LDMOS器件I放置在電流對比用LDMOS器件2的旁邊。在俯視面上，電流對比用LDMOS器件2包括源區(qū)8、多晶硅柵極9、漏區(qū)漂移區(qū)10、漏區(qū)11和多晶硅場板12。電流采樣用LDMOS器件I包括源區(qū)13、多晶硅柵極14、漏區(qū)漂移區(qū)15、漏區(qū)17和多晶硅場板16。電流采樣用LDMOS器件I和電流對比用LDMOS器件2在對應(yīng)的AA截面處的結(jié)構(gòu)相同，且對應(yīng)于一個LDMOS器件的單元結(jié)構(gòu)，電流采樣用LDMOS器件I的各區(qū)域都圍繞成環(huán)形結(jié)構(gòu)。
[0004]電流對比用LDMOS器件2的各功能區(qū)也分別為封閉式結(jié)構(gòu)、且是由各個呈條形結(jié)構(gòu)的單元結(jié)構(gòu)連接而成，各呈條形結(jié)構(gòu)的單元結(jié)構(gòu)的排列如圖2所示可知，以源區(qū)8、漏區(qū)漂移區(qū)10和漏區(qū)11為例，一個最小的循環(huán)單元為漏區(qū)11、漏區(qū)漂移區(qū)10、源區(qū)8、漏區(qū)漂移區(qū)10、漏區(qū)11。相鄰的漏區(qū)漂移區(qū)10的條形結(jié)構(gòu)首尾相連形成一類環(huán)形的封閉式結(jié)構(gòu)，整個漏區(qū)11位于該封閉式結(jié)構(gòu)的里側(cè)、整個源區(qū)8位于該封閉式結(jié)構(gòu)的外側(cè)。多晶硅柵極9和多晶硅場板12的環(huán)繞方式也分別和漏區(qū)漂移區(qū)10相同。
[0005]采樣管即所述電流采樣用LDMOS器件I的漏區(qū)漂移區(qū)、源區(qū)和溝道區(qū)和被采樣管即所述電流對比用LDMOS器件2在尺寸和工藝制造都一樣，即圖2中采樣管和被采樣管的截面AA的結(jié)構(gòu)相同，這樣保證兩顆管子在相同電壓條件下測試的電流特性都是相同，這樣能保證采樣電流和被采樣電流的線性關(guān)系而達(dá)到采樣目的。但這種設(shè)計的缺點在于:1、采樣管和被采樣管放置在兩個地方，雖然靠得很近，但由于被采樣管的電流較大，工作時會發(fā)熱，發(fā)熱會導(dǎo)致電流能力下降，而采樣管電流能力小，工作時發(fā)熱量很小，電流能力幾乎不受影響。這樣一來在采樣電路工作時，由于兩顆管子的溫度不一樣引起的電流不一樣，會造成采樣比的不穩(wěn)定；2、最小的采樣管有效溝道寬度就是圓的周長，這樣采樣管的電流無法做小，相應(yīng)的采樣比無法做大，其中采樣比為在相同測試條件下得到的被采樣管電流和采樣管電流的比值；3、需要額外的面積放置圓形的采樣管，并且采樣管和被采樣管的漏端需要通過封裝連在一起，采樣管封裝需要壓焊點，進(jìn)一步增大了采樣管的面積；
[0006]為了克服如圖2所示的分立型結(jié)構(gòu)電流采樣電路所帶來的缺陷，現(xiàn)有技術(shù)中材料了集成型電流采樣電路。如圖3所示，是現(xiàn)有第二種用LDMOS器件實現(xiàn)的電流采樣電路的版圖結(jié)構(gòu)示意圖；現(xiàn)有第二種電流采樣電路為集成型結(jié)構(gòu)，虛線方框302所示區(qū)域為電流對比用LDMOS器件2的形成區(qū)域，虛線方框301所示區(qū)域為電流采樣用LDMOS器件I的形成區(qū)域。電流對比用LDMOS器件2將電流采樣用LDMOS器件I圍繞在中間區(qū)域。
[0007]在俯視面上，電流對比用LDMOS器件2包括源區(qū)303、多晶硅柵極304、漏區(qū)漂移區(qū)305、漏區(qū)306和多晶硅場板307。電流采樣用LDMOS器件I包括源區(qū)309、多晶硅柵極308、漏區(qū)漂移區(qū)305、漏區(qū)306和多晶硅場板307。
[0008]電流采樣用LDMOS器件I的多晶硅柵極308成跑道型結(jié)構(gòu)并將源區(qū)309圍繞在中間，電流采樣用LDMOS器件I的漏區(qū)漂移區(qū)305、漏區(qū)306和多晶硅場板307分別和電流對比用LDMOS器件2的漏區(qū)漂移區(qū)305、漏區(qū)306和多晶硅場板307連通在一起。
[0009]電流對比用LDMOS器件2的各功能區(qū)也分別為封閉式結(jié)構(gòu)、且是由各個呈條形結(jié)構(gòu)的單元結(jié)構(gòu)連接而成，各呈條形結(jié)構(gòu)的單元結(jié)構(gòu)的排列如圖3所示可知，以源區(qū)303、漏區(qū)漂移區(qū)305和漏區(qū)306為例，一個最小的循環(huán)單元為漏區(qū)306、漏區(qū)漂移區(qū)305、源區(qū)303、漏區(qū)漂移區(qū)305、漏區(qū)306。相鄰的漏區(qū)漂移區(qū)305的條形結(jié)構(gòu)首尾相連形成一類環(huán)形的封閉式結(jié)構(gòu)，整個漏區(qū)306位于該封閉式結(jié)構(gòu)的里側(cè)、整個源區(qū)306位于該封閉式結(jié)構(gòu)的外偵U。多晶硅柵極304和多晶硅場板307的環(huán)繞方式也分別和漏區(qū)漂移區(qū)305類似。圖3中的截面AA對應(yīng)于一個所述電流對比用LDMOS器件2的單元結(jié)構(gòu)的剖面，截面CC對應(yīng)于一個所述電流采樣用LDMOS器件I的單元結(jié)構(gòu)的剖面；截面BB對應(yīng)于一個所述電流采樣用LDMOS器件I的單元結(jié)構(gòu)和一個所述電流采樣用LDMOS器件I的單元結(jié)構(gòu)的剖面，其中兩個單元結(jié)構(gòu)的漏區(qū)306共用。
[0010]如圖3所述的集成型結(jié)構(gòu)的好處在于:
[0011]1、采樣管和被采樣管的漏區(qū)是共用的，不必要額外增加壓焊點而造成面積的增大。
[0012]2、采樣管放置在被采樣管的中間，兩個管子的匹配特性很好，受工藝偏差的影響很小，被采樣管工作時的溫度也會影響到采樣管的溫度，減小兩個管子之間的溫度差，所以受溫度的影響也小。
[0013]3、采樣管電流能力可以通過多晶硅柵極308圍成的跑道型結(jié)構(gòu)的長軸來調(diào)整。如圖5A所示，是圖3中的采樣管的版圖結(jié)構(gòu)放大圖；所述采樣管的所述源區(qū)309由N+區(qū)309a和P+區(qū)309b組成，N+區(qū)309a和多晶硅柵308自對準(zhǔn)并相鄰接，P+區(qū)309b和多晶硅柵308相隔一段距離，所述源區(qū)309的有效寬度和所述多晶硅柵308的跑道型結(jié)構(gòu)的長軸長度相同，所以通過調(diào)節(jié)所述多晶硅柵308的跑道型結(jié)構(gòu)的長軸長度能夠調(diào)節(jié)采樣管的電流能力。
[0014]但同樣如圖3所示的結(jié)構(gòu)也有其缺點:所述源區(qū)309的有效寬度較大，采樣管的采樣電流也會較大，這樣會降低電路的采樣比，雖然能夠通過減小多晶硅柵極308圍成的跑道型結(jié)構(gòu)的長軸的長度來提高電路的采樣比，但是跑道型結(jié)構(gòu)的長軸的長度減少又會降低器件的耐壓能力；所以現(xiàn)有器件結(jié)構(gòu)無法同時提高器件的采樣比和耐壓能力。
[0015]如圖4所示，是圖3中的采樣管的耐壓曲線；可知，采樣管的多晶硅柵極308圍成的跑道型結(jié)構(gòu)的長軸的長度越小、采樣管的耐壓越低，所以采樣管的多晶硅柵極308圍成的跑道型結(jié)構(gòu)的長軸不能做得很小，否則采樣管無法滿足耐壓要求。
[0016]而如果多晶硅柵極308圍成的跑道型結(jié)構(gòu)的長軸做得長又無法提高采樣比。原因為:如圖5B所示，是圖3中的采樣管的采樣時的等效電阻示意圖；采樣管采樣時源端和漏端之間的電流會分別通過源區(qū)、溝道和漏區(qū)，三個區(qū)域的等效電阻分別為Rigg、R#t和R，多晶硅柵極308的長軸越長，則源區(qū)、溝道和漏區(qū)的寬度也越寬，等效電阻也就越小，采樣電流也就越大，而采樣比和采樣管的采樣電流成反比，故采樣比會減小。如圖5C所示的采樣比和漏端電壓的關(guān)系圖可以發(fā)現(xiàn)，雖然由于采樣管的設(shè)計和被采樣管采用完全一致的尺寸，采樣比在漏端電壓O伏?10伏的范圍內(nèi)為100+/-20，偏差是+/-20%，但其采樣比只有100，很小。

【發(fā)明內(nèi)容】

[0017]本發(fā)明所要解決的技術(shù)問題是提供一種用LDMOS器件實現(xiàn)的電流采樣電路，能同時提高采樣管的耐壓和電路的采樣比，并具有較好的穩(wěn)定性以及占用面積較小。
[0018]為解決上述技術(shù)問題，本發(fā)明提供的用LDMOS器件實現(xiàn)的電流采樣電路包括電流采樣用的第一 LDMOS器件和電流對比用的第二 LDMOS器件，所述第一 LDMOS器件和所述第二 LDMOS器件的柵極共接、漏端共接、源端分開接出。
[0019]在P型硅襯底上形成有一第一 N型注入?yún)^(qū)，所述第一 N型注入?yún)^(qū)的將所述第一LDMOS器件的第一 P型阱和所述第二 LDMOS器件的第二 P型阱都包圍起來，使所述第一 P型阱和所述第二 P型阱互相由PN結(jié)完全隔離開。
[0020]在所述第一 P型阱中形成有所述第一 LDMOS器件的由第一 P+區(qū)和第一 N+區(qū)組成的源區(qū)；所述第一 P型阱上覆蓋有所述第一 LDMOS器件的柵極，所述第一 P型阱