本實(shí)用新型屬于脈沖信號(hào)測(cè)試的技術(shù)領(lǐng)域，具體涉及一種脈沖信號(hào)測(cè)試系統(tǒng)。

背景技術(shù)：

脈沖信號(hào)的幅值、頻率和占空比是脈沖電源的重要指標(biāo)，輸出精確穩(wěn)定的脈沖信號(hào)，才能適宜各種不同負(fù)載的需求。而現(xiàn)有脈沖信號(hào)的測(cè)量，往往通過示波器進(jìn)行測(cè)量，但示波器時(shí)鐘頻率和采樣頻率都偏低，難以實(shí)現(xiàn)對(duì)高頻率的脈沖信號(hào)的測(cè)量，使其測(cè)量效果不佳，誤差大。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的在于針對(duì)現(xiàn)有技術(shù)中的上述不足，提供一種脈沖信號(hào)測(cè)試系統(tǒng)，以解決現(xiàn)有脈沖信號(hào)測(cè)量結(jié)果不準(zhǔn)確的問題。

為達(dá)到上述目的，本實(shí)用新型采取的技術(shù)方案是：

一種脈沖信號(hào)測(cè)試系統(tǒng)，包括信號(hào)處理模塊；信號(hào)處理模塊分別與FPGA模塊和脈沖幅值測(cè)量模塊相連；FPGA模塊和脈沖幅值測(cè)量模塊均與顯示模塊連接；

脈沖幅值模塊包括電壓比較器；電壓比較器輸入端分別與信號(hào)處理模塊和數(shù)模轉(zhuǎn)換器的輸出端連接；電壓比較器的輸出端分別與顯示模塊和脈沖檢測(cè)模塊的輸入端相連；脈沖檢測(cè)模塊輸出端依次與控制單元和數(shù)模轉(zhuǎn)換器相連。

優(yōu)選地；信號(hào)處理模塊包括依次連接的調(diào)壓模塊、電壓比較器和分壓模塊。

優(yōu)選地；FPGA模塊包括輸出端均與顯示模塊輸入端相連的頻率測(cè)量模塊和占空比測(cè)量模塊。

優(yōu)選地；控制單元為單片機(jī)。

本實(shí)用新型提供的脈沖信號(hào)測(cè)試系統(tǒng)，具有以下有益效果：

將所測(cè)脈沖信號(hào)和數(shù)模轉(zhuǎn)換模塊產(chǎn)生的模擬信號(hào)一同送入電壓比較器中，逐步增加數(shù)模轉(zhuǎn)換模塊的輸出電壓，當(dāng)數(shù)模轉(zhuǎn)換模塊的輸出電壓和脈沖幅值相等時(shí)，比較器無脈沖輸出，配合脈沖檢測(cè)模塊，即可得到脈沖信號(hào)的幅值，且對(duì)脈沖幅值和頻率不敏感。

除此，通過FPGA模塊直接測(cè)量脈沖信號(hào)的頻率進(jìn)行測(cè)量，配合一個(gè)頻率穩(wěn)定度高的頻率源作為基準(zhǔn)時(shí)鐘，增大頻率測(cè)量的精度；采用高電平和低電平計(jì)數(shù)，進(jìn)行脈沖占空比的測(cè)量，操作簡單，計(jì)數(shù)方便。

本實(shí)用新型通過巧妙的構(gòu)思，實(shí)現(xiàn)了脈沖信號(hào)幅值、頻率和占空比的準(zhǔn)確測(cè)量，并將測(cè)量的結(jié)果顯示于顯示模塊上，數(shù)據(jù)結(jié)果直觀可靠，具有很強(qiáng)的實(shí)用性。

附圖說明

圖1為脈沖信號(hào)測(cè)試系統(tǒng)的原理框圖。

圖2為脈沖信號(hào)測(cè)試系統(tǒng)脈沖幅值測(cè)量模塊的原理框圖。

圖3為脈沖信號(hào)測(cè)試系統(tǒng)信號(hào)處理模塊的原理框圖。

圖4為脈沖信號(hào)測(cè)試系統(tǒng)FPGA模塊的流程示意圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本實(shí)用新型的技術(shù)方案的實(shí)施方式進(jìn)行詳細(xì)地說明：

根據(jù)本申請(qǐng)的一個(gè)實(shí)施例，如圖1所示，本方案的脈沖信號(hào)測(cè)試系統(tǒng)包括用于接收并處理接收信號(hào)的信號(hào)處理模塊，信號(hào)處理模塊分別與FPGA模塊和脈沖幅值測(cè)量模塊相連，F(xiàn)PGA模塊和脈沖幅值測(cè)量模塊均與顯示模塊連接。

如圖3所示，信號(hào)處理模塊包括依次連接的調(diào)壓模塊、電壓比較器和分壓模塊；當(dāng)脈沖信號(hào)進(jìn)入本系統(tǒng)時(shí)，調(diào)壓模塊先將其調(diào)節(jié)至合適的電壓，隨后輸入到電壓比較器中進(jìn)行波形的正向輸出，最后通過分壓模塊分壓后輸出。

如圖2所示，脈沖幅值模塊包括電壓比較器，電壓比較器輸入端分別與信號(hào)處理模塊和數(shù)模轉(zhuǎn)換器的輸出端連接，電壓比較器的輸出端分別與顯示模塊和脈沖檢測(cè)模塊的輸入端相連，脈沖檢測(cè)模塊輸出端依次與控制單元和數(shù)模轉(zhuǎn)換器相連。其中，控制單元選用MSP430F149型號(hào)的單片機(jī)，顯示模塊選用LCD1286。

將脈沖信號(hào)和數(shù)模轉(zhuǎn)換器產(chǎn)生的模擬信號(hào)一同送入電壓比較器中，逐步增大數(shù)模轉(zhuǎn)換模塊的輸出電壓。當(dāng)所述該輸出電壓與待檢測(cè)的脈沖信號(hào)的幅值相等時(shí)，此時(shí)比較器無脈沖輸出，外部脈沖檢測(cè)模塊檢測(cè)到電壓比較器無脈沖輸出，此時(shí)，檢測(cè)得到數(shù)模轉(zhuǎn)換器輸出的模擬信號(hào)的電壓值，即得到待測(cè)脈沖信號(hào)的幅值，且整個(gè)過程對(duì)脈沖幅值不敏感，便于測(cè)量。

FPGA模塊包括輸出端均與顯示模塊輸入端相連的頻率測(cè)量模塊和占空比測(cè)量模塊，頻率測(cè)量模塊和占空比測(cè)量模塊輸入端均與信號(hào)處理模塊的輸出端相連。

如圖4所示，圖4左邊流程圖為頻率測(cè)量模塊，右邊流程圖為占空比測(cè)量模塊。

直接測(cè)量頻率法：計(jì)算每秒內(nèi)待測(cè)信號(hào)的脈沖個(gè)數(shù)，即閘門時(shí)間為1s，閘門時(shí)間可以根據(jù)需要取值，大于或小于1s都可以，閘門時(shí)間越長，得到的頻率值就越準(zhǔn)確，但閘門時(shí)間越長，則每測(cè)一次頻率的間隔就越長，閘門時(shí)間越短，測(cè)得的頻率值刷新就越快，但測(cè)得的頻率精度就受影響，一般選取閘門時(shí)間為1s。

采用頻率穩(wěn)定度高的頻率源作為基準(zhǔn)時(shí)鐘，以1s做為門限值(閘門)，計(jì)算外部脈沖數(shù)，即得到了脈沖頻率。

頻率精度：由于閘門時(shí)間通常不是待測(cè)信號(hào)的整數(shù)倍，這種方法的計(jì)數(shù)值也會(huì)產(chǎn)生最大為±1個(gè)脈沖誤差，設(shè)待測(cè)信號(hào)脈沖周期為Tx,頻率為Fx，當(dāng)測(cè)量時(shí)間T＝1s時(shí)，測(cè)量相對(duì)誤差為Tx/T＝Tx＝1/Fx。由此可知直接測(cè)頻法的測(cè)量準(zhǔn)確度與信號(hào)的頻率有關(guān)，當(dāng)待測(cè)信號(hào)頻率較高時(shí)，測(cè)量準(zhǔn)確度也較高，反之測(cè)量準(zhǔn)確度也較低，故選用頻率較高的待測(cè)信號(hào)。

占空比測(cè)量：當(dāng)脈沖的上升沿來臨時(shí)，F(xiàn)PGA模塊對(duì)時(shí)鐘信號(hào)開始計(jì)數(shù)，當(dāng)下降沿來臨時(shí)，讀取當(dāng)前計(jì)數(shù)的值，假設(shè)記的個(gè)數(shù)為Num1；下一個(gè)上升沿來重新開始計(jì)數(shù)，讀取此時(shí)計(jì)數(shù)的值，假設(shè)計(jì)數(shù)的值為Num2。此時(shí)，Num1即為1個(gè)周期內(nèi)高電平的時(shí)間，Num2即為脈沖的一個(gè)周期的時(shí)間，Num1/Num2即為占空比，1/Num2即為頻率。

本實(shí)用新型通過巧妙的構(gòu)思，實(shí)現(xiàn)了脈沖信號(hào)幅值、頻率和占空比的準(zhǔn)確測(cè)量，并將測(cè)量的結(jié)果顯示于顯示模塊上，數(shù)據(jù)結(jié)果直觀可靠，具有很強(qiáng)的實(shí)用性。

雖然結(jié)合附圖對(duì)實(shí)用新型的具體實(shí)施方式進(jìn)行了詳細(xì)地描述，但不應(yīng)理解為對(duì)本專利的保護(hù)范圍的限定。在權(quán)利要求書所描述的范圍內(nèi)，本領(lǐng)域技術(shù)人員不經(jīng)創(chuàng)造性勞動(dòng)即可做出的各種修改和變形仍屬本專利的保護(hù)范圍。