本實用新型涉及電子通信技術(shù)領(lǐng)域，具體涉及一種多通道衛(wèi)星導(dǎo)航射頻信號采集回放系統(tǒng)。

背景技術(shù)：

射頻信號采集回放系統(tǒng)已成為生產(chǎn)、科研中的重要工具，并廣泛應(yīng)用于導(dǎo)航、雷達(dá)、氣象、航空航天、通信等領(lǐng)域。導(dǎo)航射頻信號具有實時性強，數(shù)據(jù)率高，數(shù)據(jù)量大，處理復(fù)雜等特點，利用射頻信號采集回放系統(tǒng)可以將這樣的空中信號實時采集記錄下來，進行分析和算法研究。同時在實際的工作需求中為了驗證新開發(fā)的各種接收機的性能指標(biāo)，加速新產(chǎn)品的開發(fā)速度，經(jīng)常要為新設(shè)計的接收機提供可編程的測試信號。即通過應(yīng)用程序的控制，按照一定的要求將儲存在硬盤中的實際采集的射頻信號實現(xiàn)快速回放(硬件回放)，以模擬真實的工作環(huán)境，從而為各類接收機開發(fā)、調(diào)試提供穩(wěn)定、可靠、可重復(fù)使用的信號源，減少現(xiàn)場測試的時間和開發(fā)成本?？梢造`活運用于生產(chǎn)線測試、野外便攜式測試、高性能實驗室測試、車載測試等多種不同環(huán)境。

隨著衛(wèi)星導(dǎo)航技術(shù)的發(fā)展，能夠同時接收多種GLONASS、GPS、BD(北斗衛(wèi)星)等導(dǎo)航系統(tǒng)的多通道衛(wèi)星導(dǎo)航接收機成為了當(dāng)前研究的熱點。然而，由于現(xiàn)有的射頻信號采集回放儀中，同時只能處理一個衛(wèi)星導(dǎo)航系統(tǒng)的信號，中心頻率不可選，同時可測頻段帶寬有限。因而無法實現(xiàn)多通道衛(wèi)星導(dǎo)航系統(tǒng)的射頻信號的采集回放。

技術(shù)實現(xiàn)要素：

本實用新型所要解決的是現(xiàn)有射頻信號采集回放儀可測頻段帶寬有限，無法適用于多通道衛(wèi)星導(dǎo)航系統(tǒng)的射頻信號采集與回放的問題，提供一種多通道衛(wèi)星導(dǎo)航射頻信號采集回放系統(tǒng)。

為解決上述問題，本實用新型是通過以下技術(shù)方案實現(xiàn)的：

多通道衛(wèi)星導(dǎo)航射頻信號采集回放系統(tǒng)，由射頻模塊、信號采集回放模塊和存儲控制模塊組成；射頻信號接入射頻模塊的采集輸入端，射頻模塊的采集輸出端連接信號采集回放模塊的采集輸入端；信號采集回放模塊的回放輸出端連接射頻模塊的回放輸入端，射頻模塊的回放輸出端輸出射頻信號；信號采集回放模塊與存儲控制模塊相連；所述射頻模塊包括4個放大器、6個射頻濾波器、4個混頻器、本地振蕩器和衰減器；第一放大器的輸入端形成射頻模塊的采集輸入端，第一放大器的輸出端經(jīng)第一射頻濾波器連接第二放大器的輸入端，第二放大器的輸出端經(jīng)第二射頻濾波器連接第一混頻器的一個輸入端，混頻器的輸出端經(jīng)第三射頻濾波器連接第三放大器的輸入端，第三放大器的輸出端連接第二混頻器的一個輸入端，第二混頻器的輸出端經(jīng)第四射頻濾波器與第四放大器的輸入端連接，第四放大器的輸出端形成射頻模塊的采集輸出端；第五射頻濾波器的輸入端形成射頻模塊的回放輸入端，第五射頻濾波器的輸出端連接第三混頻器的一個輸入端，第三混頻器的輸出端經(jīng)第六射頻濾波器連接第四混頻器的一個輸入端，第四混頻器的輸出端連接衰減器的輸入端，衰減器的輸出端形成射頻模塊的回放輸出端；本地振蕩器的輸入端接入射頻參考信號，本地振蕩器的4個輸出端分別連接4個混頻器的另一個輸入端。

上述方案中，6個射頻濾波器均為SAW濾波器。

上述方案中，射頻信號接入射頻模塊的采集輸入端、采集輸出端、回放輸入端和回放輸出端均為SMA接口。

上述方案中，信號采集回放模塊包括采集濾波器、采集變壓器、模數(shù)轉(zhuǎn)換器、回放濾波器、回放變壓器、數(shù)模轉(zhuǎn)換器、時鐘分配器、FPGA和MCU組成；采集濾波器的輸入端形成信號采集回放模塊的采集輸入端，采集濾波器的輸出端經(jīng)由采集變壓器連接模數(shù)轉(zhuǎn)換器的輸入端，模數(shù)轉(zhuǎn)換器的輸出端連接FPGA的輸入端；FPGA的輸出端連接數(shù)模轉(zhuǎn)換器的輸入端，數(shù)模轉(zhuǎn)換器的輸出端經(jīng)由回放變壓器連接回放濾波器的輸入端，回放濾波器的輸出端形成信號采集回放模塊的回放輸出端；時鐘分配器的輸入端連接參考時鐘信號，時鐘分配器的輸出端連接模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的時鐘控制端；MCU的輸出端連接模數(shù)轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器和時鐘分配器的控制端；FPGA和MCU與存儲控制模塊連接。

與現(xiàn)有技術(shù)相比，本實用新型針對衛(wèi)星導(dǎo)航系統(tǒng)信號分析及測試環(huán)境，研發(fā)以我國北斗衛(wèi)星導(dǎo)航系統(tǒng)為主，GPS/GLONASS系統(tǒng)為輔的3個導(dǎo)航模式的采集回放通道的導(dǎo)航射頻信號采集回放系統(tǒng)，能同時對1.1GHz-1.7GHz頻段中任意多個頻點的衛(wèi)星導(dǎo)航信號進行采集或者回放，每個通道支持8MHz帶寬，能夠充分滿足當(dāng)前民航導(dǎo)航信號采集回放的需求，用戶可以對采集和回放的通道數(shù)以及每個通道的頻點進行設(shè)定。

附圖說明

圖1為多通道衛(wèi)星導(dǎo)航射頻信號采集回放系統(tǒng)的原理框圖。

圖2為數(shù)據(jù)信號采集回放模塊的原理框圖。

圖3為射頻模塊的原理框圖。

具體實施方式

一種多通道衛(wèi)星導(dǎo)航射頻信號采集回放系統(tǒng)，參見圖1，采用模塊化設(shè)計，將系統(tǒng)分為以下三個主要模塊：射頻模塊、信號采集回放模塊和存儲控制模塊。射頻信號接入射頻模塊的采集輸入端，射頻模塊的采集輸出端連接信號采集回放模塊的采集輸入端。信號采集回放模塊的回放輸出端連接射頻模塊的回放輸入端，射頻模塊的回放輸出端輸出射頻信號。信號采集回放模塊與存儲控制模塊相連。

所述射頻模塊包括4個放大器、6個射頻濾波器、4個混頻器、本地振蕩器和衰減器。第一放大器的輸入端形成射頻模塊的采集輸入端，第一放大器的輸出端經(jīng)第一射頻濾波器連接第二放大器的輸入端，第二放大器的輸出端經(jīng)第二射頻濾波器連接第一混頻器的一個輸入端，混頻器的輸出端經(jīng)第三射頻濾波器連接第三放大器的輸入端，第三放大器的輸出端連接第二混頻器的一個輸入端，第二混頻器的輸出端經(jīng)第四射頻濾波器與第四放大器的輸入端連接，第四放大器的輸出端形成射頻模塊的采集輸出端。第五射頻濾波器的輸入端形成射頻模塊的回放輸入端，第五射頻濾波器的輸出端連接第三混頻器的一個輸入端，第三混頻器的輸出端經(jīng)第六射頻濾波器連接第四混頻器的一個輸入端，第四混頻器的輸出端連接衰減器的輸入端，衰減器的輸出端形成射頻模塊的回放輸出端。本地振蕩器的輸入端接入射頻參考信號，本地振蕩器的4個輸出端分別連接4個混頻器的另一個輸入端。上述6個射頻濾波器均為SAW濾波器。射頻信號接入射頻模塊的采集輸入端、采集輸出端、回放輸入端和回放輸出端均為SMA接口。參見圖3。

射頻模塊實現(xiàn)射頻信號與中頻信號的轉(zhuǎn)換，包括上下變頻、濾波、放大和衰減等。低噪放部分總增益39dB，噪聲系數(shù)0.78dB，射頻通道部分總增益92dB，噪聲系數(shù)13dB，衰減部分分兩路將信號衰減20dB和70dB后輸出。系統(tǒng)的4通道獨立采集在射頻通道部分得以實現(xiàn)，功分器輸出的四路信號為1.1GHz-1.7GHz的全帶寬信號，在射頻通道通過兩級變頻統(tǒng)一將四路信號下變頻到288MHz、46MHz，這個過程中，四路射頻通道通過調(diào)節(jié)各自的本振頻率實現(xiàn)將不同中心頻點的信號搬到中頻。

所述信號采集回放模塊包括采集濾波器、采集變壓器、模數(shù)轉(zhuǎn)換器、回放濾波器、回放變壓器、數(shù)模轉(zhuǎn)換器、時鐘分配器、FPGA和MCU組成。采集濾波器的輸入端形成信號采集回放模塊的采集輸入端，采集濾波器的輸出端經(jīng)由采集變壓器連接模數(shù)轉(zhuǎn)換器的輸入端，模數(shù)轉(zhuǎn)換器的輸出端連接FPGA的輸入端。FPGA的輸出端連接數(shù)模轉(zhuǎn)換器的輸入端，數(shù)模轉(zhuǎn)換器的輸出端經(jīng)由回放變壓器連接回放濾波器的輸入端，回放濾波器的輸出端形成信號采集回放模塊的回放輸出端。時鐘分配器的輸入端連接參考時鐘信號，時鐘分配器的輸出端連接模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的時鐘控制端。MCU的輸出端連接模數(shù)轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器和時鐘分配器的控制端。FPGA和MCU與存儲控制模塊連接。參見圖2。

信號采集回放模塊主要包括前端濾波網(wǎng)絡(luò)、AD/DA轉(zhuǎn)換，以及FPGA內(nèi)部信號的變頻，實現(xiàn)中頻信號數(shù)字化或模擬化。作為采集輸入時，中頻信號先經(jīng)過濾波，在通過變壓器把單端信號變成差分信號，滿足ADC芯片的差分輸入驅(qū)動要求。作為回放輸出時，數(shù)據(jù)經(jīng)過DAC芯片輸出差分信號，經(jīng)過變壓器變成單端信號，通過濾波器輸出。ADC和DAC芯片的時鐘使用差分時鐘，由時鐘分配器統(tǒng)一提供。每個采集/回放通道單獨配置了一片單片機處理器，通過SPI總線實現(xiàn)對時鐘分配器、ADC和DAC進行編程配置，包括時鐘頻率、通道使能、中心頻率設(shè)置、采樣率變換等。

存儲控制模塊主要實現(xiàn)數(shù)據(jù)存儲、以及整個射頻信號采集/回放系統(tǒng)的控制?；谇度胧礁咝阅芴幚砥?8F6282和PCI Express總線技術(shù)實現(xiàn)，CPU上運行Linux操作系統(tǒng)，主要負(fù)責(zé)磁盤高速存儲，PC機端互聯(lián)(USB，Gigabit Eth)，人機界面控制等。關(guān)鍵技術(shù)是利用CPU內(nèi)DMA實現(xiàn)快速的PCIE總線數(shù)據(jù)與SATA硬盤數(shù)據(jù)的交換。