本發(fā)明涉及電路技術(shù)領(lǐng)域，特別涉及一種精密采樣裝置。

背景技術(shù)：

隨著科學(xué)技術(shù)不斷提高，人們對采樣數(shù)據(jù)要求越來越高?，F(xiàn)有技術(shù)中采樣的精密程度并不高。

技術(shù)實現(xiàn)要素：

本發(fā)明提供一種精密采樣裝置，解決了上述技術(shù)問題，達到了提供的采樣裝置采樣精度高的技術(shù)效果。

本發(fā)明提供一種精密采樣裝置，所述精密采樣裝置包括ad采樣組、緩存器組、多組信號處理模塊及時鐘發(fā)生器；所述ad采樣組包括多個adc采樣芯片，用于對輸入頻率信號進行采樣；所述緩存器組與所述ad采樣組連接，用于存儲所述ad采樣組的采樣數(shù)據(jù)；所述時鐘發(fā)生器分別與所述ad采樣組、緩存器組連接，用于產(chǎn)生有固定相位關(guān)系的方波時鐘信號；其中包括用于發(fā)送至所述ad采樣組的adc芯片使能信號，和用于發(fā)送至所述緩存器的存儲器使能信號；所述多組信號處理模塊分別與所述緩存器組、時鐘發(fā)生器連接，用于獲取所述緩存器組的采樣數(shù)據(jù)、接收所述時鐘發(fā)生器發(fā)送的多路相鄰相位組信號，進行相位分析得出相位差糾編信號反饋發(fā)送給所述時鐘發(fā)生器，同時所述多組信號處理模塊訪問所述緩存器組獲取完整的采樣數(shù)據(jù)并輸出。

優(yōu)選的，所述時鐘發(fā)生器包括pll模塊和相位處理模塊，所述pll模塊與所述相位處理模塊連接，所述相位處理模塊分別與所述ad采樣組、緩存器組及多組信號處理模塊連接。

優(yōu)選的，所述多組信號處理模塊包括dds處理模塊、相位差采集模塊、微處理器及計算機處理模塊，所述dds處理模塊、相位差采集模塊及微處理器依次連接，用于對所述dds處理模塊接收到的相鄰相位組信號，通過dds處理模塊合成得到頻率相近的方波分頻信號，并經(jīng)過所述微處理器對所述方波分頻信號的相位差以信號上升觸發(fā)的處理方式進行采集，所述微處理器與所述計算機處理模塊連接。

優(yōu)選的，所述多組信號處理模塊還包括積分電路、a/d轉(zhuǎn)換模塊，所述微處理器依次與積分電路、a/d轉(zhuǎn)換連接形成回路，所述微處理器輸出表征信號相位差的占空比變化的方波分頻信號，并送至所述積分電路，所述積分電路將接收到的所述方波分頻信號變成對應(yīng)的直流電壓，所述a/d轉(zhuǎn)換模塊對所述直流電壓進行采集。

優(yōu)選的，所述微處理器通過rs232串行通訊接口與所述計算機處理模塊連接，通過所述rs232串行通訊接口將所述微處理器中對所述直流電壓的采集數(shù)據(jù)發(fā)送至所述計算機處理模塊處理，并輸出。

優(yōu)選的，所述相鄰相位組信號的一路信號為參考頻率源信號、被測量頻率源信號。

優(yōu)選的，所述相位差采集模塊通過軟件判斷來完成相位差的采集，并通過引腳p1.6輸出方波占空比來反映具體的相位差值。

優(yōu)選的，所述相位差采集模塊通過程序中對單片機內(nèi)部的一個16位定時器設(shè)置最小的定時時間，待下一個cpu執(zhí)行周期到來時，就會申請定時器溢出中斷，在相應(yīng)的中斷服務(wù)程序中判斷第二頻率信號及采樣時間信號上升沿到來情況；對于采樣時間信號，當(dāng)上升沿到來時，設(shè)置相位差輸出引腳p1.6為高電平，這時后續(xù)積分電路就會對積分電壓進行累加；對于第二頻率信號，當(dāng)上升沿到來時，引腳p1.6就會被置為低電平，這時積分電路的積分電壓就會保持無變化；在16位定時器最小的定時周期內(nèi)，當(dāng)?shù)诙l率信號、采樣時間信號上升沿同時到來時，代表一個完整比相周期的結(jié)束，此時將積分器積分電壓置0。

本申請具有如下有益效果：

本申請通過ad采樣組對輸入頻率信號進行采樣，緩存器存儲adc采樣數(shù)據(jù)，所述多組信號處理模塊獲取所述緩存器組的采樣數(shù)據(jù)、接收所述時鐘發(fā)生器發(fā)送的多路相鄰相位組信號，進行相位分析得出相位差糾編信號反饋發(fā)送給所述時鐘發(fā)生器，同時所述多組信號處理模塊訪問所述緩存器組獲取完整的采樣數(shù)據(jù)并輸出；從整體上實現(xiàn)了高精密采樣。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例。

圖1為本申請較佳實施方式一種精密采樣裝置的示意圖；

圖2為本申請圖1中時鐘發(fā)生器的示意圖；

圖3為本申請中5路相鄰相位信號圖；

圖4為本申請圖1中多組信號處理模塊的示意圖；

圖5為本申請圖4中多組信號處理模塊一實施例的示意圖；

圖6為本申請圖5中dds處理模塊的示意圖；

圖7為本申請圖5中dds1的示意圖；

圖8為本申請圖6中單片機與dds1的通訊時序圖；

圖9為本申請圖5中dds2的示意圖；

圖10為圖5中相位比較模塊的電路原理圖；

圖11為圖6中積分電路輸出結(jié)果的示意圖；

圖12為圖6中采樣時間信號的示意圖。

具體實施方式

為了更好的理解上述技術(shù)方案，下面將結(jié)合說明書附圖以及具體的實施方式對上述技術(shù)方案進行詳細(xì)的說明。

圖1為本申請較佳實施方式一種精密采樣裝置的示意圖；請參閱圖1，本申請?zhí)峁┮环N精密采樣裝置，所述精密采樣裝置包括ad采樣組、緩存器組、多組信號處理模塊及時鐘發(fā)生器；

所述ad采樣組包括多個adc采樣芯片，用于對輸入頻率信號進行采樣；所述緩存器組與所述ad采樣組連接，用于存儲所述ad采樣組的采樣數(shù)據(jù)；

請參閱圖2，所述時鐘發(fā)生器分別與所述ad采樣組、緩存器組連接，用于產(chǎn)生有固定相位關(guān)系的方波時鐘信號；其中包括用于發(fā)送至所述ad采樣組的adc芯片使能信號，和用于發(fā)送至所述緩存器的存儲器使能信號；所述時鐘發(fā)生器包括pll模塊和相位處理模塊，所述pll模塊與所述相位處理模塊連接，所述相位處理模塊分別與所述ad采樣組、緩存器組及多組信號處理模塊連接。

請參閱圖3，所述多組信號處理模塊分別與所述緩存器組、時鐘發(fā)生器連接，用于獲取所述緩存器組的采樣數(shù)據(jù)、接收所述時鐘發(fā)生器發(fā)送的多路相鄰相位組信號，進行相位分析得出相位差糾編信號反饋發(fā)送給所述時鐘發(fā)生器，同時所述多組信號處理模塊訪問所述緩存器組獲取完整的采樣數(shù)據(jù)并輸出。所述多組信號處理模塊包括dds處理模塊、相位差采集模塊、微處理器及計算機處理模塊，所述dds處理模塊、相位差采集模塊及微處理器依次連接，用于對所述dds處理模塊接收到的相鄰相位組信號，通過dds處理模塊合成得到頻率相近的方波分頻信號，并經(jīng)過所述微處理器對所述方波分頻信號的相位差以信號上升觸發(fā)的處理方式進行采集，所述微處理器與所述計算機處理模塊連接。所述多組信號處理模塊也可以說是多路信號處理模塊。圖4中為一實施例，5路信號按相鄰關(guān)系(例如0度與36度、36度與72度等)以組的形式送入到多組信號處理模塊中

所述多組信號處理模塊還包括積分電路、a/d轉(zhuǎn)換模塊，所述微處理器依次與積分電路、a/d轉(zhuǎn)換連接形成回路，所述微處理器輸出表征信號相位差的占空比變化的方波分頻信號，并送至所述積分電路，所述積分電路將接收到的所述方波分頻信號變成對應(yīng)的直流電壓，所述a/d轉(zhuǎn)換模塊對所述直流電壓進行采集。

所述微處理器通過rs232串行通訊接口與所述計算機處理模塊連接，通過所述rs232串行通訊接口將所述微處理器中對所述直流電壓的采集數(shù)據(jù)發(fā)送至所述計算機處理模塊處理，并輸出。

所述相鄰相位組信號的一路信號為參考頻率源信號、被測量頻率源信號。請參閱圖5，以其中一路(0度與36度)為例，我們定義0度信號為參考頻率源信號、36度信號為被測量頻率源信號。

將被測頻率源信號f1以及參考頻率源信號f2分別送至dds處理模塊，通過dds數(shù)字合成技術(shù)得到兩路頻率相近的的方波分頻信號，然后經(jīng)過微處理器對兩路信號的相位差以信號上升沿觸發(fā)的處理方式進行采集，同時微處理器輸出表征兩路信號相位差的占空比變化的數(shù)字方波信號，并送入積分電路后變成相應(yīng)的直流電壓，微處理器片內(nèi)集成的a/d轉(zhuǎn)換模塊對直流電壓進行采集、最后通過rs232串行通訊接口將測量數(shù)據(jù)傳遞給計算機，經(jīng)計算機數(shù)據(jù)處理后，將測量結(jié)果及實時測量曲線顯示給用戶端。

實施例

請參閱圖3，原始采樣信號同時送入ad采樣組中5路adc采樣芯片中進行采樣，adc在時鐘信號發(fā)生器送出的5路相鄰相位差為36度(0度、36度、72度、108度、144度)的采樣時鐘使能下，產(chǎn)生5路數(shù)據(jù)流，并送至緩存器組。緩存器組由5路先進先出存儲器(fifo)構(gòu)成，在時鐘發(fā)生器送出的5路相鄰相位差為36度(180度、216度、252度、288度、324度)的存儲時鐘觸發(fā)下，對adc采樣數(shù)據(jù)流進行緩存處理。同時數(shù)據(jù)信號處理單元訪問fifo寫滿中斷后，使能fifo中的緩存數(shù)據(jù)讀出，并按照采樣時間的先后關(guān)系，拼合成一個完整的采樣過程。

多組信號處理模塊針對上述5路信號按相鄰關(guān)系(例如0度與36度、36度與72度等)進行相位分析，得出相位差糾偏信號反饋給時鐘發(fā)生器，以使其改變多路輸出信號的相位以保持在嚴(yán)格意義上的36度關(guān)系。同時多組信號處理模塊訪問緩存器組獲得完整的a/d采樣過程數(shù)據(jù)輸送給用戶端。

請參閱圖6和圖7，dds處理模塊中參考時鐘信號f2經(jīng)隔離放大器1后被送至走時計數(shù)器1，走時計數(shù)器1對f2進行頻率計數(shù)，通過單片機使能鎖存器1對走時計數(shù)器1的計數(shù)值進行采樣并鎖存，從而得到具體的參考時鐘信號的頻率f2。被測頻率信號f1經(jīng)隔離放大器2后其中一路被送至dds1的外部時鐘輸入端，作為dds1工作用參考時鐘，同時dds1的外部數(shù)據(jù)通訊端口(片選)、sclk(寫脈沖)、sdio(數(shù)據(jù))分別連接至單片機，用以接受來自單片機的控制字命令及數(shù)據(jù)的傳輸。

實際選用的dds芯片內(nèi)部有2個48位頻率控制寄存器(f0、f1)，對于本裝置被測頻率信號f1，當(dāng)不使用dds1內(nèi)部pll倍頻功能時，48位的頻率控制寄存器f0全填充1時，dds1會有頻率為f1的時鐘信號輸出，但是在實際應(yīng)用中，為了拓寬比相裝置對被測頻率信號的測量范圍，如當(dāng)參考時鐘信號頻率取10mhz，而被測信號頻率為上百甚至幾百赫茲時，就需要對被測頻率信號先作分頻處理，在保證原信號頻率穩(wěn)定度不受影響的前提下降低被測信號的頻率。在本裝置中，擬采用對被測信號f1作1/100分頻處理，通過單片機將具體的分頻數(shù)值傳送至dds1實現(xiàn)信號分頻處理，其數(shù)值分頻值的計算方法如下：

其中，d為所需要計算的具體分頻數(shù)值，f1為被測信號頻率，f為所需要的具體分頻信號頻率，對于f＝(1/100)f1情況，分頻數(shù)值d應(yīng)為248×10-2。單片機與dds1之間的通訊采用串行通訊的時序進行：

當(dāng)為高電平時，sclk，sdio引腳為高阻狀態(tài)。當(dāng)為低電平時，dds1將處于通訊狀態(tài)，此時當(dāng)單片機對引腳sclk輸入一個上升沿脈沖時，將使掛在數(shù)據(jù)總線sdio上的以二進制表示的一位分頻數(shù)值數(shù)據(jù)寫入dds1數(shù)據(jù)緩沖區(qū)，直至最終一個二進制分頻率數(shù)值數(shù)據(jù)寫入后，通過dds1的內(nèi)部比較器處理將會得到所要求的分頻信號輸出。

將經(jīng)dds1模塊1/100分頻處理后得到的頻率信號f送至走時計數(shù)器2，走時計數(shù)器2對f進行頻率計數(shù)，通過單片機使能鎖存器2對走時計數(shù)器2的計數(shù)值進行采樣并鎖存，單片機通過對鎖存器2計數(shù)數(shù)據(jù)的讀取并作乘100處理后便可得到具體的被測信號的頻率值f1。通過式(2)，單片機決定具體的傳送至dds2的分頻參數(shù)：

式中，f1、f2為通過走時計數(shù)器2及走時計數(shù)器1對被測信號f1及參考時鐘信號f2進行采樣計數(shù)得到的具體頻率值，δf是一個預(yù)置的差頻數(shù)值，其大小決定了最終進入相位采集的被測信號fx與參考時鐘信號f0之間的頻率差值，即在比相曲線中一個完整周期的時間值。

經(jīng)隔離放大器2后的被測信號另一路被送至dds2的外部時鐘輸入端，作為dds2工作用參考時鐘，同時dds2的外部數(shù)據(jù)通訊端口(片選)、sclk(寫脈沖)、sdio(數(shù)據(jù))分別連接至單片機，用以接受來自單片機的控制字命令及數(shù)據(jù)的傳輸。

請參閱圖9，經(jīng)dds2對被測信號按預(yù)置分頻數(shù)值data分頻處理后，得到所需的fx被測信號輸出，然后送至濾波模塊進行低通濾波處理后，直接輸出。

請參閱圖10，所述相位差采集模塊被測信號fx及參考時鐘信號fo分別送至單片機的引腳p1.3和p1.4端，p1.6引腳輸出直接作為比相后積分電路電平輸入端。同時為使單片機能夠正常穩(wěn)定的工作，將一路外部時鐘clk信號送至單片機時鐘輸入端。在設(shè)計時采用了軟件判斷來完成相位差的采集，并通過引腳p1.6輸出方波占空比來反映具體的相位差值，具體實現(xiàn)過程如下：

請參閱圖11和圖12，所述相位差采集模塊通過軟件判斷來完成相位差的采集，并通過引腳p1.6輸出方波占空比來反映具體的相位差值。所述相位差采集模塊通過程序中對單片機內(nèi)部的一個16位定時器設(shè)置最小的定時時間，待下一個cpu執(zhí)行周期到來時，就會申請定時器溢出中斷，在相應(yīng)的中斷服務(wù)程序中判斷第二頻率信號及采樣時間信號上升沿到來情況；對于采樣時間信號，當(dāng)上升沿到來時，設(shè)置相位差輸出引腳p1.6為高電平，這時后續(xù)積分電路就會對積分電壓進行累加；對于第二頻率信號，當(dāng)上升沿到來時，引腳p1.6就會被置為低電平，這時積分電路的積分電壓就會保持無變化；在16位定時器最小的定時周期內(nèi)，當(dāng)?shù)诙l率信號、采樣時間信號上升沿同時到來時，代表一個完整比相周期的結(jié)束，此時將積分器積分電壓置0。

從以上的設(shè)計，我們注意到：

(1)定時器的定時時間要越小越好，對于具體采用的單片機來說，其相應(yīng)的外部時鐘輸入clk信號頻率以及頻率穩(wěn)定度要越高越好，這樣一方面使單片機執(zhí)行一個機器周期代碼的時間縮短，另一方面當(dāng)外部輸入時鐘信號的頻率穩(wěn)定度比較高時，對于每次定時器溢出中斷響應(yīng)的時間就比較準(zhǔn)確，從而可以提高被測信號fx以及參考時鐘信號fo的相差采集的分辨率。

(2)程序中通過p1.6引腳輸出信號的方波占空比反映兩路信號的相差關(guān)系，當(dāng)兩路信號相位相差較大時，p1.6輸出方波中高電平就會占大多數(shù)，連接到積分電路的輸入電平端時相應(yīng)的積分電壓增加就會較快，當(dāng)兩路信號相位差較小時，p1.6輸出方波中低電平就會占大多數(shù)，連接到積分電路的輸入電平端時相應(yīng)的積分電壓增加就會較慢，而當(dāng)兩路信號相位相差在儀器分辨率范圍內(nèi)為0時，就會導(dǎo)致積分電路中總的積分電壓置0，即完成了一個完整的比相周期。

經(jīng)積分電路得到的比相積分電壓送至單片機內(nèi)部的a/d采樣引腳p0.0，單片機通過a/d采樣積分電路具體的積分電壓值。單片機片內(nèi)為10位精度的a/d轉(zhuǎn)換模塊，能夠代表的數(shù)值范圍為0-1023，即數(shù)值0和1023分別代表著00和3600相位差，那么設(shè)計的最小分辨率大概為3600/1024＝0.40左右，即在實際比相時會存在著±0.40左右的測量誤差。在實際測量時，通常將參考時鐘信號fo與被測信號fx的頻率按照式(2)設(shè)置成相差某一較小的差頻△f進行相位差的采集與積分電壓處理，單片機通過內(nèi)部集成a/d采樣積分電路的積分電壓，并將采集得到的結(jié)果通過內(nèi)部集成的增強型uart接口tx、rx以rs232串行通訊方式傳送至pc機，其它的整個比相結(jié)果處理由pc端來完成。以實際的單片機10位精度的a/d采樣模塊，采集時間為10s為例，pc端在實際處理整個比相結(jié)果過程中，計算小時穩(wěn)定度如下：

pc端通過接收單片機發(fā)送而來的積分電壓數(shù)據(jù)，取其中的第1個、第360個、第720個…a/d采樣電壓數(shù)值(假定a/d采集范圍為0～v)，將其轉(zhuǎn)化為相位值具體的轉(zhuǎn)化公式為：

式(3)整理后得：

其中n為第i個3600秒內(nèi)所經(jīng)歷的3600完整的周期個數(shù)，v1、v2分別為第i-1和i-2個3600秒時刻所對應(yīng)的a/d采樣電壓，φi即為所求的第i個3600秒所經(jīng)歷的總相位值，則第i個3600秒差頻數(shù)據(jù)△fi計算為：

有了相應(yīng)的△fi值，則可以將其代入公式(6)阿侖方差計算相應(yīng)的頻率穩(wěn)定度。

式中τ為采樣時間與采樣周期，表明阿侖方差是無間隙采樣，fk為采樣時間內(nèi)相應(yīng)的頻率值，n為測量次數(shù)。

如果上述兩相鄰相位信號的相位值嚴(yán)格保持著一致的話，式(6)得出的值將會是恒定的，若任何一路頻率信號發(fā)生相位改變都將使式(6)得出的結(jié)論偏離這個恒定值，那么我們就認(rèn)為時鐘發(fā)生器產(chǎn)生的相鄰相位信號的相位發(fā)生改變，從而需要調(diào)整，此時微處理器就會發(fā)出相位差糾偏信號給時鐘發(fā)生器模塊。具體是這樣實施的：

按照專利總框圖原理，我們上電后5分鐘，微處理器將按照式(6)計算得出一個頻率穩(wěn)定度值f作為參考值，并記錄在內(nèi)部存儲器中。然后我們以參考值f的上下偏差10％作為判定標(biāo)準(zhǔn)，即當(dāng)某一時刻實時的微處理器將按照式(6)計算得出一個頻率穩(wěn)定度值f1偏離標(biāo)準(zhǔn)值f的10％，那微處理器認(rèn)為相鄰相位信號的相位發(fā)生改變，需要調(diào)整，此時微處理器就會發(fā)出相位差糾偏信號給時鐘發(fā)生器模塊。

本申請具有如下有益效果：

本申請通過ad采樣組對輸入頻率信號進行采樣，緩存器存儲adc采樣數(shù)據(jù)，所述多組信號處理模塊獲取所述緩存器組的采樣數(shù)據(jù)、接收所述時鐘發(fā)生器發(fā)送的多路相鄰相位組信號，進行相位分析得出相位差糾編信號反饋發(fā)送給所述時鐘發(fā)生器，同時所述多組信號處理模塊訪問所述緩存器組獲取完整的采樣數(shù)據(jù)并輸出；從整體上實現(xiàn)了高精密采樣。

最后所應(yīng)說明的是，以上具體實施方式僅用以說明本發(fā)明的技術(shù)方案而非限制，盡管參照實例對本發(fā)明進行了詳細(xì)說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對本發(fā)明的技術(shù)方案進行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的精神和范圍，其均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。