本實用新型涉及儀器技術領域，具體涉及一種基于FPGA的多功能數字頻率測量裝置。

背景技術：

測量頻率的方法有很多，按照其工作原理分為無源測量法、比較法、示波器法和計數法等。計數法在實質上屬于比較法，其中最常用的方法是電子計數器法。電子計數器是一種最常見、最基本的數字化測量儀器。

數字計數式頻率計能直接計數單位時間內被測信號的脈沖數，然后以數字形式顯示頻率值。這種方法測量精確度高、快速，適合不同頻率、不同精確度測頻的需要。電子計數器測頻有兩種方式：一是直接測頻法，即在一定閘門時間內測量被測信號的脈沖個數；二是間接測頻法，如周期測頻法。

由于數字電路的飛速發(fā)展和集成電路的普及，計數器的應用十分廣泛。

當今國內外廠家生產的數字頻率測量裝置在功能和性能方面都比較優(yōu)良，而且還在不斷發(fā)展中，但其結構比較復雜，價位也比較高，所以在測量精準度要求比較低的測量場合，使用這些數字頻率計就不夠經濟合算。

技術實現要素：

針對現有技術的不足，本實用新型提供一種基于FPGA的多功能數字頻率測量裝置，該裝置利用電子計數器測量頻率具有精度高，顯示醒目直觀，測量迅速，以及便于實現測量過程自動化，原理及結構也比較簡單，使用方便，低成本，低功耗，具有一定的實用價值。

實現本實用新型目的的技術方案是：

一種基于FPGA的多功能數字頻率測量裝置，包括輸入信號放大部分、波形整形部分、多路選擇開關部分、信號處理部分和控制與顯示部分；

多路選擇開關部分與輸入信號放大部分和波形整形部分相連接，還與信號處理部分相連接，信號處理部分又與控制與顯示部分相連接；

輸入信號放大部分、包括第一1Hz～10MHz信號輸入放大電路、第二1Hz～10MHz信號輸入放大電路和10MHz～100MHz信號輸入放大電路；

第一1Hz～10MHz信號輸入放大電路通過波形整形部分的第一1Hz～30KHz整形電路、第一30KHz～10MHz整形電路與多路選擇開關部分相連接；

第二1Hz～10MHz信號輸入放大電路通過波形整形部分的第二1Hz～30KHz整形電路、第二30KHz～10MHz整形電路與多路選擇開關部分相連接；

10MHz～100MHz信號輸入放大電路與多路選擇開關部分相連接；

輸入信號放大部分實現了1Hz～100MHz的信號放大。

波形整形部分、包括第一1Hz～30KHz整形電路、第一30KHz～10MHz整形電路、第二1Hz～30KHz整形電路和第二30KHz～10MHz整形電路；對1Hz～10MHz放大信號的波形進行整形；

多路選擇開關部分、包括第一開關、第二開關、第三開關、第四開關、第五開關，第一開關打開，其余開關斷開，表示選擇了經第一1Hz～30KHz整形電路整形的方波與信號處理部分相連；第二開關打開，其余開關斷開，表示選擇了經第一30KHz～10MHz整形電路整形的方波與信號處理部分相連；第三開關打開，其余開關斷開，表示選擇了經10MHz～100MHz信號輸入放大電路的正弦波與信號處理部分相連；第四開關打開，其余開關斷開，表示選擇了經第二1Hz～30KHz整形電路整形的方波與信號處理部分相連；第五開關打開，其余開關斷開，表示選擇了經10MHz～100MHz信號輸入放大電路的信號與信號處理部分相連，多路選擇開關部分實現了不同測量功能的選擇；

信號處理部分、包括freq模塊、phase模塊、calculator模塊、ip_clk模塊、display_ctrl模塊和lcd1602模塊；

該信號處理部分與控制與顯示部分相連，實現了信號處理和顯示控制功能；

控制與顯示部分、包括第一自鎖按鈕開關電路、第一自鎖按鈕開關電路，1602液晶顯示電路，與信號處理部分相連，實現了不同功能的顯示切換。

有益效果：

本實用新型提供了一種基于FPGA的多功能數字頻率測量裝置，該裝置采用的FPGA具有單片機無法比擬的優(yōu)勢，運行速度快，時鐘頻率高，其內部集成鎖相環(huán)，可以把外部時鐘倍頻，現有芯片最高工作頻率可達300MHz，可實現上百兆頻率信號的采樣，放大電路部分使用分立元件搭建，設計靈活，頻率特性較集成電路好，顯示部分使用1602液晶，具有良好的人機交互界面。

附圖說明

圖1是系統(tǒng)框圖

圖2是FPGA內部結構圖 。

具體實施方式

下面結合附圖和實施例對本實用新型做進一步的闡述，但不是對本實用新型的限定。

實施例

一種基于FPGA的多功能數字頻率測量裝置，包括輸入信號放大部分1、波形整形部分2、多路選擇開關部分3、信號處理部分4和控制與顯示部分26；

多路選擇開關部分3與輸入信號放大部分1和波形整形部分2相連接，還與信號處理部分4相連接，信號處理部分4又與控制與顯示部分5相連接；

輸入信號放大部分1包括第一1Hz～10MHz信號輸入放大電路5、第二1Hz～10MHz信號輸入放大電路6和10MHz～100MHz信號輸入放大電路7；

第一1Hz～10MHz信號輸入放大電路5通過波形整形部分2的第一1Hz～30KHz整形電路8，與多路選擇開關部分3的第一開關12相連接，第一30KHz～10MHz整形電路9與多路選擇開關部分3的第二開關13相連接；

第二1Hz～10MHz信號輸入放大電路6通過波形整形部分2的第二1Hz～30KHz整形電路11，與多路選擇開關部分3的第三開關14相連接，第二30KHz～10MHz整形電路11與多路選擇開關部分3的第四開關15相連接；

10MHz～100MHz信號輸入放大電路7與多路選擇開關部分2的第五開關16相連接；

輸入信號放大部分實現了1Hz～100MHz的信號放大；

波形整形部分2、包括第一1Hz～30KHz整形電路8、第一30KHz～10MHz整形電路9、第二1Hz～30KHz整形電路10和第二30KHz～10MHz整形電路11；對1Hz～10MHz放大信號的波形進行整形；

多路選擇開關部分3、包括第一開關12、第二開關13、第三開關14、第四開關15、第五開關16，第一開關12打開，其余開關斷開，表示選擇了經第一1Hz～30KHz整形電路8整形的方波與信號處理部分4相連；第二開關13打開，其余開關斷開，表示選擇了經第一30KHz～10MHz整形電路9整形的方波與信號處理部分4相連；第三開關14打開，其余開關斷開，表示選擇了經10MHz～100MHz信號輸入放大電路10的正弦波與信號處理部分4相連；第四開關15打開，其余開關斷開，表示選擇了經第二1Hz～30KHz整形電路11整形的方波與信號處理部分4相連；第五開關16打開，其余開關斷開，表示選擇了經10MHz～100MHz信號輸入放大電路7的信號與信號處理部分4相連，多路選擇開關部分實現了不同測量功能的選擇；

信號處理部分4、包括freq模塊17、phase模塊18、calculator模塊19、ip_clk模塊20、display_ctrl模塊21和lcd1602模塊22；

該信號處理部分4與控制與顯示部分26相連，實現了信號處理和顯示控制功能；

控制與顯示部分26、包括第一自鎖按鈕開關電路23、第一自鎖按鈕開關電路24，1602液晶顯示電路25，與信號處理部分4相連，實現了不同功能的顯示切換。

基于FPGA的多功能數字頻率測量裝置功能如下：

(1) 頻率和周期測量功能

a．被測信號為正弦波，頻率范圍為1Hz～10MHz；

b．被測信號有效值電壓范圍為50mV～1V；

c．測量相對誤差的絕對值不大于10-4。

(2) 時間間隔測量功能

a．被測信號為方波，頻率范圍為100Hz～1MHz；

b．被測信號峰峰值電壓范圍為50mV～1V；

c．被測時間間隔的范圍為0.1μs～100ms；

d．測量相對誤差的絕對值不大于10-2。

(3) 脈沖信號占空比的測量功能：

a．被測信號為矩形波，頻率范圍為1Hz～5MHz；

b．被測信號峰峰值電壓范圍為50mV～1V；

c．被測脈沖信號占空比的范圍為10%～90%；

d．顯示的分辨率為0.1%，測量相對誤差的絕對值不大于10-2。

(4)測量數據刷新時間不大于2s，測量結果穩(wěn)定，并能自動顯示單位。

圖1是基于FPGA的多功能數字頻率測量裝置系統(tǒng)框圖。主要由兩路1Hz～10MHz信號輸入放大電路、10MHz～100MHz信號輸入放大電路、兩路1Hz～30KHz整形電路、兩路30KHz～10MHz整形電路、多路選擇開關電路、FPGA信號處理主控單元、1602液晶電路及自鎖按鈕開關電路。由于輸入信號頻率范圍很大，且信號頻率100Hz～1MHz的時間間隔測量需要兩路信號與FPGA信號處理主控單元相連，所以輸入信號放大電路分為三路，兩路為1Hz～10MHz信號輸入放大電路，一路為10MHz～100MHz信號輸入放大電路。FPGA信號處理主控單元分別與多路選擇開關電路、自鎖按鈕開關電路和1602液晶電路相連。用戶可以通過自鎖按鈕開關和多路選擇開關對多功能頻率測量裝置的測量功能進行切換。信號頻率范圍在10MHz～100MHz的放大無需整形，經過10MHz～100MHz信號輸入放大電路，再通過多路選擇開關電路與FPGA信號處理主控單元相連；1Hz～30KHz整形電路和30KHz～10MHz整形電路分別對信號頻率范圍在1Hz～30KHz和30KHz～10MHz的波形整形成方波后通過多路選擇開關電路輸入FPGA信號處理主控單元中，信號頻率1Hz～10MHz放大電路與此兩個整形電路相連，其輸出作為兩個整形電路的輸入。信號放大電路分別對信號頻率1Hz～10MHz和10MHz～100MHz進行放大，實現了頻率1Hz～100MHz的信號處理。

圖2是本實用新型FPGA內部結構圖，其由freq模塊、phase模塊、calculator模塊、ip_clk模塊、display_ctrl模塊和lcd1602模塊組成，外部50M時鐘通過ip_clk模塊實現了200M的倍頻，足以對0Hz～100MHz信號進行采樣處理。calculator模塊調用FPGA的浮點計算IP核，以實現高精度計算。freq模塊使用了等精度測頻法，與calculator模塊組合實現了頻率和周期測量的功能，同時具有時間間隔測量的功能。phase模塊和freq模塊與calculator模塊組合實現了占空比測量的處理。display_ctrl模塊模塊與lcd_1602模塊實現了測量數據的顯示功能。圖2的左邊端口為輸入端，右邊端口為輸出端，輸出端口與1602液晶電路相連。TCLK_1和TCLK_2為信號輸入端，通過多路選擇開關選擇不同信號的輸入。當測量頻率和周期、占空比時，信號輸入TCLK_1端口；當測量時間間隔時，兩個路信號同時輸入TCLK_1和TCLK_2端口。SPUL和phase為兩個自鎖按鈕開關的信號輸入端，當SPUL按下，phase不按下，選擇的是測量頻率和周期功能；當SPUL不按下，phase也不按下，選擇的是測量時間間隔的功能；當SPUL不按下，phase也按下，選擇的是測量占空比的功能。