本發(fā)明涉及衛(wèi)星導(dǎo)航擴(kuò)頻信號接收處理領(lǐng)域，特別是涉及一種擴(kuò)頻信號軟件接收相關(guān)接收方法。

背景技術(shù)：

在導(dǎo)航接收機(jī)中，相關(guān)器是串行搜索捕獲與通道跟蹤的核心模塊，用于計(jì)算剝離載波后的接收信號和本地不同碼延遲復(fù)現(xiàn)碼的相關(guān)值。相關(guān)器設(shè)計(jì)技術(shù)是接收機(jī)關(guān)鍵技術(shù)之一。

目前導(dǎo)航接收機(jī)方案有基于導(dǎo)航專用集成電路(ASIC)或現(xiàn)場可編程門陣列(Field Programmable Gate Array,FPGA)實(shí)現(xiàn)的數(shù)字接收機(jī)硬件方案以及基于PC軟件實(shí)現(xiàn)的軟件接收機(jī)方案。

硬件接收機(jī)方案中，大量乘法器與累加器實(shí)現(xiàn)的相關(guān)器分別獨(dú)立計(jì)算不同通道與相位的相關(guān)值，在硬件方案中通過增加算術(shù)邏輯資源來擴(kuò)展通道數(shù)目。軟件接收機(jī)采用軟件實(shí)現(xiàn)接收算法，處理采樣量化的中頻輸入信號，算法驗(yàn)證與信號體制升級更加靈活方便。軟件接收機(jī)中運(yùn)算資源固定，在這個(gè)約束條件下，要滿足實(shí)時(shí)性要求，需要挖掘運(yùn)算的并行性并優(yōu)化算法，通過提高運(yùn)算資源利用率來減小運(yùn)算時(shí)間?；贑PU的軟件接收機(jī)通過運(yùn)用位運(yùn)算、查表法、SIMD指令以及MMX技術(shù)等策略加速了相關(guān)運(yùn)算速度。目前多核CPU處理器、眾核流處理器運(yùn)算能力進(jìn)一步增強(qiáng)，為軟件接收機(jī)提供了硬件條件，但其使用的算法大都是串行算法，簡單移植到并行環(huán)境下，不能充分發(fā)揮并行硬件的運(yùn)算能力，需要設(shè)計(jì)相應(yīng)的并行化算法。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提出一種基于向量內(nèi)積的軟件并行相關(guān)計(jì)算方法，解決了現(xiàn)有技術(shù)中擴(kuò)頻信號軟件相關(guān)運(yùn)算時(shí)間長的問題。

信號接收通道中的核心部件為相關(guān)器，主要完成基帶信號與本地參考信號的相關(guān)運(yùn)算，若基帶信號序列記為x(n)，本地偽碼采樣序列記為y(n)，則相干積分時(shí)間內(nèi)兩個(gè)信號的相關(guān)結(jié)果r計(jì)算如式(1)：

其中N為相干積分時(shí)間內(nèi)的采樣點(diǎn)數(shù)。

在傳統(tǒng)的實(shí)現(xiàn)方案中，相關(guān)器由乘法器與累加器組成，如圖1所示：

硬件相關(guān)器按串行方式一個(gè)采樣時(shí)鐘處理一個(gè)采樣點(diǎn)數(shù)據(jù)，進(jìn)行一次乘法運(yùn)算以及一次累加運(yùn)算，到達(dá)累積時(shí)間后存貯累加結(jié)果并清零，準(zhǔn)備下一個(gè)累加周期。硬件相關(guān)器方案通過增加硬件邏輯資源實(shí)現(xiàn)一組相關(guān)器陣列，同時(shí)接收處理多個(gè)通道的衛(wèi)星信號。

本發(fā)明的技術(shù)方案是：

一種基于向量內(nèi)積的軟件并行相關(guān)計(jì)算方法，包括以下步驟：

1)根據(jù)偽距ρ確定輸入信號采樣數(shù)據(jù)流的起始點(diǎn)，將輸入信號向量化，將接下來的N個(gè)采樣數(shù)據(jù)點(diǎn)定義為輸入信號向量S，S＝[s(0) s(1)…s(N-1)]^T

2)根據(jù)信號載波多普勒頻率f_d、載波相位由公式(1)計(jì)算生成相干積分時(shí)間內(nèi)的本地載波多普勒信號向量C，計(jì)算輸入信號向量S與本地載波多普勒信號向量C的哈達(dá)馬積(Hadamard product)，將輸入信號向量S中的分量與載波多普勒信號向量C中的分量對應(yīng)相乘，得到剝離載波的基帶復(fù)信號向量X；

其中：T為信號采樣周期，N為相干積分時(shí)間內(nèi)的采樣點(diǎn)數(shù)；

3)根據(jù)擴(kuò)頻信號偽碼頻率f_P、偽碼初始相位ρ₀，由公式(3)生成本地參考偽碼向量Y；

Y＝[PN(ρ₀) PN(f_PT+ρ₀)…PN(f_P(N-1)T+ρ₀)]^T (3)

其中，PN(n)為偽碼序列，其根據(jù)需要接收的信號類型和GPS/GLONASS/BDS/Galileo導(dǎo)航系統(tǒng)信號接口控制文件(ICD)，選擇不同的偽碼序列；

4)基于NVIDIA公司圖形處理單元(GPU)的基礎(chǔ)線性代數(shù)子程序庫(CUBLAS)或基于英特爾數(shù)學(xué)核心函數(shù)庫(MKL)，并行計(jì)算基帶復(fù)信號向量X與本地參考偽碼向量Y的內(nèi)積，得到相關(guān)值向量r；

本發(fā)明相比以往技術(shù)方法，具有以下明顯優(yōu)點(diǎn)：

1、本發(fā)明引入向量概念對導(dǎo)航擴(kuò)頻信號相關(guān)接收處理過程進(jìn)行分析，使用向量空間的概念來分析導(dǎo)航信號相關(guān)接收帶來了諸多方便。

2、本發(fā)明建立了一種基于向量內(nèi)積的并行相關(guān)信號接收模型，提出了一種基于向量內(nèi)積的擴(kuò)頻信號相關(guān)計(jì)算方法，將輸入信號和本地參考信號向量化后進(jìn)行批處理，利用GPU中大量的浮點(diǎn)運(yùn)算單元以及向量內(nèi)積算法并行計(jì)算相關(guān)值，發(fā)揮了GPU的并行運(yùn)算潛力，提高了擴(kuò)頻信號相關(guān)運(yùn)算的實(shí)時(shí)性，能夠?qū)崿F(xiàn)基于GPU的寬帶擴(kuò)頻信號實(shí)時(shí)相關(guān)接收。

3、本發(fā)明通過軟件并行計(jì)算擴(kuò)頻信號相關(guān)值的方法，相比在FPGA中實(shí)現(xiàn)的方法，接收通道全部算法采用PC軟件編程實(shí)現(xiàn)，對于新體制信號的驗(yàn)證，修改靈活方便，可廣泛應(yīng)用于寬帶擴(kuò)頻信號實(shí)時(shí)軟件接收機(jī)相關(guān)接收通道。

附圖說明

圖1是傳統(tǒng)累加器相關(guān)器結(jié)構(gòu)；

圖2為本發(fā)明的原理框圖；

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對本發(fā)明實(shí)施方式作進(jìn)一步地詳細(xì)描述。

參照圖2，本發(fā)明一種基于向量內(nèi)積的軟件并行相關(guān)計(jì)算方法，包括以下步驟：

1)根據(jù)偽距ρ確定輸入信號采樣數(shù)據(jù)流的起始點(diǎn)，將輸入信號向量化，將接下來的N個(gè)采樣數(shù)據(jù)點(diǎn)定義為輸入信號向量S，S＝[s(0) s(1)…s(N-1)]^T

2)根據(jù)信號載波多普勒頻率f_d、載波相位由公式(1)計(jì)算生成相干積分時(shí)間內(nèi)的本地載波多普勒信號向量C，計(jì)算輸入信號向量S與本地載波多普勒信號向量C的哈達(dá)馬積，將輸入信號向量S中的分量與載波多普勒信號向量C中的分量對應(yīng)相乘，得到剝離載波的基帶復(fù)信號向量X；

其中：T為信號采樣周期，N為相干積分時(shí)間內(nèi)的采樣點(diǎn)數(shù)；

3)根據(jù)擴(kuò)頻信號偽碼頻率f_P、偽碼初始相位ρ₀，由公式(3)生成本地參考偽碼向量Y；

Y＝[PN(ρ₀) PN(f_PT+ρ₀)…PN(f_P(N-1)T+ρ₀)]^T (3)

其中，PN(n)為偽碼序列，其根據(jù)需要接收的信號類型和GPS/GLONASS/BDS/Galileo導(dǎo)航系統(tǒng)信號接口控制文件(ICD)，選擇不同的偽碼序列；

4)基于NVIDIA公司圖形處理單元(GPU)的基礎(chǔ)線性代數(shù)子程序庫(CUBLAS)或基于英特爾數(shù)學(xué)核心函數(shù)庫(MKL)，并行計(jì)算基帶復(fù)信號向量X與本地參考偽碼向量Y的內(nèi)積，得到相關(guān)值向量r；

以上包含了本發(fā)明優(yōu)選實(shí)施例的說明，這是為了詳細(xì)說明本發(fā)明的技術(shù)特征，并不是想要將發(fā)明內(nèi)容限制在實(shí)施例所描述的具體形式中，依據(jù)本發(fā)明內(nèi)容主旨進(jìn)行的其他修改和變型也受本專利保護(hù)。本發(fā)明內(nèi)容的主旨是由權(quán)利要求書所界定，而非由實(shí)施例的具體描述所界定。