技術(shù)特征：

1.一種基于SCA的軟件化LPI雷達(dá)信號產(chǎn)生方法，其特征是：

(1)X86上位機(jī)系統(tǒng)對LPI雷達(dá)產(chǎn)生信號參數(shù)進(jìn)行設(shè)置，將控制命令通過PowerPC板卡下發(fā)至DRFM板卡和基帶處理板卡；

(2)DRFM板卡和基帶處理板卡根據(jù)接收到的LPI雷達(dá)信號參數(shù)進(jìn)行分解，由DSP將參數(shù)信息傳送至FPGA1，再由FPGA1解串后傳送至FPGA2中，完成LPI雷達(dá)信號產(chǎn)生模塊的參數(shù)配置；

(3)根據(jù)配置的參數(shù)，在FPGA2中生成參數(shù)可配置的DDS模塊，通過更改參數(shù)控制字使DDS模塊輸出滿足X86上位機(jī)配置參數(shù)的中頻信號數(shù)字量去驅(qū)動DRFM板卡上的DAC1和DAC2，從而輸出LPI雷達(dá)中頻300MHz模擬信號；

(4)根據(jù)X86上位機(jī)配置的射頻參數(shù)去控制微波前端，將DRFM板卡輸出的中頻300MHz模擬信號經(jīng)過微波前端后上變頻至8-18GHz頻段中設(shè)定的射頻，并由發(fā)射天線將LPI雷達(dá)射頻信號輻射出去。

2.根據(jù)權(quán)利要求1所述的一種基于SCA的軟件化LPI雷達(dá)信號產(chǎn)生方法，其特征是：

步驟(2)中DSP作為主控CPU將X86上位機(jī)下達(dá)的參數(shù)分解后送到FPGA1中，并由FPGA1通過CPCI接口傳至FPGA2中，在FPGA2中完成LPI雷達(dá)信號產(chǎn)生模塊的數(shù)字化處理，具體處理過程如下：

(a)根據(jù)FPGA2接收到的配置參數(shù)信息，產(chǎn)生M路并行數(shù)字信號

(b)對產(chǎn)生的M路并行數(shù)字信號進(jìn)行M點復(fù)數(shù)IDFT運算，輸入信號與輸出信號對應(yīng)關(guān)系：

$Y_i\left(Z\right)=IDFT\[{\tilde{Y}}_i\left(Z\right)\],(i=0,1,\mathrm{......},M-1);$

(c)對M點復(fù)數(shù)DFT模塊輸出的M路信號Y₀(Z)，Y₁(Z)，……Y_M-1(Z)進(jìn)行多相濾波，M路多相濾波器傳遞函數(shù)分別為其中D為內(nèi)插因子，輸入信號與輸出信號對應(yīng)關(guān)系：

(i＝0，1，……，M-1)；

(d)對多相濾波輸出的M路信號Y₀'(Z)，Y₁'(Z)，……，Y'_M-1(Z)進(jìn)行D倍內(nèi)插，得到內(nèi)插后M路信號Y₀"(Z)，Y₁"(Z)，……，Y"_M-1(Z)，輸入信號與輸出信號對應(yīng)關(guān)系：

(e)對內(nèi)插后M路信號Y₀"(Z)，Y₁"(Z)，……，Y"_M-1(Z)分別進(jìn)行時延處理，其M路信號Y₀"(Z)，Y₁"(Z)，……，Y"_M-1(Z)對應(yīng)的時延分別為Z^-0，Z^-1，……，Z^-(M-1)，得到M路時延后輸出信號輸入信號與輸出信號對應(yīng)關(guān)系：

(f)對時延后的M路信號進(jìn)行疊加合成得到最終的輸出信號Y(Z)，

3.根據(jù)權(quán)利要求2所述的一種基于SCA的軟件化LPI雷達(dá)信號產(chǎn)生方法，其特征是：當(dāng)M＝2ⁿ時，M點復(fù)數(shù)DFT運算用M點FFT運算替代，n為正整數(shù)。