本發(fā)明涉及的是一種雷達信號產(chǎn)生方法。

背景技術(shù)：

雷達作為現(xiàn)代軍用、民用生活不可或缺的設(shè)備，主要完成對目標的距離、速度、角度等信息的檢測與測量。低截獲概率(Low probability of interception，LPI)雷達是指雷達在一定距離上可以發(fā)現(xiàn)目標，而目標的截獲接收機不能發(fā)現(xiàn)或者發(fā)現(xiàn)雷達的概率很低的雷達。LPI雷達往往在保證作用距離情況下，降低發(fā)射機發(fā)射的峰值功率，采用大時寬、帶寬積信號，典型的LPI雷達信號包括了線性調(diào)頻信號、相位編碼信號等。

軟件通信構(gòu)架(Software Communication Architecture)為軟件定義無線電提供了一種規(guī)范，是軟件無線電技術(shù)實現(xiàn)的標準化。目前軟件化雷達逐步成為雷達技術(shù)領(lǐng)域的研究熱點，將LPI雷達信號產(chǎn)生方法按照SCA標準進行設(shè)計是解決軟件化雷達相關(guān)技術(shù)領(lǐng)域的有效方法。

在LPI雷達信號產(chǎn)生技術(shù)方面，文獻《基于DDS的寬帶雷達信號產(chǎn)生技術(shù)研究》和《基于DDS+倍頻的寬帶LFMCW雷達信號產(chǎn)生設(shè)計》均是基于DDS技術(shù)實現(xiàn)了寬帶雷達信號產(chǎn)生方面的研究，其設(shè)計理念依然圍繞FPGA實現(xiàn)開展，不滿足SCA標準的軟件化可重構(gòu)配置的功能特點；專利《一種超寬帶雷達信號產(chǎn)生合成裝置》和《一種超寬帶多模式雷達信號產(chǎn)生方法及裝置》，亦不具備軟件化可重構(gòu)配置的特點。專利《基于SCA架構(gòu)的軟件無線電設(shè)計方法與綜合業(yè)務(wù)處理平臺》盡管采用了SCA設(shè)計思路，但不涉及LPI雷達信號產(chǎn)生裝置及方法。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供更具功能可重構(gòu)性和設(shè)計靈活性的一種基于SCA的軟件化LPI雷達信號產(chǎn)生方法。

本發(fā)明的目的是這樣實現(xiàn)的：

本發(fā)明一種基于SCA的軟件化LPI雷達信號產(chǎn)生方法，其特征是：

(1)X86上位機系統(tǒng)對LPI雷達產(chǎn)生信號參數(shù)進行設(shè)置，將控制命令通過PowerPC板卡下發(fā)至DRFM板卡和基帶處理板卡；

(2)DRFM板卡和基帶處理板卡根據(jù)接收到的LPI雷達信號參數(shù)進行分解，由DSP將參數(shù)信息傳送至FPGA1，再由FPGA1解串后傳送至FPGA2中，完成LPI雷達信號產(chǎn)生模塊的參數(shù)配置；

(3)根據(jù)配置的參數(shù)，在FPGA2中生成參數(shù)可配置的DDS模塊，通過更改參數(shù)控制字使DDS模塊輸出滿足X86上位機配置參數(shù)的中頻信號數(shù)字量去驅(qū)動DRFM板卡上的DAC1和DAC2，從而輸出LPI雷達中頻300MHz模擬信號；

(4)根據(jù)X86上位機配置的射頻參數(shù)去控制微波前端，將DRFM板卡輸出的中頻300MHz模擬信號經(jīng)過微波前端后上變頻至8-18GHz頻段中設(shè)定的射頻，并由發(fā)射天線將LPI雷達射頻信號輻射出去。

本發(fā)明還可以包括：

1、步驟(2)中DSP作為主控CPU將X86上位機下達的參數(shù)分解后送到FPGA1中，并由FPGA1通過CPCI接口傳至FPGA2中，在FPGA2中完成LPI雷達信號產(chǎn)生模塊的數(shù)字化處理，具體處理過程如下：

(a)根據(jù)FPGA2接收到的配置參數(shù)信息，產(chǎn)生M路并行數(shù)字信號

(b)對產(chǎn)生的M路并行數(shù)字信號進行M點復(fù)數(shù)IDFT運算，輸入信號與輸出信號對應(yīng)關(guān)系：

(c)對M點復(fù)數(shù)DFT模塊輸出的M路信號Y₀(Z)，Y₁(Z)，……Y_M-1(Z)進行多相濾波，M路多相濾波器傳遞函數(shù)分別為其中D為內(nèi)插因子，輸入信號與輸出信號對應(yīng)關(guān)系：

(d)對多相濾波輸出的M路信號Y’₀(Z)，Y’₁(Z)，……，Y’_M-1(Z)進行D倍內(nèi)插，得到內(nèi)插后M路信號Y″₀(Z)，Y″₁(Z)，……，Y″_M-1(Z)，輸入信號與輸出信號對應(yīng)關(guān)系：

(e)對內(nèi)插后M路信號Y″₀(Z)，Y″₁(Z)，……，Y″_M-1(Z)分別進行時延處理，其M路信號Y″₀(Z)，Y″₁(Z)，……，Y″_M-1(Z)對應(yīng)的時延分別為Z^-0，Z^-1，……，Z^-(M-1)，得到M路時延后輸出信號輸入信號與輸出信號對應(yīng)關(guān)系：

(f)對時延后的M路信號進行疊加合成得到最終的輸出信號Y(Z)，

2、當M＝2ⁿ時，M點復(fù)數(shù)DFT運算用M點FFT運算替代，n為正整數(shù)。

本發(fā)明的優(yōu)勢在于：本發(fā)明采用了符合SCA標準的軟件化設(shè)計思路，全部LPI雷達信號產(chǎn)生軟件化功能模塊在FPGA內(nèi)部實現(xiàn)，以全數(shù)字化方法實現(xiàn)了大瞬時帶寬LPI雷達信號產(chǎn)生。滿足SCA標準的軟件化LPI雷達信號產(chǎn)生方法，在不同系統(tǒng)功能及技術(shù)指標改變的基礎(chǔ)上，只需要更改PowerPC軟件化波形建模即可在不掉電的情況下動態(tài)加載FPGA和DSP的可執(zhí)行文件，適應(yīng)不同系統(tǒng)需求。本發(fā)明具有符合軟件通信體系構(gòu)架標準、系統(tǒng)功能可重構(gòu)性強的特點，并具有較強的通用性，適用于軟件化雷達系統(tǒng)應(yīng)用。

附圖說明

圖1為本發(fā)明的硬件結(jié)構(gòu)示意圖；

圖2為本發(fā)明的基帶處理板卡+DRFM板卡結(jié)構(gòu)示意圖；

圖3為本發(fā)明的流程圖；

圖4為本發(fā)明FPGA內(nèi)部LPI雷達信號產(chǎn)生模塊實現(xiàn)框圖；

圖5為本發(fā)明DRFM板卡輸出中頻300MHz的線性調(diào)頻信號；

圖6為本發(fā)明微波前端輸出射頻13.5GHz的線性調(diào)頻信號。

具體實施方式

下面結(jié)合附圖舉例對本發(fā)明做更詳細地描述：

結(jié)合圖1-6，基于SCA的軟件化LPI雷達信號產(chǎn)生裝置包括：發(fā)射天線101、微波前端102、DRFM板卡103、基帶處理板卡104、PowerPC板卡105、X86上位機系統(tǒng)106和CPCI母板107。其中，發(fā)射天線101、微波前端102、DRFM板卡103、基帶處理板卡104、PowerPC板卡105、X86上位機系統(tǒng)106通過CPCI母板107進行數(shù)據(jù)通信、指令傳達。

發(fā)射天線101覆蓋頻率范圍為8-18GHz。

微波前端102為一通道發(fā)射微波前端，內(nèi)部采用了超外差結(jié)構(gòu)三次上變頻。其中，第一級輸入信號中頻300MHz(帶寬500MHz)與2.3GHz固定本振信號進行混頻、濾波后得到2GHz信號(帶寬500MHz)；第二級2GHz信號與10-16GHz的本振信號混頻到8-18GHz信號(帶寬500MHz)。

DRFM板卡103上的FPGA作為主要的數(shù)字處理單元，完成LPI雷達信號產(chǎn)生模塊，輸出中頻300MHz信號給微波前端102。

基帶處理板卡104上的DSP作為主要的數(shù)字處理單元，采用TI公司TMS320C6678D多核處理器，完成上位機指令的傳達與FPGA參數(shù)的主控。

PowerPC板卡105采用了Freescale公司MPC8572雙核處理器，用于信號處理和總線控制管理，PowerPC實時控制單元是SCA平臺的控制核心，其上運行SCA操作環(huán)境。

X86上位機系統(tǒng)106主要實現(xiàn)人機交互界面，通過千兆以太網(wǎng)和PowerPC主控板通信，用于命令字和數(shù)據(jù)傳輸；同時運行SCA建模環(huán)境，負責LPI雷達信號產(chǎn)生系統(tǒng)的SCA建模、管理、調(diào)度、資源分配、波形部署和參數(shù)配置等。

CPCI母板107遵循64bit/33MHz CPCI總線規(guī)范，實現(xiàn)機箱內(nèi)基帶板卡間的數(shù)據(jù)傳輸?shù)取?/p>

圖2給出了本發(fā)明的基帶處理板卡+DRFM板卡結(jié)構(gòu)框圖，LPI雷達信號產(chǎn)生相關(guān)信號處理主要在基帶處理板卡+DRFM板卡上完成。

基帶處理板卡主要包括了Xilinx公司的XC6VLX240T FPGA1和TI公司的TMS320C6678D多核DSP處理器，XC6VLX240T和TMS320C6678D之間采用RapidIO接口進行數(shù)據(jù)通信，采用GPIO接口實現(xiàn)信號控制；TMS320C6678D與外界的通信接口方式為PCIE接口；XC6VLX240T FPGA1與DRFM板卡FPGA2之間采用CPCI接口。

DRFM板卡主要包括了一片Xilinx Virtex-6FPGA2、兩片DAC芯片AD9736、一個50MHz時鐘晶振、一個時鐘鎖相環(huán)芯片AD9516。其中，F(xiàn)PGA2通過CPCI接口接收基帶處理板卡輸入的LPI雷達信號配置參數(shù)信息，在FPGA2內(nèi)部完成LPI雷達信號產(chǎn)生模塊，輸出14bit數(shù)字信號及控制信號給DAC1和DAC2使其輸出端口A和輸出端口B分別輸出兩路模擬300MHz中頻信號；一個CLOCK50MHz晶振為FPGA2提供參考時鐘輸入；FPGA2通過SPI接口去配置一個時鐘鎖相環(huán)芯片AD9516，使其提供一個1.2GHz的采樣時鐘給DAC1和DAC2，AD9516的參考時鐘來自外部時鐘輸入SYS_CLK。

結(jié)合圖3，一種基于SCA的軟件化LPI雷達信號產(chǎn)生裝置及方法，其LPI雷達信號產(chǎn)生方法的具體步驟如下：

步驟1：X86上位機系統(tǒng)對LPI雷達產(chǎn)生信號參數(shù)進行設(shè)置，將控制命令通過PowerPC板卡下發(fā)至DRFM板卡和基帶處理板卡。其中，以線性調(diào)頻信號為例，X86上位機系統(tǒng)進行參數(shù)設(shè)置時，發(fā)射參數(shù)包括了線性調(diào)頻斜率、起始頻率、脈沖寬度、脈沖重復(fù)周期等，微波前端控制參數(shù)包括了射頻輸出頻率、最大輸出功率等。

步驟2：DRFM板卡和基帶處理板卡根據(jù)接收到的LPI雷達信號參數(shù)進行分解，由DSP將參數(shù)信息傳送至FPGA1，再由FPGA1解串后傳送至FPGA2中，完成LPI雷達信號產(chǎn)生模塊的參數(shù)配置；

步驟3：根據(jù)配置的具體參數(shù)，在FPGA2中生成參數(shù)可配置的DDS模塊，通過更改參數(shù)控制字使DDS模塊輸出滿足X86上位機配置參數(shù)的中頻信號數(shù)字量去驅(qū)動DRFM板卡上的DAC1和DAC2，從而輸出LPI雷達中頻300MHz模擬信號；

步驟4：根據(jù)X86上位機配置的射頻參數(shù)去控制微波前端，將DRFM板卡輸出的中頻300MHz模擬信號經(jīng)過微波前端后上變頻至8-18GHz頻段中設(shè)定的射頻，并由發(fā)射天線將LPI雷達射頻信號輻射出去。

結(jié)合圖4，一種基于SCA的軟件化LPI雷達信號產(chǎn)生裝置及方法，其核心處理單元是利用了DRFM板卡上的FPGA2和基帶處理板卡上的DSP，其中DSP作為主控CPU將X86上位機下達的參數(shù)分解后送到FPGA1中，并由FPGA1通過CPCI接口傳至FPGA2中，在FPGA2中完成LPI雷達信號產(chǎn)生模塊的數(shù)字化處理，具體處理過程如下：

步驟1：根據(jù)FPGA2接收到的配置參數(shù)信息，產(chǎn)生M路并行數(shù)字信號

步驟2：對產(chǎn)生的M路并行數(shù)字信號進行M點復(fù)數(shù)IDFT運算，其中當M＝2ⁿ(n為正整數(shù))時，M點復(fù)數(shù)IDFT運算可以用M點IFFT運算替代，提高了運算速度；輸入信號與輸出信號對應(yīng)關(guān)系：

步驟3：對M點復(fù)數(shù)DFT模塊輸出的M路信號Y₀(Z)，Y₁(Z)，……Y_M-1(Z)進行多相濾波，M路多相濾波器傳遞函數(shù)分別為其中D為內(nèi)插因子，輸入信號與輸出信號對應(yīng)關(guān)系：

步驟4：對多相濾波輸出的M路信號Y’₀(Z)，Y’₁(Z)，……，Y’_M-1(Z)進行D倍內(nèi)插，得到內(nèi)插后M路信號Y″₀(Z)，Y″₁(Z)，……，Y″_M-1(Z)，輸入信號與輸出信號對應(yīng)關(guān)系：

步驟5：對內(nèi)插后M路信號Y″₀(Z)，Y″₁(Z)，……，Y″_M-1(Z)分別進行時延處理，其M路信號Y″₀(Z)，Y″₁(Z)，……，Y″_M-1(Z)對應(yīng)的時延分別為Z^-0，Z^-1，……，Z^-(M-1)，得到M路時延后輸出信號輸入信號與輸出信號對應(yīng)關(guān)系：

步驟6：對時延后的M路信號進行疊加合成得到最終的輸出信號Y(Z)_，

圖5為本發(fā)明的DRFM板卡輸出中頻300MHz的線性調(diào)頻信號，通過對X86上位機系統(tǒng)進行發(fā)射參數(shù)設(shè)置，可以對本發(fā)明中具體實施的內(nèi)容進行測試，其中發(fā)射信號類型為線性調(diào)頻信號，調(diào)制斜率為16MHz/us，起始頻率為260MHz，脈沖寬度5us，脈沖重復(fù)周期200us；

圖6為本發(fā)明的微波前端輸出射頻13.5GHz的線性調(diào)頻信號，通過對X86上位機系統(tǒng)進行微波通道參數(shù)設(shè)置，可以對本發(fā)明中具體實施的內(nèi)容進行測試，其中射頻輸出頻率為13.5GHz，輸出功率為-20dBm。

本發(fā)明突出了SCA的軟件化設(shè)計思想，用戶可以針對不同系統(tǒng)功能、參數(shù)要求的改變，提前完成底層功能軟件的設(shè)計，在無需關(guān)機掉電的情況下即可實現(xiàn)不同系統(tǒng)功能之間的切換與加載，滿足可重構(gòu)系統(tǒng)功能的需求。