本發(fā)明涉及電子技術(shù)。
背景技術(shù)：
：隨著現(xiàn)代社會信息化程度的不斷提高，信息安全也越來越受到人們的重視。與此同時，伴隨著集成電路技術(shù)的不斷發(fā)展，密碼芯片作為保障信息安全的一種重要手段已經(jīng)應(yīng)用到有關(guān)國計(jì)民生的各個方面。密碼芯片因能保護(hù)一些機(jī)密信息不被竊取而變得越來越重要，但其安全性受到的挑戰(zhàn)也越來越多。近年來，在各種加密算法和加密技術(shù)不斷發(fā)展的同時，各種針對密碼芯片的攻擊方法和措施也層出不窮。但總的來說可以分為兩大類：非侵入式攻擊和侵入式攻擊。非侵入式攻擊是指在不破壞芯片的情況下，通過測試芯片工作時的旁路信息并通過一些數(shù)學(xué)的統(tǒng)計(jì)分析得到密鑰等機(jī)密信息，比較常見的有功耗分析技術(shù)、電磁分析技術(shù)等；而侵入式攻擊則是指通過解剖、拍照等逆向分析手段來獲取芯片的版圖和電路設(shè)計(jì)，從而獲得所需信息，這種攻擊方式會破壞芯片的完整性。侵入式攻擊由于能獲得更完整的芯片信息，因此防止侵入式攻擊的芯片加密技術(shù)越來越受到重視。常見的方法是在芯片中設(shè)置一定的措施，即使芯片被竊取，攻擊者也無法通過侵入式攻擊的方式獲取里面的機(jī)密信息。比較常見的物理防護(hù)方法包括芯片的鈍化層采用易受強(qiáng)酸腐蝕的材料、打亂芯片內(nèi)部一些模塊的排序、在芯片中設(shè)置金屬的防護(hù)層等，但是這些方法都不太理想，主要都是利用純粹的物理或化學(xué)手段來保護(hù)芯片的安全。而物理不可克隆函數(shù)(physicalunclonablefunction，PUF)的提出為保護(hù)密碼芯片的物理安全提供了一種新的有效方法。PUF最早于2001年由Pappu提出，他使用一個透明的晶圓作為物理單向函數(shù)，以激光束作為激勵，把由干涉條紋得到的一組固定長度的比特值作為響應(yīng)，通過改變激光束的波長和發(fā)射角得到不同的激勵響應(yīng)對。PUF具有以下特點(diǎn)：1.PUF基于芯片中的物理系統(tǒng)在生產(chǎn)過程中所產(chǎn)生的差別，該差別無法在生產(chǎn)時予以控制；2.給PUF一個激勵，就能得到一個響應(yīng)，不同的激勵能夠得出不同的響應(yīng)，并且響應(yīng)不能通過激勵預(yù)測，具有隨機(jī)性；3.不同芯片中相同結(jié)構(gòu)的PUF，對于相同的激勵，可得到不同的響應(yīng)；4.解剖芯片時，PUF也會同時遭到破壞，即使攻擊者得到了PUF的結(jié)構(gòu)，并復(fù)制到另外的芯片中，對于同一激勵也得不到相同的響應(yīng)。基于上述特點(diǎn)，PUF在信息安全領(lǐng)域具有良好的發(fā)展前景。目前，比較有代表性的有光學(xué)PUF、硅PUF以及基于涂層的PUF等，并且PUF在FPGA中IP核的保護(hù)方面已經(jīng)有了更深入的應(yīng)用。技術(shù)實(shí)現(xiàn)要素：本發(fā)明所要解決的技術(shù)問題是，提供一種芯片防偽電路，利用生產(chǎn)環(huán)節(jié)中的隨機(jī)性因素實(shí)現(xiàn)良好的防偽效果。本發(fā)明解決所述技術(shù)問題采用的技術(shù)方案是，芯片防偽電路，其特征在于，包括下述部分：第一校驗(yàn)單元，其測試電壓輸入端連接第一MOS管的輸入端，第一MOS管的輸出端A1作為測試電壓的第一輸出端，第一檢測信號輸入端A2通過第一電荷敏感前置放大器接第一比較器的一個輸入端，第一比較器的另一個輸入端接參考閾值電壓輸入，第一比較器的輸出端作為第一校驗(yàn)單元的輸出端接仲裁器的一個輸入端，第一比較器的輸出端還通過緩沖器接第一MOS管的控制端；第二校驗(yàn)單元，其測試電壓輸入端連接第二MOS管的輸入端，第二MOS管的輸出端B1作為測試電壓的第二輸出端，第二檢測信號輸入端B2通過第二電荷敏感前置放大器接第二比較器的一個輸入端，第二比較器的另一個輸入端接參考閾值電壓輸入，第二比較器的輸出端作為第二校驗(yàn)單元的輸出端接仲裁器的第二個輸入端，第二比較器的輸出端還通過緩沖器接第二MOS管的控制端；仲裁器的輸出端為芯片防偽電路的輸出端。所述第一電荷敏感前置放大器包括第一運(yùn)放、第一輸入電容和第一反饋電容，第一運(yùn)放的一個輸入端作為第一電荷敏感前置放大器的輸入端通過第一輸入電容接地，還通過第一反饋電容接第一運(yùn)放的輸出端，第一運(yùn)放的輸出端為第一電荷敏感前置放大器的輸出端；所述第二電荷敏感前置放大器包括第二運(yùn)放、第二輸入電容和第二反饋電容，第二運(yùn)放的一個輸入端作為第二電荷敏感前置放大器的輸入端通過第二輸入電容接地，還通過第二反饋電容接第二運(yùn)放的輸出端，第二運(yùn)放的輸出端為第二電荷敏感前置放大器的輸出端。所述第一MOS管和第二MOS管為PMOS管。本發(fā)明具有下述特點(diǎn)：1、PUF基于芯片中的物理系統(tǒng)在生產(chǎn)過程中所產(chǎn)生的差別，該差別無法在生產(chǎn)時予以控制，因此本發(fā)明具有良好的防偽效果。TDDB效應(yīng)的本質(zhì)是由于施加電應(yīng)力的過程中，MOS管氧化層內(nèi)產(chǎn)生并積聚了缺陷(陷阱)的緣故。由于芯片在生產(chǎn)制造過程中工藝的差異，導(dǎo)致不同的芯片內(nèi)部MOS管氧化層內(nèi)的缺陷(陷阱)不同，并且該差別無法在生產(chǎn)中予以控制。2、給PUF一個激勵，就能得到一個響應(yīng)，不同的激勵能夠得出不同的響應(yīng)，并且響應(yīng)不能通過激勵預(yù)測，具有隨機(jī)性。TDDB效應(yīng)的測試激勵為電壓和溫度應(yīng)力，響應(yīng)則為電流。溫度恒定時，一個電壓激勵對應(yīng)一個大小范圍穩(wěn)定的漏電流(響應(yīng))，對于A,B氧化層而言，施加不同的電壓激勵會得到不同大小的漏電流(響應(yīng))，且漏電流轉(zhuǎn)換放大的輸出電壓到達(dá)閾值電壓的先后不可預(yù)測，即比較器輸出兩條路徑的信號上升沿具有隨機(jī)性，不可進(jìn)行預(yù)測。3、不同芯片中相同結(jié)構(gòu)的PUF，對于相同的激勵，可得到不同的響應(yīng)。不同芯片由于工藝差異，氧化層中的缺陷不同，因此在相同的應(yīng)力電壓下得到的漏電流不同，因此得到的放大電壓增加到閾值電壓的時間不同，即比較器輸出高電平的時間不同，則最后仲裁器所得的響應(yīng)不同。本發(fā)明的PUF結(jié)構(gòu)可內(nèi)嵌入集成電路芯片中，通過芯片出廠時完成一次不同電壓下的測試，將仲裁器的數(shù)據(jù)結(jié)果保存于數(shù)據(jù)庫中，形成該芯片唯一的ID。驗(yàn)證時，只需再次進(jìn)行測試，將所得數(shù)據(jù)與數(shù)據(jù)庫中進(jìn)行對比即可。附圖說明圖1是實(shí)施例的電路圖。圖2是與本發(fā)明連接的芯片內(nèi)的部分電路圖。圖3是仲裁器的原理圖(輸出為0)。圖4是仲裁器的原理圖(輸出為1)。具體實(shí)施方式參見圖1，本發(fā)明的電路包括：第一校驗(yàn)單元，其測試電壓輸入端連接第一MOS管的輸入端，第一MOS管的輸出端A1作為測試電壓的第一輸出端，第一檢測信號輸入端A2通過第一電荷敏感前置放大器接第一比較器的一個輸入端，第一比較器的另一個輸入端接參考閾值電壓輸入，第一比較器的輸出端作為第一校驗(yàn)單元的輸出端接仲裁器的一個輸入端，第一比較器的輸出端還通過緩沖器接第一MOS管的控制端；第二校驗(yàn)單元，其測試電壓輸入端連接第二MOS管的輸入端，第二MOS管的輸出端B1作為測試電壓的第二輸出端，第二檢測信號輸入端B2通過第二電荷敏感前置放大器接第二比較器的一個輸入端，第二比較器的另一個輸入端接參考閾值電壓輸入，第二比較器的輸出端作為第二校驗(yàn)單元的輸出端接仲裁器的第二個輸入端，第二比較器的輸出端還通過緩沖器接第二MOS管的控制端；仲裁器的輸出端為芯片防偽電路的輸出端。所述第一電荷敏感前置放大器包括第一運(yùn)放、第一輸入電容和第一反饋電容，第一運(yùn)放的一個輸入端作為第一電荷敏感前置放大器的輸入端通過第一輸入電容接地，還通過第一反饋電容接第一運(yùn)放的輸出端，第一運(yùn)放的輸出端為第一電荷敏感前置放大器的輸出端；所述第二電荷敏感前置放大器包括第二運(yùn)放、第二輸入電容和第二反饋電容，第二運(yùn)放的一個輸入端作為第二電荷敏感前置放大器的輸入端通過第二輸入電容接地，還通過第二反饋電容接第二運(yùn)放的輸出端，第二運(yùn)放的輸出端為第二電荷敏感前置放大器的輸出端。所述第一MOS管和第二MOS管為PMOS管。更具體的說明如下：TDDB(timedependentdielectricbreakdown)效應(yīng)，又叫經(jīng)時擊穿效應(yīng)。是半導(dǎo)體可靠性研究中常見的效應(yīng)之一，通過對MOS管的氧化介質(zhì)層加以一定的電壓，溫度等應(yīng)力，經(jīng)過一段時間后，出現(xiàn)氧化膜擊穿的現(xiàn)象。同時，伴隨著氧化膜的擊穿，會有突變的電流產(chǎn)生，本文所述結(jié)構(gòu)主要利用TDDB效應(yīng)出現(xiàn)之前的漏電流。通過探針實(shí)驗(yàn)測試特定溫度特定電壓下10組數(shù)據(jù)可知，氧化層厚度、面積相同的MOS管，在一定的電壓應(yīng)力下，在氧化膜擊穿之前的電流大小保持一個穩(wěn)定的范圍，表1所示測試溫度為25度時漏電流的情況：測試電壓氧化層漏電流最小值氧化層漏電流最大值3.5V4.4pA1.1nA4V1nA2.5nA4.5V5.8nA20nA5V33nA80nA可構(gòu)建如圖1所示的硅PUF結(jié)構(gòu)。該P(yáng)UF電路結(jié)構(gòu)由三部分組成，分別是由輸入電容Cr，運(yùn)算放大器以及反饋電容Cf構(gòu)成的電荷敏感前置放大器；由比較器，緩沖器，PMOS開關(guān)構(gòu)成的邏輯控制電路；由仲裁器實(shí)現(xiàn)的仲裁輸出電路。本實(shí)施方式中，與本發(fā)明的電路連接的部分芯片電路(A、B部分)如圖2，為芯片內(nèi)的電阻和柵電容的串聯(lián)。關(guān)于電荷敏感前置放大器：由于TDDB效應(yīng)之前的漏電流大小在PA級或者NA級，一般的模擬放大電路捕捉不到如此精細(xì)的電流，因此選用核物理學(xué)中測試微弱電荷信號的低噪聲、高增益的電荷敏感放大器對漏電流進(jìn)行獲取和放大處理。在滿足運(yùn)算放大器增益|K|>>1的情況下，輸入輸出滿足如下關(guān)系：Vout＝Cr·Vin/Cf因此只要滿足運(yùn)算放大器的增益要求，同時設(shè)定合適的Cr，Cf即可實(shí)現(xiàn)微弱電流到電壓的轉(zhuǎn)化。邏輯控制電路:由電荷敏感前置放大器放大的輸出信號幅度會隨著時間不斷增加(氧化層里的漏電流在逐步變大)，當(dāng)該電壓增大到比較器的閾值電壓VT時，比較器輸出信號翻轉(zhuǎn)，由低電平轉(zhuǎn)為高電平(1)輸出，并且通過緩沖器作用于PMOS開關(guān)，將應(yīng)力電壓關(guān)閉，實(shí)現(xiàn)電路保護(hù)功能。同時比較器輸出的高電平脈沖信號將會傳遞到下一級的仲裁器。比較器高電平的脈沖寬度由緩沖器決定。閾值電壓的確定由實(shí)驗(yàn)室測試的TDDB漏電流大小范圍以及擊穿時間數(shù)據(jù)共同確定，需保證氧化層A與B在擊穿之前斷開測試電壓，完成仲裁器的判決。參見圖3、4，當(dāng)上方路徑信號上升沿先傳到仲裁器，則輸出0；反之則輸出1。當(dāng)前第1頁1 2 3