本發(fā)明屬組合導(dǎo)航技術(shù)領(lǐng)域，具體涉及一種GPS/SINS組合導(dǎo)航系統(tǒng)時(shí)間同步方法。

背景技術(shù)：

GPS/SINS組合導(dǎo)航系統(tǒng)可以在長時(shí)間內(nèi)提供高精度的導(dǎo)航數(shù)據(jù)。通過將兩種導(dǎo)航系統(tǒng)輸出的數(shù)據(jù)進(jìn)行數(shù)據(jù)融合，可以彌補(bǔ)慣性導(dǎo)航誤差積累和GPS導(dǎo)航受環(huán)境限制的缺點(diǎn)。而在進(jìn)行數(shù)據(jù)融合時(shí)，必須保證從IMU和GPS接收機(jī)接收到的數(shù)據(jù)在時(shí)間上是同步的。所以，解決來自兩個(gè)不同子系統(tǒng)之間的數(shù)據(jù)時(shí)間同步對于設(shè)計(jì)GPS/SINS組合導(dǎo)航系統(tǒng)來說非常重要。而GPS和SINS是兩個(gè)不同的子系統(tǒng)，SINS中IMU有專門的時(shí)鐘，但在導(dǎo)航過程中由于溫度特性等因素的影響，IMU時(shí)鐘會(huì)出現(xiàn)漂移；GPS采用世界協(xié)調(diào)時(shí)UTC時(shí)間，并且兩者的數(shù)據(jù)更新頻率也不一樣，GPS的更新頻率通常為1Hz,而SINS的更新頻率一般大于20Hz,二者的導(dǎo)航信息在時(shí)間上不同步。為了解決二者在時(shí)間上的同步問題，一般是通過復(fù)雜的硬件電路或高性能的導(dǎo)航計(jì)算機(jī)來實(shí)現(xiàn)，雖然，這種時(shí)間同步方法可以得到較高的同步精度，但該方法硬件設(shè)計(jì)復(fù)雜，導(dǎo)致可靠性降低，成本提高，不具有廣泛實(shí)用性。目前軟硬件結(jié)合的時(shí)間同步方法常采用1PPS脈沖觸發(fā)CPU中斷，獲得同步時(shí)間差和時(shí)標(biāo)差，然后通過插值處理或多項(xiàng)式擬合，得到在GPS的1PPS時(shí)間點(diǎn)上的SINS同步數(shù)據(jù)。這種采用中斷方式獲得同步時(shí)間和時(shí)標(biāo)差的方法避免了由于SINS頻標(biāo)漂移所引入的誤差，比直接遞推時(shí)標(biāo)差的精度高，這種方法的缺點(diǎn)是占用較多的CPU時(shí)間，而且動(dòng)態(tài)性越大，同步精度越低。中國專利申請200710119971.8所述的一種SDINS/GPS組合導(dǎo)航系統(tǒng)時(shí)間同步及同步數(shù)據(jù)提取方法，以1PPS秒脈沖為基準(zhǔn)，生成IMU采樣時(shí)鐘，通過FPGA中的計(jì)數(shù)器對IMU采樣次數(shù)進(jìn)行計(jì)數(shù)，實(shí)現(xiàn)IMU采樣與GPS數(shù)據(jù)的同步。但這兩種方法都沒有考慮GPS數(shù)據(jù)通訊延遲時(shí)間，限制了同步精度和實(shí)時(shí)性，因此有必要提出改進(jìn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的技術(shù)問題：提供一種GPS/SINS組合導(dǎo)航系統(tǒng)時(shí)間同步方法，針對GPS/SINS組合導(dǎo)航系統(tǒng)數(shù)據(jù)融合時(shí)，必須保證來自兩個(gè)子系統(tǒng)的數(shù)據(jù)時(shí)間同步的問題，提供一種GPS/SINS組合導(dǎo)航系統(tǒng)時(shí)間同步方法，該方法時(shí)間同步精度高，實(shí)時(shí)性好，可消除不同數(shù)據(jù)源進(jìn)行融合時(shí)由于時(shí)間不同步造成的誤差，提高組合導(dǎo)航系統(tǒng)的姿態(tài)、速度和位置等狀態(tài)量的最優(yōu)估計(jì)值。

本發(fā)明采用的技術(shù)方案：一種GPS/SINS組合導(dǎo)航系統(tǒng)時(shí)間同步方法，包括下述步驟：

1)以GPS接收機(jī)的1PPS秒脈沖為時(shí)間同步基準(zhǔn)，以FPGA的系統(tǒng)時(shí)鐘T_B作為時(shí)基標(biāo)準(zhǔn),分頻產(chǎn)生IMU采樣時(shí)鐘T_s，通過FPGA中計(jì)數(shù)器1對IMU采樣次數(shù)進(jìn)行計(jì)數(shù)，實(shí)現(xiàn)IMU數(shù)據(jù)采樣與1PPS的同步，即實(shí)現(xiàn)IMU與GPS數(shù)據(jù)同步，其中，采用FPGA器件實(shí)現(xiàn)時(shí)間同步硬件電路，采用DSP進(jìn)行軟件同步，DSP以外部中斷方式通過EMIF接口與FPGA中的雙口RAM通信讀取IMU采集數(shù)據(jù)和GPS數(shù)據(jù)，其中，所述硬件電路由FPGA、DSP、配置電路和時(shí)鐘發(fā)生電路組成；

2)每次IMU數(shù)據(jù)采樣完畢，將采樣計(jì)數(shù)值以及IMU數(shù)據(jù)存入FPGA雙口RAM固定地址中，并產(chǎn)生中斷信號1到DSP，DSP響應(yīng)外部中斷，通過EMIF接口讀取當(dāng)前時(shí)刻IMU數(shù)據(jù)包；

3)利用FPGA中的計(jì)數(shù)器2采集GPS串口通訊延遲時(shí)間，以系統(tǒng)時(shí)鐘T_B為基頻，F(xiàn)PGA接收到1PPS信號的上升沿時(shí)觸發(fā)FPGA計(jì)數(shù)器2，在FPGA中通過串口接收邏輯接收GPS數(shù)據(jù)，接收到串口最后一個(gè)字節(jié)時(shí)，計(jì)數(shù)器2停止計(jì)數(shù)，保存當(dāng)前GPS采樣數(shù)據(jù)和計(jì)數(shù)器2計(jì)數(shù)值到雙口RAM固定地址中，并產(chǎn)生中斷信號2到DSP，DSP響應(yīng)外部中斷，通過EMIF接口讀取當(dāng)前時(shí)刻GPS數(shù)據(jù)包；

4)基于SINS的輸出變化量在短時(shí)間內(nèi)是精確的基本原理，用SINS在通訊延遲時(shí)間的變化量外推計(jì)算GPS通訊結(jié)束時(shí)輸出值，以同步后SINS解算結(jié)果和GPS通訊結(jié)束時(shí)輸出值，作為觀測值進(jìn)行數(shù)據(jù)融合和相應(yīng)的校正。

上述步驟1)中，以GPS接收機(jī)的1PPS秒脈沖為基準(zhǔn)，在FPGA內(nèi)，通過硬件描述語言Verilog HDL分頻生成周期為1秒，占空比為50％的周期信號T_1s。

上述步驟3)中，根據(jù)SINS輸出頻率要求，確定IMU采樣時(shí)鐘周期，當(dāng)接收到1PPS脈沖信號后，在T_1s上升沿時(shí)，以FPGA的系統(tǒng)時(shí)鐘T_B作為時(shí)基標(biāo)準(zhǔn),分頻產(chǎn)生IMU采樣時(shí)鐘T_s，實(shí)現(xiàn)IMU數(shù)據(jù)采樣與1PPS采樣時(shí)間同步，從而實(shí)現(xiàn)IMU數(shù)據(jù)與GPS數(shù)據(jù)同步；當(dāng)未接收到GPS輸出的1PPS脈沖時(shí)，IMU采樣時(shí)鐘T_s由FPGA的系統(tǒng)時(shí)鐘T_B產(chǎn)生，繼續(xù)IMU數(shù)據(jù)采集，在重新接收到GPS的1PPS脈沖時(shí)，T_1s為正常的周期信號，IMU數(shù)據(jù)采樣時(shí)鐘T_s在整秒點(diǎn)與GPS脈沖信號1PPS對齊，實(shí)現(xiàn)IMU數(shù)據(jù)采樣與1PPS的再次同步，也即實(shí)現(xiàn)IMU與GPS數(shù)據(jù)同步。

上述步驟2)中，通過FPGA中計(jì)數(shù)器1對每一路IMU采樣次數(shù)進(jìn)行計(jì)數(shù)，在T_1s整個(gè)周期內(nèi)，通過采樣計(jì)數(shù)器1對T_s上升沿計(jì)數(shù)，記錄每秒內(nèi)IMU采樣次數(shù)，計(jì)數(shù)器1在下一個(gè)T_1s上升沿時(shí)復(fù)位，在每完成一次IMU采樣時(shí)，將IMU采樣數(shù)據(jù)、當(dāng)前采樣計(jì)數(shù)值存為一個(gè)數(shù)據(jù)包，將該數(shù)據(jù)包存于FPGA的雙口RAM固定地址中，每次采樣完成觸發(fā)中斷1到DSP。

本發(fā)明與現(xiàn)有技術(shù)相比的優(yōu)點(diǎn)：

1、以GPS接收機(jī)的1PPS秒脈沖為時(shí)間同步基準(zhǔn)，以FPGA的系統(tǒng)時(shí)鐘T_B作為時(shí)基標(biāo)準(zhǔn),分頻產(chǎn)生IMU采樣時(shí)鐘T_s，通過FPGA中計(jì)數(shù)器1對IMU采樣次數(shù)進(jìn)行計(jì)數(shù)，實(shí)現(xiàn)IMU數(shù)據(jù)采樣與1PPS的同步；

2、GPS數(shù)據(jù)采用RS232串口通信，存在著時(shí)間延遲問題，本方案利用FPGA中的計(jì)數(shù)器2采集GPS串口通訊延遲時(shí)間；

3、本方案基于外推法計(jì)算GPS通訊結(jié)束時(shí)輸出值，其基本原理是認(rèn)為SINS的輸出變化量在短時(shí)間內(nèi)是精確的，用SINS在通訊延遲時(shí)間的變化量外推GPS的輸出；

4、本方案以硬件同步為基礎(chǔ)，軟件同步輔助，所用到的硬件環(huán)境全部由一片F(xiàn)PGA開發(fā)板來實(shí)現(xiàn)，所有時(shí)間同步功能通過VerilogHDL硬件編程語言，實(shí)現(xiàn)IMU數(shù)據(jù)與GPS數(shù)據(jù)在整秒時(shí)刻同步；軟件同步中解決了由于GPS數(shù)據(jù)串口通信延遲，導(dǎo)致GPS數(shù)據(jù)輸出不精確，限制同步精度的問題。

附圖說明

圖1為本發(fā)明原理框圖；

圖2為本發(fā)明同步是序圖。

具體實(shí)施方式

下面結(jié)合附圖1、2描述本發(fā)明的一種實(shí)施例：一種GPS/SINS組合導(dǎo)航系統(tǒng)時(shí)間同步方法，

1)以GPS接收機(jī)的1PPS秒脈沖為時(shí)間同步基準(zhǔn)，以FPGA的系統(tǒng)時(shí)鐘T_B作為時(shí)基標(biāo)準(zhǔn),分頻產(chǎn)生IMU采樣時(shí)鐘T_s，通過FPGA中計(jì)數(shù)器1對IMU采樣次數(shù)進(jìn)行計(jì)數(shù)，實(shí)現(xiàn)IMU數(shù)據(jù)采樣與1PPS的同步，即實(shí)現(xiàn)IMU與GPS數(shù)據(jù)同步，具體說，以GPS接收機(jī)的1PPS秒脈沖為基準(zhǔn)，在FPGA內(nèi)，通過硬件描述語言Verilog HDL分頻生成周期為1秒，占空比為50％的周期信號T_1s，其中，采用FPGA器件實(shí)現(xiàn)時(shí)間同步硬件電路，采用DSP進(jìn)行軟件同步，DSP以外部中斷方式通過EMIF接口與FPGA中的雙口RAM通信讀取IMU采集數(shù)據(jù)和GPS數(shù)據(jù)，其中，所述硬件電路由FPGA、DSP、配置電路和時(shí)鐘發(fā)生電路組成；

2)每次IMU數(shù)據(jù)采樣完畢，將采樣計(jì)數(shù)值以及IMU數(shù)據(jù)存入FPGA雙口RAM固定地址中，并產(chǎn)生中斷信號1到DSP，DSP響應(yīng)外部中斷，通過EMIF接口讀取當(dāng)前時(shí)刻IMU數(shù)據(jù)包；具體說，通過FPGA中計(jì)數(shù)器1對每一路IMU采樣次數(shù)進(jìn)行計(jì)數(shù)，在T_1s整個(gè)周期內(nèi)，通過采樣計(jì)數(shù)器1對T_s上升沿計(jì)數(shù)，記錄每秒內(nèi)IMU采樣次數(shù)，計(jì)數(shù)器1在下一個(gè)T_1s上升沿時(shí)復(fù)位，在每完成一次IMU采樣時(shí)，將IMU采樣數(shù)據(jù)、當(dāng)前采樣計(jì)數(shù)值存為一個(gè)數(shù)據(jù)包，將該數(shù)據(jù)包存于FPGA的雙口RAM固定地址中，每次采樣完成觸發(fā)中斷1到DSP。

3)利用FPGA中的計(jì)數(shù)器2采集GPS串口通訊延遲時(shí)間，以系統(tǒng)時(shí)鐘T_B為基頻，F(xiàn)PGA接收到1PPS信號的上升沿時(shí)觸發(fā)FPGA計(jì)數(shù)器2，在FPGA中通過串口接收邏輯接收GPS數(shù)據(jù)，接收到串口最后一個(gè)字節(jié)時(shí)，計(jì)數(shù)器2停止計(jì)數(shù)，保存當(dāng)前GPS采樣數(shù)據(jù)和計(jì)數(shù)器2計(jì)數(shù)值到雙口RAM固定地址中，并產(chǎn)生中斷信號2到DSP，DSP響應(yīng)外部中斷，通過EMIF接口讀取當(dāng)前時(shí)刻GPS數(shù)據(jù)包；具體說，根據(jù)SINS輸出頻率要求，確定IMU采樣時(shí)鐘周期，當(dāng)接收到1PPS脈沖信號后，在T_1s上升沿時(shí)，以FPGA的系統(tǒng)時(shí)鐘T_B作為時(shí)基標(biāo)準(zhǔn),分頻產(chǎn)生IMU采樣時(shí)鐘T_s，實(shí)現(xiàn)IMU數(shù)據(jù)采樣與1PPS采樣時(shí)間同步，從而實(shí)現(xiàn)IMU數(shù)據(jù)與GPS數(shù)據(jù)同步；當(dāng)未接收到GPS輸出的1PPS脈沖時(shí)，IMU采樣時(shí)鐘T_s由FPGA的系統(tǒng)時(shí)鐘T_B產(chǎn)生，繼續(xù)IMU數(shù)據(jù)采集，在重新接收到GPS的1PPS脈沖時(shí)，T_1s為正常的周期信號，IMU數(shù)據(jù)采樣時(shí)鐘T_s在整秒點(diǎn)與GPS脈沖信號1PPS對齊，實(shí)現(xiàn)IMU數(shù)據(jù)采樣與1PPS的再次同步，也即實(shí)現(xiàn)IMU與GPS數(shù)據(jù)同步。

4)基于SINS的輸出變化量在短時(shí)間內(nèi)是精確的基本原理，用SINS在通訊延遲時(shí)間的變化量外推計(jì)算GPS通訊結(jié)束時(shí)輸出值，以同步后SINS解算結(jié)果和GPS通訊結(jié)束時(shí)輸出值，作為觀測值進(jìn)行數(shù)據(jù)融合和相應(yīng)的校正。

本發(fā)明方法具體步驟如下：

第一步：以GPS接收機(jī)的1PPS秒脈沖為基準(zhǔn)，在FPGA內(nèi)，通過硬件描述語言Verilog HDL分頻生成周期為1秒，占空比為50％的周期信號，圖2為本發(fā)明的同步時(shí)序圖，其中T_1s即為周期1秒，占空比為50％的周期信號。

第二步：根據(jù)SINS輸出頻率要求，確定IMU采樣時(shí)鐘周期。當(dāng)接收到1PPS脈沖信號后，在T_1s上升沿時(shí)，以FPGA的系統(tǒng)時(shí)鐘T_B作為時(shí)基標(biāo)準(zhǔn),分頻產(chǎn)生IMU采樣時(shí)鐘T_s，實(shí)現(xiàn)IMU數(shù)據(jù)采樣與1PPS采樣時(shí)間同步，從而實(shí)現(xiàn)IMU數(shù)據(jù)與GPS數(shù)據(jù)同步。當(dāng)未接收到GPS輸出的1PPS脈沖時(shí)，IMU采樣時(shí)鐘T_s由FPGA的系統(tǒng)時(shí)鐘T_B產(chǎn)生，繼續(xù)IMU數(shù)據(jù)采集，在重新接收到GPS的1PPS脈沖時(shí)，T_1s為正常的周期信號，IMU數(shù)據(jù)采樣時(shí)鐘T_s在整秒點(diǎn)與GPS脈沖信號1PPS對齊，實(shí)現(xiàn)IMU數(shù)據(jù)采樣與1PPS的再次同步，也即實(shí)現(xiàn)IMU與GPS數(shù)據(jù)同步。

第三步：通過FPGA中計(jì)數(shù)器1對每一路IMU采樣次數(shù)進(jìn)行計(jì)數(shù)，在T_1s整個(gè)周期內(nèi)，通過采樣計(jì)數(shù)器1對T_s上升沿計(jì)數(shù)，記錄每秒內(nèi)IMU采樣次數(shù)，計(jì)數(shù)器1在下一個(gè)T_1s上升沿時(shí)復(fù)位。在每完成一次IMU采樣時(shí)，將IMU采樣數(shù)據(jù)、當(dāng)前采樣計(jì)數(shù)值存為一個(gè)數(shù)據(jù)包，將該數(shù)據(jù)包存于FPGA的雙口RAM固定地址中，每次采樣完成觸發(fā)中斷1到DSP。

第四步：GPS數(shù)據(jù)通訊延遲時(shí)間T_GPS的計(jì)算，GPS數(shù)據(jù)1秒接收1次，接收數(shù)據(jù)相對1PPS有延遲時(shí)間，延遲時(shí)間T_GPS包括串口響應(yīng)時(shí)間T_d和數(shù)據(jù)接收時(shí)間T_r。T_d可通過測量得到，但存在測量誤差；T_r可根據(jù)串口接收字節(jié)數(shù)和波特率計(jì)算，但T_r與接收數(shù)據(jù)長短有關(guān)。

本發(fā)明利用FPGA中的計(jì)數(shù)器2對GPS串口通訊延遲時(shí)間計(jì)數(shù)，得到的計(jì)數(shù)值即為延遲時(shí)間T_GPS。以系統(tǒng)時(shí)鐘T_B為基頻，接收到1PPS信號的上升沿時(shí)觸發(fā)計(jì)數(shù)器2，接收到GPS串口最后一個(gè)字節(jié)時(shí)，計(jì)數(shù)器2停止計(jì)數(shù)，保存當(dāng)前GPS采樣數(shù)據(jù)和計(jì)數(shù)器2計(jì)數(shù)值到雙口RAM固定地址中，并產(chǎn)生中斷信號2到DSP，DSP響應(yīng)外部中斷，通過EMIF接口讀取當(dāng)前時(shí)刻GPS數(shù)據(jù)包。

第五步：基于外推法計(jì)算GPS通訊結(jié)束時(shí)輸出值，其基本原理是認(rèn)為SINS的輸出變化量在短時(shí)間內(nèi)是精確的，用SINS在通訊延遲時(shí)間的變化量外推GPS的輸出。簡要處理步驟如下：

記第i個(gè)1PPS脈沖到來的時(shí)刻T_pi，GPS通訊結(jié)束時(shí)間為T_pi+T_GPS，

通訊延遲時(shí)間為T_GPS。

1)每一次IMU數(shù)據(jù)采樣完成后，發(fā)送中斷信號1到DSP，DSP讀取存儲(chǔ)在雙口RAM中的IMU采樣數(shù)據(jù)和采樣計(jì)數(shù)值1，調(diào)用捷聯(lián)慣導(dǎo)算法，計(jì)算當(dāng)前姿態(tài)、速度和位置，并將1PPS秒脈沖內(nèi)所有位置和速度存儲(chǔ)；

2)1PPS脈沖信號內(nèi)，GPS數(shù)據(jù)采樣完成后，發(fā)送中斷信號2到DSP，DSP讀取存儲(chǔ)在雙口RAM中的GPS數(shù)據(jù)和采樣計(jì)數(shù)值2。將得到的GPS采樣計(jì)數(shù)值2與IMU采樣計(jì)數(shù)值1比對，計(jì)數(shù)值1和計(jì)數(shù)值2相同的IMU慣性解算值作為T_pi+T_GPS時(shí)刻的SINS解算的位置和速度值。

3)T_pi+T_GPS時(shí)刻SINS的解算結(jié)果與1PPS上升沿到來時(shí)的T_pi時(shí)刻SINS的解算結(jié)果相減，得到1PPS內(nèi)GPS通訊延遲時(shí)間T_GPS內(nèi)SINS的變化量。因SINS的輸出變化量在短時(shí)間內(nèi)是精確的，該變化量也可以作為GPS在通訊延遲時(shí)間T_GPS內(nèi)GPS應(yīng)該具有的位置和速度變化量。4)將由DSP接收到的1PPS時(shí)刻GPS的輸出數(shù)據(jù)進(jìn)行外推，即加上SINS在通訊延遲時(shí)間內(nèi)的變化量，得到T_pi+T_GPS時(shí)刻GPS輸出值。

5)利用T_pi+T_GPS時(shí)刻的SINS解算結(jié)果和GPS外推輸出值，作為量測值，在T_pi+T_GPS時(shí)刻進(jìn)行數(shù)據(jù)融合和相應(yīng)的校正。

上述實(shí)施例，只是本發(fā)明的較佳實(shí)施例，并非用來限制本發(fā)明實(shí)施范圍，故凡以本發(fā)明權(quán)利要求所述內(nèi)容所做的等效變化，均應(yīng)包括在本發(fā)明權(quán)利要求范圍之內(nèi)。