本發(fā)明涉及芯片測(cè)試領(lǐng)域，具體而言，涉及一種信號(hào)處理裝置及方法、信號(hào)偏移檢測(cè)系統(tǒng)及方法。

背景技術(shù)：

隨著集成電路復(fù)雜度的提高，其測(cè)試的復(fù)雜度也隨之水漲船高，一些器件的測(cè)試成本甚至占到了芯片成本的大部分。大規(guī)模集成電路會(huì)要求幾百次的電壓、電流和時(shí)序的測(cè)試，以及百萬(wàn)次的功能測(cè)試步驟以保證器件的完全正確。要實(shí)現(xiàn)如此復(fù)雜的測(cè)試，靠手工是無(wú)法完成的，因此要用到自動(dòng)測(cè)試設(shè)備(ATE，Automated Test Equipment)。

ATE是一種由高性能計(jì)算機(jī)控制的測(cè)試儀器的集合體，是由測(cè)試儀和計(jì)算機(jī)組合而成的測(cè)試裝置，計(jì)算機(jī)通過(guò)運(yùn)行測(cè)試程序的指令來(lái)控制測(cè)試硬件。測(cè)試裝置最基本的要求是可以快速且可靠地重復(fù)一致的測(cè)試結(jié)果，即速度、可靠性和穩(wěn)定性。為保持正確性和一致性，測(cè)試裝置需要進(jìn)行定期校驗(yàn)，用以保證信號(hào)源和測(cè)量單元的精度。

在進(jìn)行信號(hào)的邏輯電平測(cè)試時(shí)，因測(cè)試裝置的測(cè)試頻率(clock)左右的漂移，造成跟實(shí)測(cè)IC數(shù)據(jù)比對(duì)時(shí)，經(jīng)常在信號(hào)的邏輯高電平(high)和邏輯低電平(low)變化邊緣有時(shí)是“0”有時(shí)是“1”，由于測(cè)試信號(hào)中邏輯電平變化邊緣處邏輯電平的不確定，使得測(cè)試的結(jié)果會(huì)很不穩(wěn)定，無(wú)法準(zhǔn)確測(cè)試IC是否發(fā)生故障。

技術(shù)實(shí)現(xiàn)要素：

針對(duì)現(xiàn)有技術(shù)存在的問(wèn)題，本發(fā)明的目的之一在于提供一種用于對(duì)芯片測(cè)試時(shí)所采用的測(cè)試信號(hào)中的電平干擾位置添加忽略標(biāo)記的信號(hào)處理裝置及方法。

本發(fā)明的另一目的在于提供一種信號(hào)偏移測(cè)試結(jié)果準(zhǔn)確的信號(hào)偏移檢測(cè) 系統(tǒng)及方法。

為實(shí)現(xiàn)上述目的，本發(fā)明的信號(hào)處理裝置，包括：

信號(hào)輸入模塊，用于接收一脈沖信號(hào)；

信號(hào)處理模塊，用于確認(rèn)所述脈沖信號(hào)中電平變化位置，并在所述脈沖信號(hào)的電平變化位置添加一忽略標(biāo)記；以及

信號(hào)輸出模塊，用于輸出所述信號(hào)處理模塊處理后的脈沖信號(hào)。

進(jìn)一步，所述脈沖信號(hào)為芯片測(cè)試時(shí)所采用的脈沖測(cè)試信號(hào)。

進(jìn)一步，所述信號(hào)處理模塊包括：

確認(rèn)模塊，用于確認(rèn)所述脈沖信號(hào)中電平變化位置；以及

標(biāo)記模塊，用于在所述脈沖信號(hào)的電平變化位置添加所述忽略標(biāo)記。

進(jìn)一步，所述電平變化位置為所述脈沖信號(hào)中自高電平至低電平的位置和自低電平至高電平的位置。

進(jìn)一步，所述確認(rèn)模塊用于確認(rèn)所述脈沖信號(hào)中自高電平至低電平的第一位置和自低電平至高電平的第二位置。

本發(fā)明的信號(hào)處理方法，包括如下步驟：

接收一脈沖信號(hào)；

確認(rèn)所述脈沖信號(hào)中電平變化位置，并在所述脈沖信號(hào)的電平變化位置添加一忽略標(biāo)記；以及

輸出經(jīng)過(guò)處理后的所述脈沖信號(hào)。

進(jìn)一步，所述脈沖信號(hào)為芯片測(cè)試時(shí)所采用的脈沖測(cè)試信號(hào)。

進(jìn)一步，所述電平變化位置為所述脈沖信號(hào)中自高電平至低電平的第一位置和自低電平至高電平的第二位置。

進(jìn)一步，確認(rèn)所述脈沖信號(hào)中電平變化位置，并在所述脈沖信號(hào)的電平變化位置添加一忽略標(biāo)記的步驟包括：

確認(rèn)所述脈沖信號(hào)中所述第一位置和/或所述第二位置，并在所述第一位置和/或所述第二位置添加所述忽略標(biāo)記。

本發(fā)明的信號(hào)偏移檢測(cè)系統(tǒng)，用于芯片的信號(hào)測(cè)試，包括：

一信號(hào)處理裝置，用于接收脈沖測(cè)試信號(hào)，并在所述的脈沖測(cè)試信號(hào)的電平變化位置添加一忽略標(biāo)記，并輸出一脈沖處理信號(hào)；以及

一測(cè)試裝置，用于接收所述脈沖處理信號(hào)和所述芯片輸出的實(shí)測(cè)脈沖信 號(hào)，并比較所述脈沖處理信號(hào)和所述實(shí)測(cè)脈沖信號(hào)中的對(duì)應(yīng)位置的邏輯電平是否一致；

其中，所述測(cè)試裝置比較所述脈沖處理信號(hào)中除所述電平變化位置之外的第三位置與所述實(shí)測(cè)脈沖信號(hào)中與所述第三位置相對(duì)應(yīng)的第四位置的邏輯電平是否一致。

進(jìn)一步，所述電平變化位置為所述脈沖信號(hào)中自高電平至低電平的第一位置和自低電平至高電平的第二位置。

進(jìn)一步，當(dāng)所述測(cè)試裝置比較所述脈沖處理信號(hào)和所述實(shí)測(cè)脈沖信號(hào)的邏輯電平一致時(shí)，表示芯片輸出的結(jié)果正確；當(dāng)所述測(cè)試裝置比較所述脈沖處理信號(hào)和所述實(shí)測(cè)脈沖信號(hào)的邏輯電平不一致時(shí)，表示芯片輸出的結(jié)果錯(cuò)誤。

進(jìn)一步，所述信號(hào)處理裝置包括：

信號(hào)輸入模塊，用于接收所述脈沖測(cè)試信號(hào)；

信號(hào)處理模塊，用于確認(rèn)所述脈沖測(cè)試信號(hào)中電平變化位置，并在所述脈沖測(cè)試信號(hào)的電平變化位置添加所述忽略標(biāo)記；以及

信號(hào)輸出模塊，用于輸出處理后的所述脈沖處理信號(hào)。

進(jìn)一步，所述信號(hào)處理模塊包括：

確認(rèn)模塊，用于確認(rèn)所述脈沖測(cè)試信號(hào)中電平變化位置；

標(biāo)記模塊，用于在所述脈沖測(cè)試信號(hào)的電平變化位置添加所述忽略標(biāo)記。

進(jìn)一步，所述測(cè)試裝置包括：

信號(hào)輸入模塊，用于接收所述脈沖處理信號(hào)和所述實(shí)測(cè)脈沖信號(hào)；

信號(hào)讀取模塊，用于讀取所述脈沖處理信號(hào)中添加所述忽略標(biāo)記的電平變化位置；以及

信號(hào)比較模塊，用于接收經(jīng)所述信號(hào)讀取模塊讀取后的結(jié)果,并檢測(cè)所述脈沖處理信號(hào)中所述電平變化位置的所述忽略標(biāo)記,并比較所述脈沖處理信號(hào)中的第三位置與所述實(shí)測(cè)脈沖信號(hào)中的第四位置的邏輯電平是否一致。

進(jìn)一步，所述信號(hào)比較模塊在檢測(cè)到所述脈沖處理信號(hào)中的所述忽略標(biāo)記時(shí)，取消所述忽略標(biāo)記處的所述脈沖處理信號(hào)與所述實(shí)測(cè)脈沖信號(hào)的邏輯電平比較操作。

本發(fā)明的信號(hào)偏移檢測(cè)方法，用于芯片的信號(hào)測(cè)試，包括如下步驟：

確認(rèn)脈沖測(cè)試信號(hào)中電平變化位置，在所述電平變化位置添加一忽略標(biāo) 記，并輸出脈沖處理信號(hào)；

比較所述脈沖處理信號(hào)中除所述電平變化位置之外的第三位置與芯片輸出的實(shí)測(cè)脈沖信號(hào)中與所述第三位置相對(duì)應(yīng)的第四位置的邏輯電平是否一致；

其中，當(dāng)所述脈沖處理信號(hào)與所述實(shí)測(cè)脈沖信號(hào)的邏輯電平一致時(shí)，表示芯片輸出的結(jié)果正確；

當(dāng)所述脈沖處理信號(hào)和所述實(shí)測(cè)脈沖信號(hào)的邏輯電平不一致時(shí)，表示芯片輸出的結(jié)果錯(cuò)誤。

本發(fā)明在影響脈沖信號(hào)測(cè)試結(jié)果的干擾位置添加忽略標(biāo)記，使得在進(jìn)行脈沖信號(hào)偏移測(cè)試時(shí)，測(cè)試裝置可以取消干擾位置處的邏輯電平比較，克服干擾位置處電平漂移的影響，提高了脈沖信號(hào)測(cè)試的準(zhǔn)確性。

附圖說(shuō)明

此處的附圖被并入說(shuō)明書(shū)中并構(gòu)成本說(shuō)明書(shū)的一部分，示出了符合本發(fā)明的實(shí)施例，并與說(shuō)明書(shū)一起用于解釋本發(fā)明的原理。

圖1為本發(fā)明的一示例性實(shí)施例的信號(hào)處理方法的流程示意圖；

圖1A和圖1B分別為信號(hào)處理前的脈沖測(cè)試信號(hào)以及信號(hào)處理后的脈沖處理信號(hào)的示意圖；

圖2為本發(fā)明的一示例性實(shí)施例的信號(hào)處理裝置的結(jié)構(gòu)示意圖；

圖3為本發(fā)明的一示例性實(shí)施例的信號(hào)偏移檢測(cè)方法的流程示意圖；

圖4為本發(fā)明的一示例性實(shí)施例的信號(hào)偏移檢測(cè)系統(tǒng)的結(jié)構(gòu)示意圖。

具體實(shí)施方式

這里將詳細(xì)地對(duì)示例性實(shí)施例進(jìn)行說(shuō)明，其示例表示在附圖中。下面的描述涉及附圖時(shí)，除非另有表示，不同附圖中的相同數(shù)字表示相同或相似的要素。以下示例性實(shí)施例中所描述的實(shí)施方式并不代表與本發(fā)明相一致的所有實(shí)施方式。相反，它們僅是與如所附權(quán)利要求書(shū)中所詳述的、本發(fā)明的一些方面相一致的裝置和方法的例子。

圖1是根據(jù)一示例性實(shí)施例示出的信號(hào)處理方法的流程示意圖。

如圖1所示，本發(fā)明的信號(hào)處理方法，包括如下步驟：

步驟S11：接收脈沖信號(hào)。脈沖信號(hào)的波形如圖1A所示。本實(shí)施例中的 脈沖信號(hào)可以作為芯片的輸出信號(hào)測(cè)試的脈沖測(cè)試信號(hào)，且預(yù)先設(shè)定為與芯片的輸出信號(hào)正常時(shí)的脈沖信號(hào)的類(lèi)型和波形相一致。例如，當(dāng)測(cè)試芯片的輸出信號(hào)為反映電壓的方波信號(hào)時(shí)，脈沖測(cè)試信號(hào)選用與芯片的輸出信號(hào)相同的電壓方波信號(hào)。脈沖測(cè)試信號(hào)的種類(lèi)與波形可隨著待測(cè)芯片的輸出信號(hào)的類(lèi)型和波形而變化，例如脈沖測(cè)試信號(hào)也可以隨之變?yōu)榉从畴娏鞯姆讲ㄐ盘?hào)，當(dāng)然其波形也可以為常見(jiàn)的三角波、鋸齒波等，脈沖信號(hào)的種類(lèi)和波形并不局限于此。

步驟S12：確認(rèn)脈沖信號(hào)中電平變化位置。其中，電平變化位置為脈沖信號(hào)中邏輯電平的電平大小開(kāi)始變化的位置。例如，脈沖信號(hào)中自高電平至低電平之間的第一位置和自低電平至高電平之間的第二位置。

步驟S13：在脈沖信號(hào)的電平變化位置添加忽略標(biāo)記。例如，在脈沖信號(hào)中自高電平至低電平之間的第一位置添加忽略標(biāo)記和自低電平至高電平之間的第二位置添加忽略標(biāo)記。如果脈沖信號(hào)中如果僅具有自高電平至低電平之間的第一位置，則僅在高電平至低電平之間的位置添加忽略標(biāo)記。反之，如果僅具有自低電平至高電平之間的第二位置，則僅在低電平至高電平之間的位置添加忽略標(biāo)記。因此，添加忽略標(biāo)記的位置可以根據(jù)實(shí)際的脈沖信號(hào)的波形情況而定。添加的忽略標(biāo)記為“X”，其可以被測(cè)試裝置在信號(hào)比較時(shí)自動(dòng)取消進(jìn)行比較。

步驟S14：向芯片測(cè)試裝置的信號(hào)輸入端輸出經(jīng)過(guò)處理后的脈沖處理信號(hào)。脈沖處理信號(hào)的波形如圖1B所示。測(cè)試裝置的一信號(hào)輸入端接收處理后的脈沖處理信號(hào)，測(cè)試裝置的另一信號(hào)輸入端接收芯片的實(shí)測(cè)脈沖信號(hào)，通過(guò)將脈沖處理信號(hào)和實(shí)測(cè)脈沖信號(hào)比較來(lái)進(jìn)行芯片輸出信號(hào)的測(cè)試，以判斷芯片是否發(fā)生故障。芯片測(cè)試裝置后續(xù)的信號(hào)比較測(cè)試流程將在之后的實(shí)施中展開(kāi)介紹，在此不做過(guò)多說(shuō)明。

上述信號(hào)處理方法可以通過(guò)軟件實(shí)現(xiàn)，當(dāng)然也可以通過(guò)已知的各種硬件電路的組合來(lái)實(shí)現(xiàn)，本發(fā)明并不以信號(hào)處理方法的實(shí)現(xiàn)方式的不同為限制。

圖2是根據(jù)一示例性實(shí)施例示出的信號(hào)處理裝置的結(jié)構(gòu)示意圖。

如圖2所示，信號(hào)處理裝置，包括信號(hào)輸入模塊21、信號(hào)處理模塊22和信號(hào)輸出模塊23。

信號(hào)輸入模塊21用于接收脈沖信號(hào)。脈沖信號(hào)可以作為芯片的輸出信號(hào)測(cè)試的脈沖測(cè)試信號(hào)，且預(yù)先設(shè)定為與芯片的輸出信號(hào)正常時(shí)的脈沖信號(hào)的類(lèi) 型和波形相一致。例如，當(dāng)測(cè)試芯片的輸出信號(hào)為反映電壓的方波信號(hào)時(shí)，脈沖測(cè)試信號(hào)選用與芯片的輸出信號(hào)相同的電壓方波信號(hào)。脈沖測(cè)試信號(hào)的種類(lèi)與波形可隨著待測(cè)芯片的輸出信號(hào)的類(lèi)型和波形而變化，例如脈沖測(cè)試信號(hào)也可以隨之變?yōu)榉从畴娏鞯姆讲ㄐ盘?hào)，當(dāng)然其波形也可以為常見(jiàn)的三角波、鋸齒波等，脈沖信號(hào)的種類(lèi)和波形并不局限于此。

信號(hào)處理模塊22用于確認(rèn)脈沖信號(hào)中電平變化位置，并在脈沖信號(hào)的電平變化位置添加忽略標(biāo)記。其中，電平變化位置為脈沖信號(hào)中邏輯電平的電平大小開(kāi)始變化的位置。例如，脈沖信號(hào)中自高電平至低電平之間的第一位置和自低電平至高電平之間的第二位置。信號(hào)處理模塊22在確認(rèn)到電平變化位置后，在脈沖信號(hào)的電平變化位置添加忽略標(biāo)記。例如，在脈沖信號(hào)中自高電平至低電平之間的第一位置添加忽略標(biāo)記和自低電平至高電平之間的第二位置添加忽略標(biāo)記。如果脈沖信號(hào)中如果僅具有自高電平至低電平之間的第一位置，則僅在高電平至低電平之間的位置添加忽略標(biāo)記。反之，如果僅具有自低電平至高電平之間的第二位置，則僅在低電平至高電平之間的位置添加忽略標(biāo)記，其可以根據(jù)實(shí)際情況而定。添加的忽略標(biāo)記為“X”，其可以被測(cè)試裝置在信號(hào)比較時(shí)自動(dòng)取消進(jìn)行比較。

在本實(shí)施例中確認(rèn)脈沖信號(hào)中電平變化位置和在脈沖信號(hào)的電平變化位置添加忽略標(biāo)記并不局限于僅通過(guò)一個(gè)模塊進(jìn)行處理，當(dāng)然可以想見(jiàn)的也可以拆分為兩個(gè)模塊來(lái)分別執(zhí)行確認(rèn)和添加忽略標(biāo)記的操作。例如，如圖2所示，信號(hào)處理模塊22可以包括確認(rèn)模塊221和標(biāo)記模塊222。確認(rèn)模塊221用于確認(rèn)脈沖信號(hào)中電平變化位置。標(biāo)記模塊222用于在脈沖信號(hào)的電平變化位置添加忽略標(biāo)記。

信號(hào)輸出模塊23用于輸出經(jīng)信號(hào)處理模塊22處理后的脈沖處理信號(hào)。脈沖處理信號(hào)可以被輸出至測(cè)試設(shè)備，作為與芯片輸出的實(shí)測(cè)脈沖信號(hào)比較的參考信號(hào)。

圖3為根據(jù)一示例性實(shí)施例示出的信號(hào)偏移檢測(cè)方法的流程示意圖。

如圖3所示，本發(fā)明的一示例性實(shí)施例的信號(hào)偏移檢測(cè)方法，用于檢測(cè)芯片輸出信號(hào)是否正常，包括如下步驟：

步驟S31：確認(rèn)脈沖測(cè)試信號(hào)中電平變化位置。其中，電平變化位置為脈沖信號(hào)中邏輯電平的電平大小開(kāi)始變化的位置。例如，脈沖信號(hào)中自高電平至 低電平之間的第一位置和自低電平至高電平之間的第二位置。

步驟S32：在電平變化位置添加忽略標(biāo)記。例如，在脈沖信號(hào)中自高電平至低電平之間的第一位置添加忽略標(biāo)記和自低電平至高電平之間的第二位置添加忽略標(biāo)記。如果脈沖信號(hào)中如果僅具有自高電平至低電平之間的第一位置，則僅在高電平至低電平之間的位置添加忽略標(biāo)記。反之，如果僅具有自低電平至高電平之間的第二位置，則僅在低電平至高電平之間的位置添加忽略標(biāo)記。因此，添加忽略標(biāo)記的位置可以根據(jù)實(shí)際的脈沖信號(hào)的波形情況而定。添加的忽略標(biāo)記為“X”，其可以被測(cè)試裝置自動(dòng)取消比較。

步驟S33：向芯片測(cè)試裝置的信號(hào)輸入端輸出經(jīng)過(guò)處理后的脈沖處理信號(hào)。測(cè)試裝置的一信號(hào)輸入端接收處理后的脈沖處理信號(hào)，測(cè)試裝置的另一信號(hào)輸入端接收芯片的實(shí)測(cè)脈沖信號(hào)，通過(guò)將脈沖處理信號(hào)和實(shí)測(cè)脈沖信號(hào)比較來(lái)進(jìn)行芯片輸出信號(hào)的測(cè)試，以判斷芯片是否發(fā)生故障。

步驟S34：比較脈沖處理信號(hào)中除電平變化位置之外的第三位置與芯片輸出的實(shí)測(cè)脈沖信號(hào)中與第三位置相對(duì)應(yīng)的第四位置的邏輯電平是否一致。其中，電平變化位置之外的第三位置為脈沖處理信號(hào)中高電平和低電平的位置。理論上在芯片輸出為正常時(shí)，脈沖處理信號(hào)的波形大體等同于芯片輸出的實(shí)測(cè)脈沖信號(hào)的波形。根據(jù)脈沖處理信號(hào)與實(shí)測(cè)脈沖信號(hào)的比較結(jié)果，來(lái)判斷芯片是否發(fā)生故障。例如，當(dāng)脈沖處理信號(hào)與實(shí)測(cè)脈沖信號(hào)的邏輯電平一致時(shí)，表示芯片輸出的結(jié)果正確，亦即芯片正常。反之，當(dāng)脈沖處理信號(hào)和實(shí)測(cè)脈沖信號(hào)的邏輯電平不一致時(shí)，表示芯片輸出的結(jié)果錯(cuò)誤，亦即芯片發(fā)生故障。

圖4為本發(fā)明的一示例性實(shí)施例的信號(hào)偏移檢測(cè)系統(tǒng)的結(jié)構(gòu)示意圖。

如圖4所示，本發(fā)明一實(shí)施例的信號(hào)偏移檢測(cè)系統(tǒng)，用于芯片的信號(hào)測(cè)試，包括：

信號(hào)處理裝置4，在所接收的脈沖測(cè)試信號(hào)的電平變化位置添加一忽略標(biāo)記，并輸出一脈沖處理信號(hào)。其中，電平變化位置為脈沖信號(hào)中邏輯電平的電平大小開(kāi)始變化的位置。例如，脈沖信號(hào)中自高電平至低電平之間的第一位置和自低電平至高電平之間的第二位置。

測(cè)試裝置5，用于接收脈沖處理信號(hào)和所述芯片輸出的實(shí)測(cè)脈沖信號(hào)，比較所述脈沖處理信號(hào)和所述實(shí)測(cè)脈沖信號(hào)中的對(duì)應(yīng)位置的邏輯電平是否一致。其中，測(cè)試裝置5比較脈沖處理信號(hào)中除電平變化位置之外的第三位置與實(shí)測(cè) 脈沖信號(hào)中與第三位置相對(duì)應(yīng)的第四位置的邏輯電平是否一致。其中，電平變化位置之外的第三位置為脈沖處理信號(hào)中高電平和低電平的位置。理論上在芯片輸出為正常時(shí)，脈沖處理信號(hào)的波形大體等同于芯片輸出的實(shí)測(cè)脈沖信號(hào)的波形。根據(jù)脈沖處理信號(hào)與實(shí)測(cè)脈沖信號(hào)的比較結(jié)果，來(lái)判斷芯片是否發(fā)生故障。例如，當(dāng)脈沖處理信號(hào)與實(shí)測(cè)脈沖信號(hào)的邏輯電平一致時(shí)，表示芯片輸出的結(jié)果正確，亦即芯片正常。反之，當(dāng)脈沖處理信號(hào)和實(shí)測(cè)脈沖信號(hào)的邏輯電平不一致時(shí)，表示芯片輸出的結(jié)果錯(cuò)誤，亦即芯片發(fā)生故障。

信號(hào)處理裝置4包括信號(hào)輸入模塊41、信號(hào)處理模塊42和信號(hào)輸出模塊43。信號(hào)輸入模塊41用于接收脈沖測(cè)試信號(hào)。其中，脈沖測(cè)試信號(hào)的波形理論上與芯片輸出的實(shí)測(cè)脈沖信號(hào)的波形大體相同。信號(hào)處理模塊42用于確認(rèn)脈沖測(cè)試信號(hào)中電平變化位置，并在脈沖測(cè)試信號(hào)的電平變化位置添加所述忽略標(biāo)記。其中，電平變化位置為脈沖信號(hào)中邏輯電平的電平大小開(kāi)始變化的位置。例如，脈沖信號(hào)中自高電平至低電平之間的第一位置和自低電平至高電平之間的第二位置。信號(hào)輸出模塊43用于輸出處理后的脈沖處理信號(hào)。

信號(hào)處理模塊42包括確認(rèn)模塊421和標(biāo)記模塊422。確認(rèn)模塊421用于確認(rèn)脈沖測(cè)試信號(hào)中電平變化位置。例如，脈沖信號(hào)中自高電平至低電平之間的第一位置和自低電平至高電平之間的第二位置。信號(hào)處理模塊42在確認(rèn)到電平變化位置后，在脈沖信號(hào)的電平變化位置添加忽略標(biāo)記。例如，在脈沖信號(hào)中自高電平至低電平之間的第一位置添加忽略標(biāo)記和自低電平至高電平之間的第二位置添加忽略標(biāo)記。如果脈沖信號(hào)中如果僅具有自高電平至低電平之間的第一位置，則僅在高電平至低電平之間的位置添加忽略標(biāo)記。反之，如果僅具有自低電平至高電平之間的第二位置，則僅在低電平至高電平之間的位置添加忽略標(biāo)記，其可以根據(jù)實(shí)際情況而定。添加的忽略標(biāo)記為“X”，其可以被測(cè)試裝置在信號(hào)比較時(shí)自動(dòng)取消進(jìn)行比較操作。

標(biāo)記模塊422用于在脈沖測(cè)試信號(hào)的電平變化位置添加所述忽略標(biāo)記。例如，在脈沖信號(hào)中自高電平至低電平之間的第一位置添加忽略標(biāo)記和自低電平至高電平之間的第二位置添加忽略標(biāo)記。如果脈沖信號(hào)中如果僅具有自高電平至低電平之間的第一位置，則僅在高電平至低電平之間的位置添加忽略標(biāo)記。反之，如果僅具有自低電平至高電平之間的第二位置，則僅在低電平至高電平之間的位置添加忽略標(biāo)記。因此，添加忽略標(biāo)記的位置可以根據(jù)實(shí)際的脈沖信 號(hào)的波形情況而定。添加的忽略標(biāo)記為“X”，其可以被測(cè)試裝置自動(dòng)取消比較操作。

測(cè)試裝置5包括信號(hào)輸入模塊51、信號(hào)讀取模塊52和信號(hào)比較模塊53。信號(hào)輸入模塊51用于接收脈沖處理信號(hào)和實(shí)測(cè)脈沖信號(hào)。信號(hào)讀取模塊52用于讀取脈沖處理信號(hào)中添加忽略標(biāo)記的電平變化位置，并將讀取結(jié)果發(fā)送至信號(hào)比較模塊53，比較脈沖處理信號(hào)中除電平變化位置之外的第三位置與實(shí)測(cè)脈沖信號(hào)中與第三位置相對(duì)應(yīng)的第四位置的邏輯電平是否一致。其中，電平變化位置之外的第三位置為脈沖處理信號(hào)中高電平和低電平的位置。理論上在芯片輸出為正常時(shí)，脈沖處理信號(hào)的波形大體等同于芯片輸出的實(shí)測(cè)脈沖信號(hào)的波形。根據(jù)脈沖處理信號(hào)與實(shí)測(cè)脈沖信號(hào)的比較結(jié)果，來(lái)判斷芯片是否發(fā)生故障。例如，當(dāng)脈沖處理信號(hào)與實(shí)測(cè)脈沖信號(hào)的邏輯電平一致時(shí)，表示芯片輸出的結(jié)果正確，亦即芯片正常。反之，當(dāng)脈沖處理信號(hào)和實(shí)測(cè)脈沖信號(hào)的邏輯電平不一致時(shí)，表示芯片輸出的結(jié)果錯(cuò)誤，亦即芯片發(fā)生故障。信號(hào)比較模塊53在檢測(cè)到脈沖處理信號(hào)中電平變化位置的忽略標(biāo)記時(shí)，可以根據(jù)測(cè)試裝置5自身忽略“X”形忽略標(biāo)記的特性，取消忽略標(biāo)記處的所述脈沖處理信號(hào)與所述實(shí)測(cè)脈沖信號(hào)的邏輯電平比較操作。

本發(fā)明通過(guò)在脈沖測(cè)試信號(hào)中的電平變化位置添加忽略標(biāo)記，可以使測(cè)試裝置取消添加忽略標(biāo)記位置的脈沖信號(hào)比較，防止由于電平變化位置處電平的不確定性，影響信號(hào)的比較結(jié)果而導(dǎo)致芯片是否發(fā)生故障判斷不準(zhǔn)。本發(fā)明由于不進(jìn)行電平變化位置處的信號(hào)比較，提高了芯片測(cè)試結(jié)果的準(zhǔn)確性。

以上具體地示出和描述了本公開(kāi)的示例性實(shí)施方式。應(yīng)可理解的是，本發(fā)明不限于這里描述的詳細(xì)結(jié)構(gòu)、設(shè)置方式或?qū)崿F(xiàn)方法；相反，本發(fā)明意圖涵蓋包含在所附權(quán)利要求的精神和范圍內(nèi)的各種修改和等效設(shè)置。