一種電流源校準(zhǔn)電路的制作方法
【專利摘要】本發(fā)明提供了一種電流源校準(zhǔn)電路，屬于集成電路領(lǐng)域。該電流源校準(zhǔn)電路包括由運(yùn)算放大器amp1、三極管Q1、Q2和電阻R1、R2、R3、R4、R5組成的電流源電路以及由三極管Q10、NMOS管M0、M1、M2、M3、M4、M5，開關(guān)S1、S2、S3、S4、S5和電阻R10、R11組成的校準(zhǔn)電路。與現(xiàn)有的電流源電路相比，本發(fā)明無(wú)需使用外部電阻，并且具有校準(zhǔn)線性度好、結(jié)構(gòu)簡(jiǎn)單等優(yōu)點(diǎn)，提高了電流源的精度，降低了電流源的校準(zhǔn)成本。
【專利說(shuō)明】一種電流源校準(zhǔn)電路

【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明屬于集成電路領(lǐng)域，特別涉及一種電流源校準(zhǔn)電路。

【背景技術(shù)】
[0002]在集成電路設(shè)計(jì)中，電流源的應(yīng)用十分廣泛，例如電流舵DAC中就需要大量精確的電流源。精確的電流源不僅可以提高電子產(chǎn)品的性能，而且在制造中由于較小的變化范圍也有利于提高產(chǎn)量。但是由于目前的電流源多由電壓除以電阻產(chǎn)生，而芯片內(nèi)電阻變化很大，有時(shí)甚至高達(dá)50%以上，所以對(duì)電流源進(jìn)行校準(zhǔn)就非常有必要了。
目前為了得到精確電流源，最常用的方法是使用一個(gè)精確的外部電阻，從而產(chǎn)生一個(gè)精確的電流源。這種方法在所需電流源個(gè)數(shù)很少時(shí)經(jīng)常使用。但是如果我們的電路中需要使用大量的電流源陣列時(shí)，這種方法就需要使用大量的外部電阻，大大增加了成本。


【發(fā)明內(nèi)容】

[0003]有鑒于此，本發(fā)明提供了一種電流源校準(zhǔn)電路，以提高電流源的精度。
一種電流源校準(zhǔn)電路，包括由運(yùn)算放大器amp 1、三極管Q1、Q2和電阻R1、R2、R3、R4、R5組成的電流源電路以及由三極管Q10、NM0S管M0、M1、M2、M3、M4、M5，開關(guān)S1、S2、S3、S4、S5和電阻R10、R11組成的校準(zhǔn)電路；
其中，運(yùn)算放大器amp I的正輸入端通過(guò)電阻Rl接入GND的同時(shí)，接三極管Ql的集電極，運(yùn)算放大器ampl的負(fù)輸入端接基準(zhǔn)電壓VREF,運(yùn)算放大器ampl輸出端接三極管Q1、Q2、QlO的基極；三極管Ql發(fā)射極接電阻R2的一端；電阻R2的另一端接電阻R3 ;電阻R3的另一端接電源VDD ;三極管Q2集電極接電流源模塊輸出端II，發(fā)射極接電阻R4的一端；電阻R4的另一端接電阻R5的一端同時(shí)接開關(guān)SI?S5的共有端；電阻R5的另一端接電源VDD ;NM0S管MO的源極接地，柵極與漏極相接同時(shí)接三極管QlO的集電極和NMOS管M1、M2、M3、M4、M5的柵極；三極管QlO基極接運(yùn)算放大器ampl的輸出端，發(fā)射極接電阻RlO的一端；電阻RlO的另一端與電阻Rll相接；電阻Rll的另一端接電源VDD ;NM0S管M1、M2、M3、M4、M5的源極都接地，漏極分別接到開關(guān)S1、S2、S3、S4、S5的一端；開關(guān)S1、S2、S3、S4、S5的另一端互相連接且接入R4和R5的相接端。
進(jìn)一步的，所述運(yùn)算放大器ampl為一級(jí)運(yùn)算放大器。其中，PMOS管MlO的源極接電源VDD,柵極和漏極相接，并接到PMOS管Mll的柵極和NMOS管M12的漏極；PM0S管Mll的源極接電源VDD，漏極接運(yùn)算放大器ampl的輸出VOUT ;^0S管M12的柵極接運(yùn)算放大器ampl的正輸入端INP，源極接NMOS管M13的源極以及電阻RlO的一端；電阻RlO的另一端接地；NMOS管M13的柵極接運(yùn)算放大器ampl的負(fù)輸入端INN，漏極接運(yùn)算放大器ampl的輸出端VOUT0
進(jìn)一步的，所述NMOS管M1、M2、M3、M4、M5的寬長(zhǎng)比W/L的比例為1:2:4:8:16，NMOS管MO的寬長(zhǎng)比W/L則沒(méi)有限制。
進(jìn)一步的，所述開關(guān)S1、S2、S3、S4、S5為金屬熔絲或者柵極受外部輸入控制的MOS管。 本發(fā)明提供的電流源校準(zhǔn)電路，在提高電流源精度和可靠性的同時(shí)，結(jié)構(gòu)簡(jiǎn)單且容易實(shí)現(xiàn)，具有較高的實(shí)際應(yīng)用價(jià)值。

【專利附圖】

【附圖說(shuō)明】
[0004]為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
圖1為本發(fā)明提供的電流源校準(zhǔn)電路的結(jié)構(gòu)示意圖。
圖2為本發(fā)明提供的電流源校準(zhǔn)電路中的運(yùn)算放大器ampl的電路圖。

【具體實(shí)施方式】
[0005]本發(fā)明公開了一種電流源校準(zhǔn)電路，本發(fā)明提供的電流源校準(zhǔn)電路無(wú)需使用外部電阻，并且具有校準(zhǔn)線性度好、結(jié)構(gòu)簡(jiǎn)單等優(yōu)點(diǎn)，提高了電流源的精度，降低了電流源的校準(zhǔn)成本。
下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
一種電流源校準(zhǔn)電路，如圖1所示，包括由運(yùn)算放大器ampl、三極管Ql、Q2和電阻R1、R2、R3、R4、R5組成的電流源電路以及由三極管Q10、NM0S管M0、M1、M2、M3、M4、M5，開關(guān)S1、
S2、S3、S4、S5和電阻R10、R11組成的校準(zhǔn)電路；
其中，運(yùn)算放大器ampl的正輸入端通過(guò)電阻Rl接入GND的同時(shí)，接三極管Ql的集電極，運(yùn)算放大器ampl的負(fù)輸入端接基準(zhǔn)電壓VREF,運(yùn)算放大器ampl輸出端接三極管Q1、Q2、QlO的基極；三極管Ql發(fā)射極接電阻R2的一端；電阻R2的另一端接電阻R3 ;電阻R3的另一端接電源VDD ;三極管Q2集電極接電流源模塊輸出端II，發(fā)射極接電阻R4的一端；電阻R4的另一端接電阻R5的一端同時(shí)接開關(guān)SI?S5的共有端；電阻R5的另一端接電源VDD ;NM0S管MO的源極接地，柵極與漏極相接同時(shí)接三極管QlO的集電極和NMOS管M1、M2、M3、M4、M5的柵極；三極管QlO基極接運(yùn)算放大器ampl的輸出端，發(fā)射極接電阻RlO的一端；電阻RlO的另一端與電阻Rll相接；電阻Rll的另一端接電源VDD ;NM0S管M1、M2、M3、M4、M5的源極都接地，漏極分別接到開關(guān)S1、S2、S3、S4、S5的一端；開關(guān)S1、S2、S3、S4、S5的另一端互相連接且接入R4和R5的相接端。
作為本發(fā)明的實(shí)施例，如圖2所示，所述運(yùn)算放大器ampl為一級(jí)運(yùn)算放大器。其中，PMOS管MlO的源極接電源VDD，柵極和漏極相接，并接到PMOS管Mll的柵極和NMOS管M12的漏極；PM0S管Mll的源極接電源VDD，漏極接運(yùn)算放大器ampl的輸出VOUT ；NM0S管M12的柵極接運(yùn)算放大器ampl的正輸入端INP，源極接NMOS管Ml3的源極以及電阻RlO的一端；電阻RlO的另一端接地；NM0S管M13的柵極接運(yùn)算放大器ampl的負(fù)輸入端INN，漏極接運(yùn)算放大器ampl的輸出端V0UT。
作為本發(fā)明的實(shí)施例，所述NMOS管Ml、M2、M3、M4、M5的寬長(zhǎng)比W/L的比例為1:2:4:8:16，NMOS管MO的寬長(zhǎng)比W/L則沒(méi)有限制。
作為本發(fā)明的實(shí)施例，所述開關(guān)S1、S2、S3、S4、S5為金屬熔絲或者柵極受外部輸入控制的MOS管。
利用運(yùn)算放大器虛短和虛斷的原理，可以得出，在工作狀態(tài)穩(wěn)定之后，運(yùn)算放大器ampl的正輸入端INP和負(fù)輸入端INN電壓相等，即都為輸入電壓VREF，從而可以流過(guò)三極管Ql集電極的電流大小為VREF/R1。理想情況下，假設(shè)開關(guān)SI?S5完全斷開，而且電阻和三極管匹配的非常好，那么流過(guò)三極管Q2和三極管QlO集電極的電流大小也都為VREF/R1。但是由于實(shí)際情況中電阻和三極管存在失配的情況，使得流過(guò)三極管Q2的電流不為VREF/R1，可能會(huì)有高達(dá)5%偏差(在特定的制造工藝下)，這在高性能模擬電路中是無(wú)法接受的。所以在本發(fā)明中，采用了五個(gè)寬長(zhǎng)比W/L的比例為1:2:4:8:16的NMOS管M1、M2、M3、M4、M5，實(shí)現(xiàn)了五路不同的電流大小，通過(guò)開關(guān)S1、S2、S3、S4、S5的開啟和關(guān)閉可以設(shè)定總校準(zhǔn)電流的大小，從而使得電阻R4與R5的相接點(diǎn)A的電壓不同?？傂?zhǔn)電流越大，節(jié)點(diǎn)A電壓越低，使得三極管Q2的發(fā)射極電壓越低，從而導(dǎo)致流過(guò)三極管Q2集電極的電流越小。反之，總校準(zhǔn)電流越小，節(jié)點(diǎn)A電壓越高，使得三極管Q2的發(fā)射極電壓越高，從而導(dǎo)致流過(guò)三極管Q2集電極的電流越大。所以，通過(guò)調(diào)節(jié)開關(guān)SI?S5的導(dǎo)通和關(guān)閉，就能實(shí)現(xiàn)對(duì)流過(guò)三極管Q2集電極的電流Il的調(diào)節(jié)，從而得到高精度的電流源。
本說(shuō)明書中各個(gè)實(shí)施例采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說(shuō)明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似部分互相參見(jiàn)即可。
對(duì)所公開的實(shí)施例的上述說(shuō)明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的專業(yè)技術(shù)人員來(lái)說(shuō)將是顯而易見(jiàn)的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會(huì)被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。
【權(quán)利要求】
1.一種電流源校準(zhǔn)電路，其特征在于，包括由運(yùn)算放大器ampl、三極管Ql、Q2和電阻R1、R2、R3、R4、R5組成的電流源電路以及由三極管Q10、NM0S管M0、M1、M2、M3、M4、M5，開關(guān)S1、S2、S3、S4、S5和電阻R10、R11組成的校準(zhǔn)電路； 其中，運(yùn)算放大器ampl的正輸入端通過(guò)電阻Rl接入GND的同時(shí)，接三極管Ql的集電極，運(yùn)算放大器ampl的負(fù)輸入端接基準(zhǔn)電壓VREF,運(yùn)算放大器ampl輸出端接三極管Q1、Q2、Q10的基極；三極管Ql發(fā)射極接電阻R2的一端；電阻R2的另一端接電阻R3 ;電阻R3的另一端接電源VDD ;三極管Q2集電極接電流源模塊輸出端II，發(fā)射極接電阻R4的一端；電阻R4的另一端接電阻R5的一端同時(shí)接開關(guān)Sl?S5的共有端；電阻R5的另一端接電源VDD ；NMOS管MO的源極接地，柵極與漏極相接同時(shí)接三極管QlO的集電極和NMOS管Ml、M2、M3、M4、M5的柵極；三極管QlO基極接運(yùn)算放大器ampl的輸出端，發(fā)射極接電阻RlO的一端；電阻RlO的另一端與電阻Rll相接；電阻Rll的另一端接電源VDD ;NM0S管M1、M2、M3、M4、M5的源極都接地，漏極分別接到開關(guān)31、52、53、54、55的一端；開關(guān)S1、S2、S3、S4、S5的另一端互相連接且接入R4和R5的相接端。
2.如權(quán)利要求1所述的電流源校準(zhǔn)電路，其特征在于，所述運(yùn)算放大器ampl為一級(jí)運(yùn)算放大器；其中，PMOS管MlO的源極接電源VDD，柵極和漏極相接，并接到PMOS管Mll的柵極和NMOS管M12的漏極；PM0S管Mll的源極接電源VDD，漏極接運(yùn)算放大器ampl的輸出VOUT ；NM0S管M12的柵極接運(yùn)算放大器ampl的正輸入端INP，源極接NMOS管M13的源極以及電阻RlO的一端；電阻RlO的另一端接地；NM0S管M13的柵極接運(yùn)算放大器ampl的負(fù)輸入端INN,漏極接運(yùn)算放大器ampl的輸出端V0UT。
3.如權(quán)利要求1或權(quán)利要求2所述的電流源校準(zhǔn)電路，其特征在于，所述NMOS管Ml、M2、M3、M4、M5的寬長(zhǎng)比W/L的比例為1:2:4:8:16, NMOS管MO的寬長(zhǎng)比W/L則沒(méi)有限制。
4.如權(quán)利要求1或權(quán)利要求2所述的電流源校準(zhǔn)電路，其特征在于，所述開關(guān)S1、S2、S3、S4、S5為金屬熔絲或者柵極受外部輸入控制的MOS管。
【文檔編號(hào)】G01R31/40GK104181473SQ201410421448
【公開日】2014年12月3日 申請(qǐng)日期:2014年8月25日 優(yōu)先權(quán)日:2014年8月25日
【發(fā)明者】林劍輝 申請(qǐng)人:長(zhǎng)沙瑞達(dá)星微電子有限公司