專利名稱：電流源電路及電流源的實(shí)現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種模擬電路，尤其是一種電流源電路。本發(fā)明還涉及一 種電流源的實(shí)現(xiàn)方法。
背景技術(shù)：
在電路中，尤其是模擬電路中，電流源是一個(gè)非常重要而且常用的部 件。現(xiàn)有的實(shí)現(xiàn)與電源電壓無關(guān)的電流源電路結(jié)構(gòu)如圖1所示，其利用與 電源電壓無關(guān)的基準(zhǔn)電壓和理想放大器實(shí)現(xiàn)與電源電壓無關(guān)的輸出電流
(I0Ut=Vbg/Ra)。這種技術(shù)方案性能比較理想，實(shí)現(xiàn)了與電源電壓無關(guān)的電 流輸出，但是實(shí)現(xiàn)該電路結(jié)構(gòu)芯片面積比較大。圖1中的Bandgap voltage reference表示帶隙電壓基準(zhǔn)源，用于產(chǎn)生1. 26V (即Vbg)左右的與電源 電壓無關(guān)的基準(zhǔn)電壓。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種電流源電路，以及一種電流源 的實(shí)現(xiàn)方法，在實(shí)現(xiàn)與電源電壓無關(guān)的電流輸出的同時(shí)，能夠避免結(jié)構(gòu)復(fù) 雜的帶隙電壓基準(zhǔn)源的使用，減小芯片的面積。
為解決上述技術(shù)問題，本發(fā)明電流源電路的技術(shù)方案是，包括
負(fù)比例電流源模塊，輸出與電源電壓成負(fù)比例系數(shù)的輸出電流II;
正比例電流源模塊，輸出與電源電壓成正比例系數(shù)的輸出電流12;
電流輸出模塊，將電流II和電流12分別乘以各自的系數(shù)之后疊加，作為電流源的輸出電流。
本發(fā)明電流源實(shí)現(xiàn)方法的技術(shù)方案是，由所述負(fù)比例電流源模塊輸出 與電源電壓成負(fù)比例系數(shù)的輸出電流II，由所述正比例電流源模塊輸出與
電源電壓成正比例系數(shù)的輸出電流12，電流II和12輸入給所述電流輸出 ?！姥耄瑢㈦娏鱅I和電流12分別乘以各自的系數(shù)之后疊加，作為電流源的 輸出電流。
本發(fā)明通過將與電源電壓成正負(fù)比例的電流乘以一個(gè)系數(shù)之后進(jìn)行疊 加，實(shí)現(xiàn)了與電源電壓無關(guān)的電流輸出，并避免了結(jié)構(gòu)復(fù)雜的帶隙電壓基 準(zhǔn)源的使用，減小芯片的面積。


下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明 圖1為現(xiàn)有的電流源電路的電路圖； 圖2為本發(fā)明電流源電路的電路圖3為本發(fā)明電流源電路中負(fù)比例電流源模塊的電路圖； 圖4為本發(fā)明電流源電路中正比例電流源模塊的電路圖5為基本電流鏡的電路圖。
具體實(shí)施例方式
本發(fā)明電流源電路，如圖2所示，包括
負(fù)比例電流源模塊，輸出與電源電壓成負(fù)比例系數(shù)的輸出電流II;
正比例電流源模塊，輸出與電源電壓成正比例系數(shù)的輸出電流12;
電流輸出模塊，將電流II和電流12分別乘以各自的系數(shù)之后疊加，作為電流源的輸出電流。
其中，所述負(fù)比例電流源模塊如圖3所示，包括PM0S管M0和Ml，以 及畫0S管M2、 M3和M4，所述PM0S管M0的源極接到電源端，柵極接到PM0S 管M1的源極以及一個(gè)電阻RO的一端，RO的另一端接到電源端，所述PMOS 管M0的襯底端連接電位V1，當(dāng)VI的電位低于所述電源端的電位時(shí)，保證 所述PM0S管M0源極和襯底端的PN結(jié)不會(huì)正偏，所述PM0S管M0的漏極與 所述PM0S管Ml的柵極以及NM0S管M2的漏極相連接，所述PM0S管Ml的 漏極與麗0S管M3的漏極以及麗0S管M2、 M3和M4的柵極都連接在一起， 所述麗OS管M2、 M3和M4的源極都接地，所述PM0S管Ml、麗0S管M2、 M3 和M4的襯底端都接到其各自的源極，所述醒0S管M4的漏極輸出與電源電 壓成負(fù)比例系數(shù)的輸出電流II。
所述正比例電流源模塊，如圖4所示，包括麗0S管M5和M6，所述麗0S 管M5的漏極通過一個(gè)電阻Rl連接到電源端，所述麗0S管M5的柵極和漏 極，以及麗0S管M6的柵極都連接在一起，所述麗OS管M5和M6的源極都 接地，所述麗0S管M5和M6的襯底端都接到其各自的源極，所述M6的漏
極輸出與電源電壓成正比例系數(shù)的輸出電流12。
所述輸出級(jí)電路如圖2所示，包括PM0S管M7和M8，所述PMOS管M7 的柵極與漏極，以及M8的柵極都連接在一起，所述PMOS管M7和M8的源 極都接到電源端，所述PMOS管M7和M8的襯底端都連接到各自的源極，所 述PMOS管M7的漏極同時(shí)連接到所述負(fù)比例電流源模塊和正比例電流源模 塊的電流輸出端，所述PMOS管M8的漏極作為電流源電路的電流輸出端。本發(fā)明還提供了一種采用上述電流源電路實(shí)現(xiàn)的電流源實(shí)現(xiàn)方法，由 所述負(fù)比例電流源模塊輸出與電源電壓成負(fù)比例系數(shù)的輸出電流II，由所
述正比例電流源模塊輸出與電源電壓成正比例系數(shù)的輸出電流12，電流II 和12輸入給所述電流輸出模塊，將電流II和電流12分別乘以各自的系數(shù) 之后疊加，作為電流源的輸出電流。
圖5所示是一個(gè)基本電流鏡，當(dāng)MA和MB管均工作在飽和區(qū)時(shí)，由于 r^=「，， r^為MA管柵極和源極之間的電壓，F(xiàn)^為MB管柵極和源極之 間的電壓，在理想情況下，MB管的漏電流^等于MA管的漏電流、或/^與 /^成一定的比例關(guān)系。
由下式給出/^二41(^^-^ )2....................................... (1)
相同地，/加由下式給出/加=,(&幼-^ )2........................... (2)
因?yàn)镕cr，， ^和/朋的比值為> =,=^4(3)
G&4 — r GSB 7J ' DS
其中，^ =『*Z*/^*C0x。 W為晶體管的溝道寬度度，L為晶體管的溝 道長(zhǎng)度，^為晶體管的遷移率，C。x為單位面積的柵氧化層電容。
由公式(3)可知，通過調(diào)整MA管和MB管寬長(zhǎng)比的比值，就可以得到 期望的輸出電流。
下面結(jié)合實(shí)施例對(duì)本發(fā)明進(jìn)行進(jìn)一步說明。如圖2、圖3和圖4所示， M0和Ml是PM0S晶體管，M2 M6為麗OS晶體管。電路中所有的晶體管的 溝道長(zhǎng)度都為lum。
對(duì)于圖3所示的負(fù)比例電流源模塊，由其電路結(jié)構(gòu)可推導(dǎo)輸出電流公式為
/1、 .............................. (4)
及0
其中Vth表示晶體管的閾值電壓。
其中M0的源極接到了電源電壓VDD上，而襯底則接到了一個(gè)與電源電 壓無關(guān)的電位VI上。需要特別注意的是，必須嚴(yán)格保證不等式W)D-Fl 成立，Vpn表示PN結(jié)的正偏電壓，典型值為0.7V;也就是說，必須嚴(yán)格保 證VI電位不會(huì)低到使PMOS晶體管的襯底和源端構(gòu)成的PN結(jié)正偏。
對(duì)于PMOS晶體管，考慮了體效應(yīng)之后，晶體管的閾值電壓可以表示為 1^(M0)H^。l + ^/j^7^i-Vl^i)..................... (5)
其中，^d+2^+》，式中&是多晶硅柵和硅襯底的功函數(shù)之差 的電壓值，
0F =(A:r/《)ln(7VMA/^ )， q是電子電荷，k是波爾茲曼常數(shù)，Nsub是襯底
的摻雜濃度，0^是耗盡區(qū)的電荷。7稱為體效應(yīng)系數(shù)。
因?yàn)閊 =rDi)-ri，其中^指的M0的源極電位和襯底電位的差值。 所以h (M0)| = f則I + ;r(批+n —,| - 7J^) ( 6 )
而由于V1基本上保持不變，當(dāng)VDD變大時(shí)，批+F卜腦卜^/j^j〈0，
因此MO的閾值電壓的絕對(duì)值l^(MO)l將變小，所以/l'將變小，從而實(shí)現(xiàn)了
與電源電壓絕對(duì)值成負(fù)比例系數(shù)的輸出電流。
基準(zhǔn)電流/l'對(duì)VDD的相關(guān)系數(shù)(即敏感度)為
8/r _腳肌 Of _
、。l+H批-^卜抓
3,
+ 7
々2^ +n-mo)
卿￡>
乂乂
(7)
因?yàn)閊。和6是工藝參數(shù)，不隨VDD變化；而VI是基本不隨VDD變化 的電壓。因此，=0， 4^") = 0， ^ = 0?？梢园焉鲜胶?jiǎn)化為
w —
5F朋
i 、
"一7
由上面的表達(dá)式也可知，s=<o
(8)
如圖4所示的正比例電流源模塊，由電路結(jié)構(gòu)可以推導(dǎo)輸出電流公式
為:
/2'
FDD-rrt(M5)
(9)
電路中，M5的源端和襯底短接，Vth基本上不隨電源電壓變化，即 0。因此當(dāng)VDD變大時(shí)，/2'也隨之變大。從而實(shí)現(xiàn)了與電源電壓絕
h>￡>
對(duì)值成正比例系數(shù)的輸出電流。
基準(zhǔn)電流/l'對(duì)VDD的相關(guān)系數(shù)(即敏感度)為:
/2 raz)—離
(10)
因?yàn)閞z)"〉ra ，所以s^d >o。
通過把/l'和/2'按照一定的比例系數(shù)疊加得到
腸,=/1 + /2 =《1*/1'"2*/2'=幻*1^^2*^^^......(11)
及0 i l
因此,=X1參S二+K2*5^n........................ (12)
3， 物 ，
其中Kl和K2為電流比例系數(shù)，與工藝、電壓和溫度均無關(guān)。只要選
擇合適的比例系數(shù)，就可以得到與電源電壓無關(guān)的輸出電流Iout。
如圖2所示，把正比例系數(shù)的輸出電流和負(fù)比例系數(shù)的輸出電流疊加 得到與電源電壓無關(guān)的輸出電流。假設(shè)S: =|4^D|,在圖3中，M4晶體管的
溝道寬長(zhǎng)比是M3的4倍，即Kl=4;在圖4中，M6晶體管的溝道寬長(zhǎng)比是 M5的l倍，則K2二1。從而得到
一4魯W +1*9" ——0
卿￡> 即/ow與VDD無關(guān)。
綜上所述，本發(fā)明通過將與電源電壓成正負(fù)比例的電流乘以一個(gè)系數(shù) 之后進(jìn)行疊加，實(shí)現(xiàn)了與電源電壓無關(guān)的電流輸出，并避免了結(jié)構(gòu)復(fù)雜的 帶隙電壓基準(zhǔn)源的使用，減小芯片的面積。
10
權(quán)利要求
1. 一種電流源電路，其特征在于，包括負(fù)比例電流源模塊，輸出與電源電壓成負(fù)比例系數(shù)的輸出電流I1；正比例電流源模塊，輸出與電源電壓成正比例系數(shù)的輸出電流I2；電流輸出模塊，將電流I1和電流I2分別乘以各自的系數(shù)之后疊加，作為電流源的輸出電流。
2. 根據(jù)權(quán)利要求1所述的電流源電路，其特征在于，所述負(fù)比例電流 源模塊中，包括PM0S管M0和M1，以及麗0S管M2、 M3和M4，所述PMOS 管M0的源極接到電源端，柵極接到PMOS管Ml的源極以及一個(gè)電阻R0的 一端，RO的另一端接到電源端，所述PMOS管M0的襯底端連接電位Vl，當(dāng) VI的電位低于所述電源端的電位時(shí)，保證所述PM0S管M0源極和襯底端的 PN結(jié)不會(huì)正偏，所述PM0S管M0的漏極與所述PMOS管Ml的柵極以及麗0S 管M2的漏極相連接，所述PM0S管Ml的漏極與麗OS管M3的漏極以及麗0S 管M2、 M3和M4的柵極都連接在一起，所述麗0S管M2、 M3和M4的源極都 接地，所述PM0S管Ml、麗0S管M2、 M3和M4的襯底端都接到其各自的源 極，所述麗0S管M4的漏極輸出與電源電壓成負(fù)比例系數(shù)的輸出電流II。
3. 根據(jù)權(quán)利要求1所述的電流源電路，其特征在于，所述正比例電流 源模塊中，包括麗0S管M5和M6，所述麗0S管M5的漏極通過一個(gè)電阻R1 連接到電源端，所述麗0S管M5的柵極和漏極，以及麗0S管M6的柵極都 連接在一起，所述麗0S管M5和M6的源極都接地，所述麗0S管M5和M6 的襯底端都接到其各自的源極，所述M6的漏極輸出與電源電壓成正比例系 數(shù)的輸出電流I2。
4. 根據(jù)權(quán)利要求1所述的電流源電路，其特征在于，所述輸出級(jí)電路 包括PMOS管M7和M8，所述PM0S管M7的柵極與漏極，以及M8的柵極都連 接在一起，所述PM0S管M7和M8的源極都接到電源端，所述PM0S管M7和 M8的襯底端都連接到各自的源極，所述PM0S管M7的漏極同時(shí)連接到所述 負(fù)比例電流源模塊和正比例電流源模塊的電流輸出端，所述PM0S管M8的 漏極作為電流源電路的電流輸出端。
5. —種采用如權(quán)利要求1至4中任意一項(xiàng)所述的電流源電路實(shí)現(xiàn)的電 流源實(shí)現(xiàn)方法，其特征在于，由所述負(fù)比例電流源模塊輸出與電源電壓成 負(fù)比例系數(shù)的輸出電流II，由所述正比例電流源模塊輸出與電源電壓成正 比例系數(shù)的輸出電流I2，電流II和12輸入給所述電流輸出模塊，將電流 II和電流I2分別乘以各自的系數(shù)之后疊加，作為電流源的輸出電流。
全文摘要
本發(fā)明公開了一種電流源電路，包括輸出與電源電壓成負(fù)比例系數(shù)的輸出電流I1的負(fù)比例電流源模塊，輸出與電源電壓成正比例系數(shù)的輸出電流I2的正比例電流源模塊，和將電流I1和電流I2分別乘以各自的系數(shù)之后疊加，作為電流源的輸出電流的電流輸出模塊。本發(fā)明還公開了一種電流源實(shí)現(xiàn)方法，由電流輸出模塊將負(fù)比例電流源模塊輸出的電流I1和正比例電流源模塊輸出的電流I2分別乘以各自的系數(shù)之后疊加，作為電流源的輸出電流。本發(fā)明通過將與電源電壓成正負(fù)比例的電流乘以一個(gè)系數(shù)之后進(jìn)行疊加，實(shí)現(xiàn)了與電源電壓無關(guān)的電流輸出，并避免了結(jié)構(gòu)復(fù)雜的帶隙電壓基準(zhǔn)源的使用，減小芯片的面積。
文檔編號(hào)G05F3/16GK101458539SQ20071009442
公開日2009年6月17日 申請(qǐng)日期2007年12月11日 優(yōu)先權(quán)日2007年12月11日
發(fā)明者何劍華, 李兆桂 申請(qǐng)人:上海華虹Nec電子有限公司