判定異常短接位置的電壓襯度方法
【專利摘要】本發(fā)明公開了一種判定異常短接位置的電壓襯度方法，包含如下步驟：選取樣品，將樣品研磨至懷疑的層次；對懷疑區(qū)域多次掃描并相應(yīng)存儲電壓襯度照片，觀察目標(biāo)區(qū)域內(nèi)，有無電壓襯度表現(xiàn)異常的單個區(qū)域，以及有無跟隨變化的兩塊或多塊區(qū)域；對觀察到有異常的單個或多個區(qū)域，采用短接到地的方式，放大電壓襯度像的異常程度，找到懷疑短接點；明確短接點之后，采用聚焦離子束斷面觀察、透射電鏡樣品制樣方式進(jìn)行制樣，觀察短接處成分。通過上述方法能快速準(zhǔn)確判斷集成電路存在異常短接的位置及發(fā)生短接的成因，提高集成電路失效分析的效率。
【專利說明】判定異常短接位置的電壓襯度方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路設(shè)計領(lǐng)域，特別是指一種集成電路失效分析中，判定異常短接位置的電壓襯度方法。

【背景技術(shù)】
[0002]在集成電路制造過程中，由于工藝缺陷、設(shè)備誤差甚至是人為等原因，可能會在芯片內(nèi)部造成短路。這種短路可以是多晶硅與多晶硅、多晶硅與金屬、金屬與金屬、金屬與有源區(qū)、有源區(qū)與有源區(qū)及有源區(qū)與多晶硅之間發(fā)生。而這種異常短接卻可以引起芯片功耗增大、功能異常、數(shù)據(jù)丟失等嚴(yán)重問題。能夠及時監(jiān)測發(fā)現(xiàn)集成電路制造過程中發(fā)生的缺陷對于良率的提升非常重要，由于制造工藝的特征尺寸不斷的縮小，發(fā)生異常短接的位置可能會比較微小，在不確定具體短接位置的情況下，查找這些異常可能會非常困難，容易被忽略。
[0003]目前業(yè)內(nèi)普遍采用的檢測方法是用聚焦離子束(FIB:Focus 1n Beam)切割設(shè)備，步進(jìn)式推進(jìn)，對問題芯片懷疑區(qū)域進(jìn)行大面積斷面觀察，從而找到異常短接的位置。這種方法操作時由于缺陷位置不確定，目的性不強，需要耗費大量的人力及設(shè)備機時資源，效果卻不佳。而且，由于分辨率的問題，很可能弱短接在切割的過程中被遺忘或忽略。
[0004]因此，需要一種更高效的電壓襯度方法來檢測分析這些異常問題。電壓襯度(VC:Voltage Contrast)是SEM中由于試樣表面電位差別而形成的襯度。利用對樣品表面電位狀態(tài)敏感的信號，如二次電子，作為顯像管的調(diào)制信號，可得到分辨率較高的、明暗對比明顯的電壓襯度像，能有效地顯示試樣表面的微觀形貌。


【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的技術(shù)問題在于提供一種判定異常短接位置的電壓襯度方法，以快速找到短接的位置并分析出發(fā)生短接的成因，提高實效分析效率。
[0006]為解決上述問題，本發(fā)明所述的判定異常短接位置的電壓襯度方法，包含如下步驟:
[0007]第一步，選取樣品，將樣品研磨至懷疑的層次；
[0008]第二步，對研磨打開的懷疑層次的懷疑區(qū)域進(jìn)行多次掃描拍攝并相應(yīng)存儲電壓襯度照片；觀察目標(biāo)區(qū)域內(nèi)，有無電壓襯度表現(xiàn)異常的單個區(qū)域，或者有無跟隨變化的兩塊或多塊區(qū)域；
[0009]第三步，對觀察到有異常的單個區(qū)域，或兩個及以上的多個區(qū)域，采用短接到地的方式，放大電壓襯度成像的異常程度，找到懷疑短接點；
[0010]第四步，明確短接點之后，采用聚焦離子束斷面觀察、透射電鏡樣品制樣方式進(jìn)行制樣，觀察短接處成分。
[0011]進(jìn)一步地，所述第一步中的樣品為裸芯片；對于已封裝好的芯片，先去除封裝，形成裸芯片。
[0012]進(jìn)一步地，所述第二步中，若是單個區(qū)域的電壓襯度像發(fā)生變化，則預(yù)判其與下層區(qū)域存在短接；如果有兩個區(qū)域或多個區(qū)域的電壓襯度像同步變化，則預(yù)判這些區(qū)域之間存在短接。
[0013]進(jìn)一步地，所述第三步中，若將單個變化的區(qū)域的下層區(qū)域短接到地，該區(qū)域變得更亮，則證明該區(qū)域與下層區(qū)域存在短接；若將同步變化的兩個或多個區(qū)域中的一個短接到地，其他區(qū)域變得更亮，則證明這些區(qū)域之間確定存在短接。
[0014]本發(fā)明所述的判定異常短接位置的電壓襯度方法，使用聚焦離子束的微切割技術(shù)結(jié)合電壓襯度技術(shù)，能夠快速的確定芯片樣品是否存在異常短接，并能找到異常短接的位置及短接的原因，迅速排除故障，提高了集成電路失效模式分析效率。

【專利附圖】

【附圖說明】
[0015]圖1是本發(fā)明判定異常短接位置的電壓襯度方法的流程示意圖。
[0016]圖2是電壓襯度照片，^區(qū)域與8區(qū)域亮。
[0017]圖3是電壓襯度照片，僅8區(qū)域亮。
[0018]圖4是電壓襯度照片，^短接到地。
[0019]圖5是電壓襯度照片，8區(qū)域下層的^短接到地。
[0020]圖6?7是321及？18照片。

【具體實施方式】
[0021]本發(fā)明所述的判定異常短接位置的電壓襯度方法，針對集成電路存在的短接缺陷進(jìn)行快速準(zhǔn)確地定位，找出異常的位置及成因。其方法包含如下步驟:
[0022]第一步，選取樣品，所述的樣品為裸芯片，如果是已封裝好的芯片，先要完全去除封裝，形成裸芯片之后再作為樣品進(jìn)行下一步驟。
[0023]將準(zhǔn)備好的樣品研磨至懷疑的層次。
[0024]第二步，對研磨打開的懷疑層次拍攝電壓襯度照片。以聚焦離子束機臺為例，可設(shè)置離子束能量30?，束流46^，并調(diào)低亮度，形成明暗對比鮮明的圖片。多次掃描并相應(yīng)存儲電壓襯度照片，觀察目標(biāo)區(qū)域內(nèi)，有無電壓襯度表現(xiàn)異常的單個區(qū)域，以及有無跟隨變化的兩塊或多塊區(qū)域。如圖2所示，是一幅電壓襯度像，圖中八區(qū)域和8區(qū)域，在電壓襯度中表現(xiàn)為亮則同時一起亮，暗則一起暗的同步變化，但8區(qū)域和區(qū)域變化并不同步，因此，我們認(rèn)為八與8短接的可能性較大。
[0025]如果僅有8區(qū)域的電壓襯度異常，無同步變化的區(qū)域，如圖3所示，則懷疑8區(qū)域本身存在問題，或者對下層導(dǎo)電材質(zhì)有短接現(xiàn)象。
[0026]找出了電壓襯度同步變化的區(qū)域之后，還不能確認(rèn)存在短接，需要進(jìn)一步的確認(rèn)。
[0027]第三步，對觀察到有異常的單個或多個區(qū)域，采用短接到地的方式，放大電壓襯度成像的異常程度，找到懷疑短接點:
[0028]若為同層區(qū)域短路，即上面提到的八區(qū)域與8區(qū)域之間的短路，把八區(qū)域通過鍍鉬金或者直接切斷到襯底等方式，連接到地。使八區(qū)域的電壓襯度更亮，此時發(fā)現(xiàn)8區(qū)域也變得更亮，則可以判定八區(qū)域與8區(qū)域確實存在短路，如圖4所示。若8區(qū)域亮度沒有變化，則可以判定八區(qū)域與8區(qū)域不存在短路。
[0029]若為對下層區(qū)域短路，即上述的僅8區(qū)域電壓襯度異常，無同步變化的區(qū)域，則把下層的八區(qū)域也連接到地，這時如果8區(qū)域變得非常亮，則短路必定發(fā)生在八區(qū)域與8區(qū)域之間。如圖5所示。
[0030]第四步，明確短接點之后，采用聚焦離子束斷面觀察、透射電鏡樣品制樣方式進(jìn)行制樣，觀察分析短接處的成分，得出發(fā)生短接的原因。
[0031]如圖6所示，是浮柵(％6^0)發(fā)生了短接的失效，通過上述方法，將失效位所在的控制柵廿01 6^6)接地，電壓襯度顯示失效位的亮度隨控制柵的亮度變強，則證明控制柵與浮柵之間發(fā)生了短接，如圖中的列1051和列1052亮度變強，1051相鄰的2個浮柵也亮度變強。
[0032]找到短接位置之后，使用聚焦離子束等方法，進(jìn)行異常位置的斷面觀察，如圖7所示，發(fā)現(xiàn)311內(nèi)部存在異物殘留，使用121(透射電子顯微鏡)來進(jìn)一步地觀察確定其成分，即可得出發(fā)生異常短接的原因。
[0033]以上僅為本發(fā)明的優(yōu)選實施例，并不用于限定本發(fā)明。對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種判定異常短接位置的電壓襯度方法，其特征在于:包含如下步驟: 第一步，選取樣品，將樣品研磨至懷疑的層次； 第二步，對懷疑層次的懷疑區(qū)域進(jìn)行多次掃描拍攝并相應(yīng)存儲電壓襯度照片；觀察目標(biāo)區(qū)域內(nèi)，有無電壓襯度表現(xiàn)異常的單個區(qū)域，或者有無跟隨變化的兩塊或多塊區(qū)域； 第三步，對觀察到有異常的單個區(qū)域，或兩個及以上的多個區(qū)域，采用短接到地的方式，放大電壓襯度成像的異常程度，找到懷疑短接點； 第四步，明確短接點之后，采用聚焦離子束斷面觀察、透射電鏡樣品制樣方式進(jìn)行制樣，觀察短接處成分。
2.如權(quán)利要求1所述的判定異常短接位置的電壓襯度方法，其特征在于:所述第一步中的樣品為裸芯片；對于已封裝好的芯片，先去除封裝，形成裸芯片。
3.如權(quán)利要求1所述的判定異常短接位置的電壓襯度方法，其特征在于:所述第二步中，若是單個區(qū)域的電壓襯度像發(fā)生變化，則預(yù)判其與下層區(qū)域存在短接；如果有兩個區(qū)域或多個區(qū)域的電壓襯度像同步變化，則預(yù)判這些區(qū)域之間存在短接。
4.如權(quán)利要求1所述的判定異常短接位置的電壓襯度方法，其特征在于:所述第三步中，若將單個變化的區(qū)域的下層區(qū)域短接到地，該區(qū)域變得更亮，則證明該區(qū)域與下層區(qū)域存在短接；若將同步跟隨變化的兩個或多個區(qū)域中的一個短接到地，其他區(qū)域變得更亮，則證明這些區(qū)域之間確定存在短接。
【文檔編號】G01R31/02GK104316813SQ201410392715
【公開日】2015年1月28日 申請日期:2014年8月11日 優(yōu)先權(quán)日:2014年8月11日
【發(fā)明者】馬香柏 申請人:上海華虹宏力半導(dǎo)體制造有限公司