測(cè)量阻性結(jié)構(gòu)電阻的方法和系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了用于測(cè)量阻性結(jié)構(gòu)的電阻的方法和系統(tǒng)，所述阻性結(jié)構(gòu)具有至少三個(gè)節(jié)點(diǎn)。通過測(cè)量沒有校準(zhǔn)電流注入到阻性結(jié)構(gòu)的第一和第二節(jié)點(diǎn)之間的第三結(jié)點(diǎn)時(shí)電阻結(jié)構(gòu)的一個(gè)輸出端上的電壓來確定第一校準(zhǔn)信號(hào)。然后向第三節(jié)點(diǎn)注入校準(zhǔn)電流，以及確定第二校準(zhǔn)信號(hào)。確定第一校準(zhǔn)信號(hào)和第二校準(zhǔn)信號(hào)之間的差的絕對(duì)值，該絕對(duì)值與阻性結(jié)構(gòu)的電阻值和校準(zhǔn)電流的乘積成比例。
【專利說明】測(cè)量阻性結(jié)構(gòu)電阻的方法和系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本公開總體上涉及電子技術(shù)，更具體地涉及阻性結(jié)構(gòu)的校正。
【背景技術(shù)】
[0002]近年來人們一直努力改善測(cè)量阻性結(jié)構(gòu)電阻的方法和電路。關(guān)于阻性結(jié)構(gòu)的電阻值的信息對(duì)于許多應(yīng)用而言都是有用的，其中包括電流的精確測(cè)量。適用于精確輸出電流測(cè)量的離散電流感測(cè)電阻器通常具有幾個(gè)要求。例如，這樣的電流感測(cè)電阻器可能要求足夠低的制造公差，長(zhǎng)期的穩(wěn)定性，低溫度系數(shù)，和/或其他限制。隨著規(guī)格變得更加苛刻，系統(tǒng)的組件成本和復(fù)雜度會(huì)提升。
[0003]一些已知的方法通過在系統(tǒng)運(yùn)行期間提供對(duì)電流感測(cè)電阻器的某一形式的測(cè)量和/或校正來適應(yīng)不那么苛刻的規(guī)格(從而降低成本)。
[0004]存在多種用于在不中斷系統(tǒng)運(yùn)行的期間校正阻性結(jié)構(gòu)的方法。例如，在第一種方法中，測(cè)量阻性結(jié)構(gòu)的溫度，然后通過使用所測(cè)量的溫度和阻性材料的已知溫度系數(shù)來對(duì)溫度漂移進(jìn)行補(bǔ)償。例如，屬于Kung的美國(guó)專利N0.4，591，743就屬于該種方法。
[0005]第二種方法，有時(shí)被稱作“DCR感測(cè)”，使用開關(guān)模式功率轉(zhuǎn)換器的電感器的寄生電阻。例如，屬于Tateishi的美國(guó)專利N0.6，469，481屬于該種方法。
[0006]第三種方法在阻性結(jié)構(gòu)的一端周期性地注入預(yù)定測(cè)試或校正電流，并通過歐姆定律確定它的電阻值。例如，屬于Desai等的美國(guó)專利N0.7，536，577屬于該種方法。
[0007]第四種方法推導(dǎo)出電流感測(cè)電阻器一個(gè)輸出端的電阻值。例如，所述電阻值可由輸入端的精密電流感測(cè)電阻器從一個(gè)DC/DC轉(zhuǎn)換器的開關(guān)系數(shù)和所測(cè)量的輸入到此DC/DC轉(zhuǎn)換器的電流中推導(dǎo)出。例如，在G.Eirea和S.R.Sanders的High Precision LoadCurrent Sensing Using On-Line Calibration of Trace Resistance, IEEE Transactionson Power Electronics, pages907to914 (Vol.23，Issue2，March2008)，(“Eirea andSanders.”)中對(duì)該種方法進(jìn)行了描述。
[0008]前述的現(xiàn)有技術(shù)方法有幾個(gè)缺點(diǎn)。例如，第一種方法不能通過簡(jiǎn)單地測(cè)量溫度來補(bǔ)償制造公差。從而，可能導(dǎo)致不同的初始電阻測(cè)量值和電阻的溫度系數(shù)。通常，通過在包括阻性結(jié)構(gòu)的系統(tǒng)或子系統(tǒng)的制造過程結(jié)束時(shí)利用已知測(cè)試電流進(jìn)行一次校正來適應(yīng)不同的初始電阻。
[0009]確定阻性結(jié)構(gòu)的一個(gè)或多個(gè)溫度系數(shù)的過程非常昂貴。例如，至少在兩個(gè)不同的溫度向阻性結(jié)構(gòu)施加已知的測(cè)試電流。為了穩(wěn)定性而確定溫度變化所造成的測(cè)試設(shè)備花銷和時(shí)間，使得這種為每個(gè)阻性結(jié)構(gòu)單獨(dú)地確定溫度系數(shù)(“tempco”)的方法對(duì)于大多數(shù)應(yīng)用而言都是不切實(shí)際的。通常，有必要通過使用從每個(gè)批次的幾個(gè)樣本中獲得的逐批次的溫度系數(shù)，對(duì)溫度補(bǔ)償進(jìn)行折衷。更糟的是，可能使用到的溫度系數(shù)是通過早期原型的單個(gè)實(shí)驗(yàn)室表征得到的。上述方法經(jīng)常會(huì)導(dǎo)致電路溫度性能較差。
[0010]第一種方法的另一個(gè)缺點(diǎn)是不能檢測(cè)并補(bǔ)償電阻的長(zhǎng)期漂移。依據(jù)系數(shù)(如，阻性結(jié)構(gòu)的材料，它的機(jī)械結(jié)構(gòu)，以及環(huán)境影響)，電阻可能每運(yùn)行1000小時(shí)就變化幾個(gè)百分點(diǎn)。對(duì)于典型的電流感測(cè)電阻器，這種長(zhǎng)期漂移效應(yīng)在更高溫度下更加明顯。一種典型的補(bǔ)救措施(除了指定擁有更好穩(wěn)定性的更加昂貴的電阻器以外)是定期校正，這種做法通常會(huì)增加擁有的成本。此外，對(duì)于這種方法，將意味著系統(tǒng)運(yùn)行的周期性懸掛。
[0011]所述第二種方法涉及開關(guān)模式電源。該種方法的一個(gè)缺點(diǎn)是電流測(cè)量的增益系數(shù)依賴于電感器線圈繞組的DCR，其(例如，通常用銅制造)具有大約每開爾文0.4%的溫度系數(shù)，這對(duì)許多應(yīng)用而言是不能接受的。這種方法通常需要為電感器的L/DCR時(shí)間常數(shù)匹配一個(gè)離散的第一電阻器和電容器對(duì)(如，Rl XCl)的時(shí)間常數(shù)。由于電感器的高DCR溫度系數(shù)和高制造公差(如，在10%的范圍內(nèi)),此電感器可以是一個(gè)移動(dòng)目標(biāo)(moving target)。此外，電感L還取決于隨電感器電流變化的磁芯磁化。雖然已經(jīng)嘗試通過提供測(cè)量電感器繞組溫度的裝置來提供DCR漂移的溫度補(bǔ)償(如，屬于Shiguo等的美國(guó)專利N0.7，358，710中所見)，但是它們可能并不精確。例如，在這樣的電感器DCR電流感測(cè)方法中，在合適位置放置溫度傳感器(在此情況下是一個(gè)負(fù)溫度系數(shù)(NTC))以精確跟蹤線圈繞組溫度的困難，是精度的大幅損失的來源。此外，第二種方法中沒有一種補(bǔ)救措施有助于對(duì)抗DCR電阻的負(fù)載壽命漂移。
[0012]第三種方法不能分辨所注入的測(cè)試和/或校準(zhǔn)電流和負(fù)載電流變化，這在典型系統(tǒng)中是以隨機(jī)方式發(fā)生的。例如，負(fù)載電流中的任何變化都會(huì)改變?cè)谝?zhǔn)的電流傳感電阻上所測(cè)量的電壓差。相應(yīng)地，如果負(fù)載電流在校準(zhǔn)期間發(fā)生了變化，校準(zhǔn)精度可能會(huì)受到損害。例如，測(cè)試電流的幅值通常被設(shè)計(jì)為遠(yuǎn)小于最大負(fù)載電流。在這方面，由于泄露到校準(zhǔn)通道中的負(fù)載電流波動(dòng)，校準(zhǔn)結(jié)果可能會(huì)是錯(cuò)誤的。
[0013]校準(zhǔn)期間斷開負(fù)載的即時(shí)補(bǔ)救措施對(duì)于大多數(shù)情況而言可能不是一個(gè)現(xiàn)實(shí)的解決方法，這是因?yàn)樗蓴_了期望的不間斷的系統(tǒng)運(yùn)行。即使在校準(zhǔn)期間斷開負(fù)載對(duì)于有些應(yīng)用而言是可以接受的，這樣的校準(zhǔn)方法也不能精確跟蹤系統(tǒng)在正常運(yùn)行狀態(tài)下的電阻變化。即使提供一種測(cè)量阻性結(jié)構(gòu)溫度的方法，這也是正確的。例如，在系統(tǒng)環(huán)境(相對(duì)于實(shí)驗(yàn)室設(shè)置)中精確測(cè)量分布式阻性結(jié)構(gòu)(如電感器繞組和PCB走線)的溫度一般是困難的。
[0014]第四種方法在開關(guān)模式電源的輸入端使用一個(gè)精密電流感測(cè)電阻器?？梢岳斫?，對(duì)于精密電流感測(cè)電阻器而不是常規(guī)電流感測(cè)電阻器的依賴會(huì)引入額外的成本。相應(yīng)地，第四種方法僅僅是避免了由在開關(guān)模式電源的低電壓輸出端加入這樣一個(gè)感測(cè)電阻器所產(chǎn)生的電壓降損失。電流感測(cè)電阻器本身不能被消除。而且，第四種方法的精確度依賴于開關(guān)模式電源的運(yùn)行模式，其可能隨著負(fù)載電流而改變。例如，在“High Precision LoadCurrent Sensing Using On-Line Calibration of Trace Resistance，，中討論的電路不能在輕負(fù)載時(shí)實(shí)現(xiàn)適當(dāng)?shù)男?zhǔn)，且一旦轉(zhuǎn)換器進(jìn)入不連續(xù)導(dǎo)通模式就會(huì)失去校準(zhǔn)能力。
[0015]鑒于前述內(nèi)容，需要提供一種在系統(tǒng)運(yùn)行不被中斷的同時(shí)測(cè)量阻性結(jié)構(gòu)電阻值的方法和電路。還需要在不必測(cè)量組件溫度的情況下就能測(cè)量阻性結(jié)構(gòu)的電阻。還需要跟蹤和補(bǔ)償可能改變阻性結(jié)構(gòu)的電阻值的不利的影響(例如，多種制造公差，電阻值的溫度漂移，由老化造成的電阻的負(fù)載壽命漂移(較差的長(zhǎng)期穩(wěn)定性等))。

【發(fā)明內(nèi)容】

[0016]本發(fā)明提供了一種用于測(cè)量電阻的系統(tǒng)，包括:
[0017]阻性結(jié)構(gòu)，具有:位于阻性結(jié)構(gòu)第一端的第一節(jié)點(diǎn)；位于阻性結(jié)構(gòu)第二端的第二節(jié)點(diǎn)；以及位于阻性結(jié)構(gòu)上第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間的第三節(jié)點(diǎn)；
[0018]校準(zhǔn)電流生成電路，其具有與阻性結(jié)構(gòu)的第三節(jié)點(diǎn)耦合的輸出端；以及
[0019]信號(hào)調(diào)節(jié)電路，包括:與阻性結(jié)構(gòu)的第一節(jié)點(diǎn)耦合的第一輸入端；與阻性結(jié)構(gòu)的第二節(jié)點(diǎn)耦合的第二輸入端；與阻性結(jié)構(gòu)的第三節(jié)點(diǎn)耦合的第三輸入端；以及輸出端，
[0020]其中，信號(hào)調(diào)節(jié)電路被配置為在其輸出端提供一個(gè)信號(hào)，該信號(hào)與第三節(jié)點(diǎn)處的電壓和阻性結(jié)構(gòu)的第一節(jié)點(diǎn)及第二節(jié)點(diǎn)處的電壓的加權(quán)平均值之間的差值成比例。
[0021]相應(yīng)地，本發(fā)明提供了一種用于測(cè)量阻性結(jié)構(gòu)的電阻的方法，該阻性結(jié)構(gòu)具有在阻性結(jié)構(gòu)第一端的第一節(jié)點(diǎn)、在阻性結(jié)構(gòu)的第二端的第二節(jié)點(diǎn)、以及在阻性結(jié)構(gòu)的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間且適于接收校準(zhǔn)電流的第三節(jié)點(diǎn)；信號(hào)調(diào)節(jié)電路包括耦合到阻性結(jié)構(gòu)的第一節(jié)點(diǎn)的第一輸入端、耦合到阻性結(jié)構(gòu)的第二節(jié)點(diǎn)的第二輸入端、和耦合到阻性結(jié)構(gòu)的第三節(jié)點(diǎn)的第三輸入端；以及輸出端，所述方法包括:
[0022]通過測(cè)量沒有校準(zhǔn)電流注入到阻性結(jié)構(gòu)的第三節(jié)點(diǎn)時(shí)輸出端上的電壓來確定第一校準(zhǔn)信號(hào)；
[0023]將校準(zhǔn)電流注入到阻性結(jié)構(gòu)的第三節(jié)點(diǎn)；
[0024]通過以下步驟確定第二校準(zhǔn)信號(hào):
[0025]對(duì)阻性結(jié)構(gòu)的第一節(jié)點(diǎn)的電壓和第二節(jié)點(diǎn)的電壓進(jìn)行插值；以及
[0026]從阻性結(jié)構(gòu)的第三節(jié)點(diǎn)處的電壓中減去插值后的電壓；以及
[0027]確定所確定的第一校準(zhǔn)信號(hào)和所確定的第二校準(zhǔn)信號(hào)之間的差值的絕對(duì)值，其中所述絕對(duì)值與阻性結(jié)構(gòu)的電阻和校準(zhǔn)電流的乘積成比例。
【專利附圖】

【附圖說明】
[0028]附圖是示意性實(shí)施例。附圖沒有示出全部實(shí)施例。其他實(shí)施例可被附加或替代使用。可能忽略明顯的或不必要的細(xì)節(jié)以節(jié)省空間或用于更加有效地進(jìn)行示意。一些實(shí)施例可結(jié)合額外的組件或步驟實(shí)施，和/或在不具有所示出的全部組件或步驟的情況下實(shí)施。當(dāng)相同的標(biāo)記出現(xiàn)在不同的附圖中時(shí)，其指示相同或相似的組件或步驟。
[0029]圖1示出根據(jù)本發(fā)明一個(gè)實(shí)施例的一種具有阻性結(jié)構(gòu)的系統(tǒng)。
[0030]圖2示出根據(jù)本發(fā)明一個(gè)實(shí)施例的一種具有阻性結(jié)構(gòu)的系統(tǒng)的更加詳細(xì)的視圖。
[0031]圖3示出根據(jù)本發(fā)明一個(gè)實(shí)施例的一種具有阻性結(jié)構(gòu)的系統(tǒng)，其中校正電流源作為調(diào)諧電流源被重用，以提供負(fù)載電流紋波。
[0032]圖4示出根據(jù)本發(fā)明一個(gè)實(shí)施例的一種能夠?qū)б栊越Y(jié)構(gòu)中的電流的系統(tǒng)。
[0033]圖5示出根據(jù)本發(fā)明一個(gè)實(shí)施例的一種通過斷開開關(guān)來導(dǎo)引阻性結(jié)構(gòu)中的電流的系統(tǒng)。
[0034]圖6示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的一種測(cè)量阻性結(jié)構(gòu)電阻值的系統(tǒng)的一部分。
[0035]圖7示出根據(jù)本發(fā)明一個(gè)實(shí)施例的一種示例阻性結(jié)構(gòu)。
[0036]圖8示出根據(jù)本發(fā)明一個(gè)實(shí)施例的一種遵循偽開爾文連接方法的示例阻性結(jié)構(gòu)。
[0037]圖9示出根據(jù)本發(fā)明一個(gè)實(shí)施例的一種具有可調(diào)諧插值器和用于指導(dǎo)插值器調(diào)諧過程的相關(guān)電路的系統(tǒng)。
[0038]圖10示出根據(jù)本發(fā)明一個(gè)實(shí)施例的一種基于由通過切換開關(guān)模式電源的相位而驅(qū)動(dòng)的極性反轉(zhuǎn)開關(guān)的具有可調(diào)諧插值器和相關(guān)器電路的系統(tǒng)。[0039]圖11示出根據(jù)本發(fā)明一個(gè)實(shí)施例的一種遵循另一個(gè)偽開爾文連接電路的示例阻性結(jié)構(gòu)。
【具體實(shí)施方式】
[0040]下述詳細(xì)描述中，通過示例的方式闡述了大量的具體細(xì)節(jié)，以提供對(duì)相關(guān)教導(dǎo)的全面理解。然而，很明顯，在沒有這樣的細(xì)節(jié)的情況下也可以實(shí)踐本發(fā)明。在其他情況下，在沒有細(xì)節(jié)的較高層次上描述眾所周知的方法、過程、組件、和/或電路，以避免不必要地混淆本發(fā)明的各方面。
[0041]以下討論的各示例涉及用于在不中斷系統(tǒng)運(yùn)行期間測(cè)量阻性結(jié)構(gòu)的電阻值的方法和電路。其中，合適的阻性結(jié)構(gòu)是離散電阻器或與集成電路的金屬層、印刷電路板箔、連接布線、金屬板、電纜通道相關(guān)聯(lián)的寄生電阻或任何其他電阻，只要它們符合歐姆定律且具有足夠低的寄生電容和電感。
[0042]在一個(gè)實(shí)施例中，本文所討論的校準(zhǔn)過程對(duì)系統(tǒng)運(yùn)行完全透明且通常不干擾它。負(fù)載電流干擾對(duì)校準(zhǔn)結(jié)果的影響可被設(shè)計(jì)成非常低。在一個(gè)方面中，低(或零)負(fù)載電流時(shí)的校準(zhǔn)可在對(duì)校準(zhǔn)精度沒有不利影響的情況下執(zhí)行。在一個(gè)方面中，本文所討論的校準(zhǔn)過程的能量消耗可被設(shè)計(jì)地非常低。
[0043]在一個(gè)實(shí)施例中，本文所描述的電路和方法可以執(zhí)行對(duì)一系列不同形狀、形式和尺寸的阻性材料的校準(zhǔn)。所適應(yīng)的電阻值可涵蓋多個(gè)數(shù)量級(jí)。例如，支持100μ Ω到1Ω或更大的電阻范圍。在一個(gè)方面中，阻性結(jié)構(gòu)不需要是一個(gè)集總元件，如具有三個(gè)電節(jié)點(diǎn)的兩個(gè)電阻器的串聯(lián)連接；相反，本文所體現(xiàn)的構(gòu)思也適用于當(dāng)阻性結(jié)構(gòu)是任意的分布式電阻時(shí)(例如:網(wǎng)狀電阻器，如基于有限元件分析)。在一個(gè)實(shí)施例中，印刷電路板跡線或印刷電路板平面形式的寄生阻性結(jié)構(gòu)可作為電流感測(cè)電阻器使用。在固有寄生電阻(如，印刷電路板走線或?qū)Ь€通道)在適當(dāng)校準(zhǔn)后作為精密電流感測(cè)電阻器使用的實(shí)施中，可避免與增加一個(gè)真正的電流感測(cè)電阻器相關(guān)的額外的電壓降，從而節(jié)省能源。
[0044]現(xiàn)在詳細(xì)描述附圖中示出及下述討論的參考示例。圖1示出根據(jù)本發(fā)明一個(gè)實(shí)施例的系統(tǒng)100，其具有阻性結(jié)構(gòu)101。在一個(gè)實(shí)施例中，阻性結(jié)構(gòu)101在第一節(jié)點(diǎn)130Α和第二節(jié)點(diǎn)130Β之間有一個(gè)總電阻Rx。提供至少一個(gè)額外的節(jié)點(diǎn)(如，第三節(jié)點(diǎn)130C)，其被電氣地和/或機(jī)械地定位于第一節(jié)點(diǎn)130A和第二節(jié)點(diǎn)130B之間。例如，第一部分電阻Rxl在第一節(jié)點(diǎn)130A和第三節(jié)點(diǎn)130C之間出現(xiàn)，而第二部分電阻Rx2在第三節(jié)點(diǎn)130C和第二節(jié)點(diǎn)130B之間出現(xiàn)?？傠娮鑂x由部分電阻Rxl和Rx2的和提供。電阻Rx，Rxl和Rx2的阻值可能未知。
[0045]阻性結(jié)構(gòu)101可能是電路的一部分。在一個(gè)實(shí)施例中，第一節(jié)點(diǎn)130A連接到電源110，且第二節(jié)點(diǎn)130B連接到負(fù)載111。例如，阻性結(jié)構(gòu)101充當(dāng)一個(gè)電流感測(cè)(“分流”)電阻器，通過測(cè)量第一節(jié)點(diǎn)130A和第二節(jié)點(diǎn)130B之間的電壓，并如下述式I所示，利用歐姆定律計(jì)算負(fù)載電流，以便測(cè)量流經(jīng)阻性結(jié)構(gòu)101的電流。
[0046]Iload=V(AB)/Rx (式 I)當(dāng) Rx 的阻值已知時(shí)。
[0047]在一個(gè)實(shí)施例中，校準(zhǔn)電流生成電路塊102 (如，以脈沖的形式)給阻性結(jié)構(gòu)101(Rx)提供電流。相應(yīng)地，校準(zhǔn)電流生成電路塊102被用于測(cè)量阻性結(jié)構(gòu)101 (Rx)的電阻值。在一個(gè)例子中，校準(zhǔn)電流生成電路塊102至少在一個(gè)工作狀態(tài)下耦合到至少第三節(jié)點(diǎn)130C。本文所述“耦合”指校準(zhǔn)電流不需要精確地注入到第三節(jié)點(diǎn)；而是，第三節(jié)點(diǎn)附近的任何適當(dāng)位置也可以被用于注入校準(zhǔn)電流。然而，離第三節(jié)點(diǎn)越近，精度就越高。通過將校準(zhǔn)電流Im注入到阻性結(jié)構(gòu)101的第三節(jié)點(diǎn)130C所提供的一個(gè)與眾不同的優(yōu)點(diǎn)是連接到節(jié)點(diǎn)130A和/或130B的無功組件(如，電源去耦電容器)(如，110和111)不會(huì)損害或干擾校準(zhǔn)電流脈沖(W)。
[0048]系統(tǒng)100可以包括一個(gè)耦合到校準(zhǔn)電流生成電路塊102的控制電路103?？刂齐娐?03具有至少兩個(gè)工作狀態(tài)以改變校準(zhǔn)電流I.或交替地將校正電流I.導(dǎo)引到阻性結(jié)構(gòu)的三個(gè)節(jié)點(diǎn)(如，130AU30B和130C)中的至少兩個(gè)中的任意一個(gè)。例如，校準(zhǔn)期間校準(zhǔn)電流可在節(jié)點(diǎn)130C和節(jié)點(diǎn)130A之間交替為“開(0N)”，或者在節(jié)點(diǎn)130C和節(jié)點(diǎn)130B之間交替為“關(guān)(OFF)”，而不是在兩種狀態(tài)(其可以為“校正電流開”和“校正電流關(guān)”，兩個(gè)不同幅值的校準(zhǔn)電流，或兩個(gè)不同的符號(hào)的校準(zhǔn)電流)間改變校準(zhǔn)電流W。例如，交替可以由電子開關(guān)裝置完成，如，一對(duì)分別在校準(zhǔn)電流源102的輸出端與阻性結(jié)構(gòu)101的節(jié)點(diǎn)130C和節(jié)點(diǎn)130A/B之間連接的MOSFET (圖1中未示出)?？梢岳斫?，將這種MOSFET (或任何其他電路元件)加入到校準(zhǔn)電流通路仍將校準(zhǔn)電流生成電路耦合到阻性結(jié)構(gòu)101的第三節(jié)點(diǎn)130C。
[0049]系統(tǒng)100可包括信號(hào)調(diào)節(jié)電路塊104，其耦合到第一節(jié)點(diǎn)130A，第二節(jié)點(diǎn)130B和第三節(jié)點(diǎn)130C，以在其輸出端105處形成一個(gè)經(jīng)過調(diào)節(jié)的信號(hào)。輸出端105處的信號(hào)提供阻性結(jié)構(gòu)101的第三節(jié)點(diǎn)(130C)處的電勢(shì)與阻性結(jié)構(gòu)101的第一和第二節(jié)點(diǎn)(130A，130B)處的電勢(shì)的加權(quán)平均值之間的差值(或，放大后差值)。
[0050]在一個(gè)實(shí)施例中，系統(tǒng)100包括一個(gè)信號(hào)處理電路塊106，其耦合到信號(hào)調(diào)節(jié)電路塊104的輸出端105。信號(hào)處理電路塊106使用輸出端105處的信號(hào)(由信號(hào)調(diào)節(jié)電路塊104提供)，以確定阻性結(jié)構(gòu)101的電阻Rx。稍后更加詳細(xì)地討論信號(hào)處理電路塊106。
[0051]圖2是根據(jù)本發(fā)明一個(gè)實(shí)施例的具有阻性結(jié)構(gòu)201的系統(tǒng)200的更加詳細(xì)的圖示。例如，阻性結(jié)構(gòu)201可以是一片阻性材料，其至少具有第一連接節(jié)點(diǎn)230A、第二連接節(jié)點(diǎn)230B、和第三連接節(jié)點(diǎn)230C。連接節(jié)點(diǎn)230C介于節(jié)點(diǎn)230A和節(jié)點(diǎn)230B之間。在一個(gè)實(shí)施例中，連接節(jié)點(diǎn)230C是連接節(jié)點(diǎn)230A和230B的中間點(diǎn)，處于中央?yún)^(qū)域，因此部分電阻Rxl=Rac及Rx2=Rcb有基本相同的電阻值,如下述式2所示。
[0052]Rxl=Rx2=Rac=Rcb (式 2)
[0053]相應(yīng)地，在節(jié)點(diǎn)230C的所需響應(yīng)信號(hào)被最大化，節(jié)點(diǎn)230C距離阻性結(jié)構(gòu)201的中心越遠(yuǎn)，其響應(yīng)信號(hào)幅值越小。在一個(gè)實(shí)施例中，節(jié)點(diǎn)230C (信號(hào)由此處取出)的位置不在中心(如，在一個(gè)阻值是總電阻的1/3的距離)。注意，當(dāng)節(jié)點(diǎn)230C太接近節(jié)點(diǎn)230A或230B中的一個(gè)時(shí)，那么響應(yīng)信號(hào)會(huì)劣化。
[0054]校準(zhǔn)電流生成電路塊202可包括調(diào)節(jié)晶體管Ml。在一個(gè)實(shí)施例中，調(diào)節(jié)晶體管Ml是雙擴(kuò)散金屬氧化物半導(dǎo)體(DMOS)晶體管。調(diào)節(jié)晶體管Ml的漏極可被連接到第三連接節(jié)點(diǎn)230C。在一個(gè)實(shí)施例中，調(diào)節(jié)晶體管Ml的漏極通過將所述漏極連接到阻性結(jié)構(gòu)第三節(jié)點(diǎn)的附近區(qū)域的一個(gè)或多個(gè)位置而耦合到第三連接節(jié)點(diǎn)230C。在一個(gè)實(shí)施例中，校準(zhǔn)電流生成電路塊202包括基準(zhǔn)電阻器Rs，其第一節(jié)點(diǎn)耦合到調(diào)節(jié)晶體管Ml的源極而其第二節(jié)點(diǎn)耦合到Vss (或地)。基準(zhǔn)電阻器Rs—般不影響(see)負(fù)載電流Ium;反而會(huì)影響校準(zhǔn)電流Im，校準(zhǔn)電流可比最大負(fù)載電流小幾個(gè)數(shù)量級(jí)。進(jìn)一步地，校準(zhǔn)電流Im可包括短脈沖，并具有一個(gè)小的占空比。相應(yīng)地，電阻器Rs與能夠支持滿負(fù)載電流的精密分流電阻器相比，其尺寸小的多，且額定功率更低(從而，成本更小)。如果加入可選的第二校準(zhǔn)步驟(之后討論)，基準(zhǔn)電阻器Rs也可具有一個(gè)較大的公差，較大的溫度系數(shù)，以及較差的穩(wěn)定性(從而甚至更低的成本)，而不會(huì)顯著干擾本文所討論的電阻校正系統(tǒng)200的精度。
[0055]控制電路塊203可包括運(yùn)算放大器240和可編程基準(zhǔn)電壓源VKEF242，其耦合到(如DM0S)調(diào)節(jié)晶體管Ml和基準(zhǔn)電阻器Rs以形成電流伺服回路。例如，控制電路塊203提供校準(zhǔn)電流，如下述式3所示。
[0056]ICal=Veef/Rs (式 3)
[0057]在一個(gè)實(shí)施例中，通過提供兩個(gè)狀態(tài)的可編程基準(zhǔn)電壓源VKEF242，來實(shí)現(xiàn)至少兩個(gè)狀態(tài)的控制裝置。例如，在第一狀態(tài)中，提供零電壓而在第二個(gè)狀態(tài)中，提供一個(gè)正電壓。所述正電壓可以接近IV。在一些實(shí)施例中，基準(zhǔn)電壓Vkef242不需要太精確且它也可以具有一個(gè)較大的溫度漂移，而不會(huì)顯著干擾本文所討論的電阻校準(zhǔn)系統(tǒng)200的精度，只要基準(zhǔn)電壓在校準(zhǔn)電流切換到“開”的短暫時(shí)間內(nèi)大致穩(wěn)定即可。例如，基準(zhǔn)電壓VKEF242定義了一個(gè)短暫時(shí)間間隔內(nèi)校準(zhǔn)電流脈沖的總幅值。如果基準(zhǔn)電壓從所設(shè)計(jì)的典型值下降約10%到30%，本文所討論的電阻校準(zhǔn)系統(tǒng)200仍然可以精確工作，只要電路不超過其的工作裕度且如果基準(zhǔn)電壓也被用在信號(hào)處理中，這將在稍后描述。
[0058]在一個(gè)實(shí)施例中，信號(hào)調(diào)節(jié)電路塊204包括插值器(IP)220，其形成節(jié)點(diǎn)230A(Va)處的電壓和節(jié)點(diǎn)230B (Vb)處的電壓之間的加權(quán)平均電壓，如下述式4a提供。
[0059]Vavg ο- (1-a) Va+ (1+a) Vb (式 4a)
[0060]相應(yīng)地，式4a描述了一個(gè)比例關(guān)系。例如，當(dāng)使用無源插值器(如基于電阻和/或電容)時(shí)，比例系數(shù)通常是0.5而式4a成為下述式4b的形式。
[0061 ] Vavg=0.5* [ (1-a) *Va+ (1+a) *Vb] (式 4b)
[0062]另一個(gè)示例中，使用有源插值器(如基于運(yùn)算放大器)，其中可存在插值器增益GI。此方面中，比例系數(shù)可能不是0.5，如下述式4c提供。:
[0063]Vavg= (GI*0.5) * [ (l_a) *Va+(1+a) *Vb] (式 4c)
[0064]上述式4a到4c中，“a”是插值參數(shù)，其可以是常數(shù)或變量。它對(duì)應(yīng)于第三節(jié)點(diǎn)230C相對(duì)于第一和第二節(jié)點(diǎn)230A和230B的位置。下述討論設(shè)置插值參數(shù)“a”的一個(gè)示例選擇。在許多實(shí)際實(shí)施中，插值參數(shù)“a”的數(shù)值例如跨越一個(gè)范圍，-0.3到+0.3，這取決于阻性結(jié)構(gòu)201的預(yù)期的機(jī)械、熱和電氣公差。在一些實(shí)施例中，插值參數(shù)“a”的數(shù)值可能超過這個(gè)范圍。然而，超過這個(gè)范圍會(huì)降低可達(dá)到的校準(zhǔn)精度。例如，給定校準(zhǔn)電流電平的校準(zhǔn)精度在信號(hào)Vavg具有最大幅值的時(shí)候最好，這種情況發(fā)生在插值參數(shù)“a”為零或接近零時(shí)。高精度可以通過將阻性結(jié)構(gòu)的機(jī)械、熱和電氣公差降低到一個(gè)合理的水平并且通過使第三節(jié)點(diǎn)230C盡可能合理地靠近第一和第二節(jié)點(diǎn)中間的中心等電位線(如，利用制造阻性結(jié)構(gòu)的生產(chǎn)過程的給定性能的適當(dāng)開發(fā))完成。對(duì)基本幾何形狀，如具有矩形形狀的阻性結(jié)構(gòu)，放置第三節(jié)點(diǎn)230C的優(yōu)選位置(如，使得插值參數(shù)“a”接近零)在節(jié)點(diǎn)230A和230B之間的形狀的質(zhì)心(如，在矩形形狀的對(duì)角線交點(diǎn)處)。對(duì)于更復(fù)雜的形狀，可進(jìn)行有限元分析以找到第三節(jié)點(diǎn)的最優(yōu)位置。
[0065]信號(hào)調(diào)節(jié)電路塊204也可以包括差分放大器(AMP) 222，其被配置為對(duì)第三節(jié)點(diǎn)230C處的電壓Vc和由插值器所提供的具有增益系數(shù)GA的加權(quán)平均電壓Vavg之間的差值進(jìn)行放大，由下述式5a所示。
[0066]Vout=GA* (Vavg - Vc) (式 5a)
[0067]如果使用的是具有插值器增益GI的有源插值器，那么耦合到阻性結(jié)構(gòu)201的第三節(jié)點(diǎn)230C的差分放大器222的輸入就具有一個(gè)下述式5b所提供的增益。
[0068]Vout=GA*(Vavg - GI*Vc) (式 5b)
[0069]在一個(gè)實(shí)施例中，式5a的差分放大器增益函數(shù)和插值器222的加權(quán)平均函數(shù)可通過依據(jù)已知的實(shí)現(xiàn)傳遞函數(shù)的步驟配置運(yùn)算放大器進(jìn)行組合，如下述式6所示。
[0070]Vout=GA* {0.5* [ (l_a) *Va+(1+a) *Vb] - Vc} (式 6)
[0071]例如，上述計(jì)算涉及將Va和Vb耦合到運(yùn)算放大器的第一輸入的第一輸入網(wǎng)絡(luò)和將Vc耦合到運(yùn)算放大器的第二輸入的第二輸入網(wǎng)絡(luò)。進(jìn)一步地，反饋網(wǎng)絡(luò)將運(yùn)算放大器的輸出耦合到所述運(yùn)算放大器的反相輸入端。第一和第二輸入網(wǎng)絡(luò)和反饋網(wǎng)絡(luò)可以是阻性的或容性的。
[0072]在一個(gè)實(shí)施例中，差值器220包括具有中心抽頭的一串電阻(或圍繞中心排列的多個(gè)可選抽頭)。抽頭位置(如，對(duì)應(yīng)插值參數(shù)“a”)選擇為對(duì)應(yīng)于第三節(jié)點(diǎn)230C相對(duì)于第一和第二節(jié)點(diǎn)230A和230B的位置。下面討論用于選擇插值參數(shù)“a”的示例過程。
[0073]在一個(gè)實(shí)施例中，插值器222可與放大器240組合(如，配置成開關(guān)電容電路)，其中插值參數(shù)“a”為開關(guān)電容電路的輸入電容之比，或者在在切換過程中為固有的。這樣一種容性插值器的優(yōu)點(diǎn)是它不從阻性結(jié)構(gòu)中抽取DC電流，所以它可以如高歐姆阻性插值器一樣提供相同或更好的校準(zhǔn)精度。
[0074]在使用分布式阻性結(jié)構(gòu)201 (如，PCB箔通道(foil run))的各實(shí)施例中，可使用不止一個(gè)接近或就在阻性結(jié)構(gòu)201的中心的節(jié)點(diǎn)(如，圖8中的C，C’，C’ ’)注入校準(zhǔn)電流。進(jìn)一步地，這些節(jié)點(diǎn)中不止一個(gè)可被用于向差分放大器222的一個(gè)輸入節(jié)點(diǎn)提供電壓Vc。在一個(gè)實(shí)施例中，如果不只一個(gè)這樣的節(jié)點(diǎn)貢獻(xiàn)節(jié)點(diǎn)Vc處的電壓電平，則差分放大器222可包括多個(gè)輸入端以適應(yīng)多輸入電壓。例如，每個(gè)輸入到放大器222的電壓可具有相等或獨(dú)立的增益系數(shù)。在一個(gè)實(shí)施例中，分布式阻性結(jié)構(gòu)201的有限元分析被用于確定多輸入差分放大器的每個(gè)輸入的最優(yōu)增益系數(shù)。在有限元模型中，當(dāng)已知校準(zhǔn)電流被注入到一個(gè)或多個(gè)在其附近的其它節(jié)點(diǎn)時(shí)，根據(jù)提供多輸入電壓的節(jié)點(diǎn)處的電勢(shì)的相對(duì)幅值，可容易地確定增益系數(shù)。
[0075]信號(hào)處理電路塊206可包括開關(guān)電容積分器和比較器(如，基于Λ-Σ調(diào)制器技術(shù)的模數(shù)轉(zhuǎn)換器(ADC))。例如，開關(guān)電容積分器和比較器被配置為Λ-Σ模數(shù)轉(zhuǎn)換器的調(diào)制器。該調(diào)制器利用一個(gè)基準(zhǔn)電壓來跟蹤用于調(diào)節(jié)校準(zhǔn)電流Im的基準(zhǔn)電壓242。在一個(gè)實(shí)施例中，信號(hào)處理電路塊206向存儲(chǔ)的積分結(jié)果增加Vout和/或基準(zhǔn)電壓或者從存儲(chǔ)的積分結(jié)果中減去Vout和/或基準(zhǔn)電壓，且檢查積分結(jié)果的符號(hào)?？梢砸杂布绞皆黾訑?shù)字抽取濾波器或者以軟件方式實(shí)施數(shù)字抽取濾波器。在一個(gè)實(shí)施例中，用于ADC的基準(zhǔn)電壓與用于控制電路塊203的基準(zhǔn)電壓242相同。換言之，用于ADC的基準(zhǔn)電壓和基準(zhǔn)電壓242都源于一個(gè)共同的電壓源。如上所述，在此情況下，ADC結(jié)果自動(dòng)地糾正基準(zhǔn)電壓源的任何不精確或溫度漂移。
[0076]基于前述對(duì)系統(tǒng)200的概述，現(xiàn)在考慮系統(tǒng)200的示例運(yùn)行的高級(jí)討論是有幫助的。在運(yùn)行的第一階段中，基準(zhǔn)電壓源Vkef242被設(shè)置為零(即，校準(zhǔn)電流Ical為關(guān))且節(jié)點(diǎn)205處的Vout被采樣(如，通過一個(gè)信號(hào)處理塊206中的Λ - Σ ADC)。這是相關(guān)雙采樣(⑶S)
信號(hào)處理方法的第一米樣。
[0077]在運(yùn)行的第二階段中，基準(zhǔn)電壓源VKEF242被設(shè)置為一個(gè)正電壓(如，到達(dá)1.23V,其可由帶隙基準(zhǔn)提供，但也可以來自于遠(yuǎn)不如帶隙基準(zhǔn)精確的基準(zhǔn))。從第三節(jié)點(diǎn)230C抽取的校準(zhǔn)電流由下述式7提供。
[0078]Ical=VREF/Rs (式 7)
[0079]經(jīng)過一個(gè)短暫的延遲(B卩，當(dāng)校準(zhǔn)電流足夠穩(wěn)定時(shí))，節(jié)點(diǎn)205處的Vout再次被采樣。在一個(gè)實(shí)施例中，這代表著CDS信號(hào)處理方法的第二采樣。注意，可使用信號(hào)處理領(lǐng)域內(nèi)已知的其他采樣、測(cè)量或數(shù)字化方法，只要它們實(shí)現(xiàn)運(yùn)行的兩個(gè)階段之間的Vout差值的捕獲。在一個(gè)實(shí)施例中，運(yùn)行的第一階段和第二階段是周期性的。
[0080]在一個(gè)實(shí)施例中，包括一個(gè)空閑階段。例如，在可選的空閑階段中，基準(zhǔn)電壓源Veef242再次被設(shè)置為零伏。為了節(jié)省可選的空閑階段期間的能量，上述所討論的所有的功能塊(如基準(zhǔn)電壓源Vkef242，AMP222，插值器220，和ADC)可被設(shè)置為電源斷電狀態(tài)。可選的空閑階段也幫助冷卻生成校準(zhǔn)電流脈沖的電氣組件。如上所述，空閑階段是可選的，因?yàn)橄嗤睦鋮s效果在一個(gè)實(shí)施例中可通過使運(yùn)行的第一階段顯著長(zhǎng)于運(yùn)行的第二階段來實(shí)現(xiàn)。
[0081]例如，第一階段和第二階段中提取的信號(hào)采樣之間的差值的絕對(duì)值與總電阻Rx*ICAL的乘積是成比例的，即使在放大器或ADC中存在偏移電壓時(shí)。比例系數(shù)本身可依賴于系統(tǒng)200的總增益。此處所討論的信號(hào)處理技術(shù)示例的一個(gè)優(yōu)點(diǎn)是三個(gè)節(jié)點(diǎn)230A，230B和230C處的寄生熱電偶電壓對(duì)Rx的測(cè)量不具有任何影響。
[0082]在一個(gè)實(shí)施例中，如果基準(zhǔn)電壓源Vkef242也被用在ADC中，它就不被包括在用于Rx/Rs的系統(tǒng)增益公式中。相應(yīng)地，基準(zhǔn)電壓源Vkef242不需要非常精確。
[0083]進(jìn)一步地，在一個(gè)實(shí)施例中，如果對(duì)上述討論的插值參數(shù)“a”的選擇使得用于形成電壓的加權(quán)平均值的權(quán)重與部分電阻Rxl和Rx2的幅值成比例，那么流經(jīng)阻性結(jié)構(gòu)201(Rx)的負(fù)載電流對(duì)阻性結(jié)構(gòu)201 (Rx)的測(cè)量也沒有影響。
[0084]如果阻性結(jié)構(gòu)使得插值參數(shù)“a”不需要調(diào)諧(如，當(dāng)在阻性結(jié)構(gòu)上不存在顯著熱梯度時(shí)或如果電阻的溫度系數(shù)很小)，可使用一個(gè)微調(diào)電路(trim circuit)來將插值參數(shù)“a”設(shè)置為一個(gè)最優(yōu)值。例如，該最優(yōu)值可在系統(tǒng)的生產(chǎn)期間就被確定。例如，如果阻性結(jié)構(gòu)是集成電路的一部分，可使用激光燒斷熔絲鏈路(laser blown fuse link)或一些其他已知形式的微調(diào)電路，以選擇阻性插值器上若干抽頭中的一個(gè)，以將插值參數(shù)“a”設(shè)置為一個(gè)最優(yōu)值。
[0085]在一個(gè)實(shí)施例中，插值(由插值器220實(shí)施)的插值參數(shù)“a”的自動(dòng)調(diào)諧可通過改變插值參數(shù)“a”直到運(yùn)行的第一階段中的Vout達(dá)到最小(如，當(dāng)校準(zhǔn)電流為零時(shí))來實(shí)現(xiàn)。
[0086]用于插值參數(shù)“a”的自動(dòng)調(diào)諧的調(diào)諧電路可采取多種形式。在一個(gè)優(yōu)選實(shí)施例中，調(diào)諧是基于檢測(cè)殘差信號(hào)Vout (205)進(jìn)行的，該殘差信號(hào)是由系統(tǒng)運(yùn)行期間通過第一節(jié)點(diǎn)進(jìn)入阻性結(jié)構(gòu)201且由第二節(jié)點(diǎn)離開(反之亦然)的電流幅值的改變?cè)斐傻摹?br> [0087]例如，本文討論的調(diào)諧電路或調(diào)諧方法可使用負(fù)載電流(如，節(jié)點(diǎn)230A和230B之間作為電壓Vab所觀測(cè)到的)和節(jié)點(diǎn)205處的Vout之間的相關(guān)性來實(shí)現(xiàn)。理想調(diào)諧點(diǎn)在相關(guān)性最小化時(shí)獲得。在一個(gè)不例中，為了實(shí)現(xiàn)相關(guān)性的最小化，相關(guān)電路僅僅提供相關(guān)性的符號(hào)，且調(diào)諧過程根據(jù)所述符號(hào)將阻性插值器上所選擇的抽頭向上或向下改變。在運(yùn)行一個(gè)短暫時(shí)期之后，調(diào)諧過程在兩個(gè)最優(yōu)化抽頭之間跳躍。以系數(shù)(Ι-a2)進(jìn)入校準(zhǔn)過程的增益公式的插值參數(shù)“a”，根據(jù)上述式5，遵循所選擇的抽頭位置。對(duì)于要求適當(dāng)?shù)木鹊南到y(tǒng)，此系數(shù)(如，在與理想中心抽頭的情況存在小偏差的情況下，接近1.00)可被忽略。然而，在更精確的系統(tǒng)中，此系數(shù)還可以被信號(hào)處理塊使用來糾正校正增益的改變。因此，系統(tǒng)可以自動(dòng)地跟蹤并糾正與理想中心抽頭情況下的任何偏差。
[0088]圖9不出根據(jù)本發(fā)明Iv實(shí)施例的相關(guān)電路900。在圖9的不例中，相關(guān)電路900包括耦合到積分器970的模擬四象限乘法器950?？缃釉诜糯笃?40的兩個(gè)輸入節(jié)點(diǎn)上的差分電壓Vab提供第一輸入信號(hào),且Vout提供四象限乘法器950的第二輸入信號(hào)。在一個(gè)實(shí)施例中，差分電壓Vab在其被提供給四象限乘法器950之前被放大器940放大。在一個(gè)實(shí)施例中，ADC的Λ-Σ調(diào)制器被用來代替模擬積分器970。為了允許用于調(diào)諧過程的校準(zhǔn)電路中使用的積分器或ADC的重用，可使用開關(guān)960。例如，開關(guān)960在“校準(zhǔn)(CAL)”狀態(tài)將積分器970耦合到Vout，而在“調(diào)諧(TUNE)”狀態(tài)將積分器970耦合到乘法器(950)，以此提供一個(gè)相關(guān)器。如果負(fù)載電路是單向的，可以使用一個(gè)兩象限乘法器來代替。相關(guān)性也可以在數(shù)字域中通過對(duì)兩個(gè)Λ-Σ調(diào)制器的PWM比特流進(jìn)行相關(guān)來進(jìn)行，向一個(gè)Λ-Σ調(diào)制器提供信號(hào)Vab，而向另一個(gè)Λ-Σ調(diào)制器提供在節(jié)點(diǎn)205處的Vout。信號(hào)Vab和/或Vout可在被發(fā)送到乘法器之前被放大。
[0089]在不同的實(shí)施例中，相關(guān)操作(S卩，插值參數(shù)“a”調(diào)諧過程)可利用開關(guān)模式電源固有的電感電流紋波造成的固有負(fù)載電流紋波、可由改變數(shù)據(jù)處理(CPU)負(fù)載造成的負(fù)載電流紋波等。例如，可能不能夠獲得足夠幅值的電流紋波來執(zhí)行插值器220調(diào)諧。為此，系統(tǒng)軟件例如可通過不時(shí)地執(zhí)行大量計(jì)算而在其他時(shí)間執(zhí)行少量計(jì)算來引發(fā)足夠的負(fù)載電流紋波，以調(diào)制負(fù)載電流。系統(tǒng)軟件也可以智能地控制調(diào)諧過程，使其在由于變化的計(jì)算負(fù)荷而存在的足夠負(fù)載電流的運(yùn)行階段期間發(fā)生。
[0090]適合相關(guān)操作的負(fù)載電流紋波也可以通過調(diào)制開關(guān)或線性穩(wěn)壓電源的電壓反饋網(wǎng)絡(luò)生成。例如，可以通過以下方式來實(shí)現(xiàn)這種負(fù)載電流紋波:經(jīng)由電阻器，將矩形數(shù)字調(diào)制信號(hào)耦合到開關(guān)電源的反饋引腳。例如，對(duì)電阻器的電阻值進(jìn)行選擇，以使數(shù)字信號(hào)擺幅在由負(fù)載指定的限度內(nèi)改變開關(guān)電源的輸出電壓。例如，對(duì)于一個(gè)可以容許10%的電源電壓變化的負(fù)載而言，開關(guān)電源的輸出電壓調(diào)制可被設(shè)置為5%。在一個(gè)實(shí)施例中，矩形數(shù)字調(diào)制信號(hào)的周期優(yōu)選為比開關(guān)頻率長(zhǎng)10到100倍。然而，也可以使用任何其他定時(shí)，只要對(duì)該調(diào)制的電壓控制回路的瞬態(tài)響應(yīng)是可檢測(cè)到的。例如，在相關(guān)性操作中，節(jié)點(diǎn)205的電壓Vout可乘以一個(gè)源自數(shù)字調(diào)制信號(hào)的信號(hào)。在一個(gè)實(shí)施例中，使用的是調(diào)制信號(hào)的一個(gè)延遲形式，其中對(duì)延遲進(jìn)行選擇以實(shí)現(xiàn)相關(guān)操作的最優(yōu)靈敏度。在相關(guān)性操作中，節(jié)點(diǎn)205的電壓Vout也可以乘以第一節(jié)點(diǎn)230A和第二節(jié)點(diǎn)230B處電壓之間的差值(Vab)或者其放大版本，而不是使用調(diào)制信號(hào)。
[0091]在一個(gè)實(shí)施例中，不使用模擬乘法器950，相反，相關(guān)操作使用開關(guān)電源的柵極驅(qū)動(dòng)(開關(guān)引腳)信號(hào)?，F(xiàn)在參考圖10，其示出根據(jù)本發(fā)明一個(gè)實(shí)施例的具有可調(diào)諧插值器和相關(guān)器電路的系統(tǒng)，其基于通過切換開關(guān)模式電源的相位而驅(qū)動(dòng)的極性反轉(zhuǎn)開關(guān)。通過開關(guān)柵極調(diào)節(jié)電路1090，開關(guān)電源控制器1080的柵極驅(qū)動(dòng)輸出1081，1082可被放大、形成為數(shù)字控制信號(hào)的形式、擴(kuò)展、或減少持續(xù)時(shí)間。所得到的數(shù)字控制信號(hào)1091和1092可被用于設(shè)置開關(guān)裝置1095的極性。例如，開關(guān)裝置1095將電壓Voutl005或它的相反極性1006從差分放大器1022耦合到積分器1070或模數(shù)轉(zhuǎn)換器(ADC)(如，Λ-ΣΑ?Ο。如圖10所示，差分放大器1022 (如，對(duì)應(yīng)于圖2中的差分放大器222)可具有差分輸出，從而允許節(jié)點(diǎn)1005和1006處的信號(hào)在被送到積分器1070之前改變其極性。作為選擇，在單端差分放大器的情況下，受數(shù)字控制信號(hào)1091和1092控制的極性改變開關(guān)裝置被用在信號(hào)通路中，處在差分放大器1022之前。然而，之后應(yīng)當(dāng)向其輸出中增加用于所需定時(shí)窗的額外選通(gating)。例如，可調(diào)諧插值器1020對(duì)應(yīng)于圖2中的220，且阻性結(jié)構(gòu)1001對(duì)應(yīng)于圖2中的201。在一個(gè)實(shí)施例中，開關(guān)電源1000包括PFET1083、NFET1084、電感器1085、和電容器1086。負(fù)載1111被耦合到阻性結(jié)構(gòu)1001的輸出端。
[0092]在一個(gè)開關(guān)電源不存在或者一個(gè)已有調(diào)節(jié)器不能用于如上所述的相關(guān)操作的實(shí)施例中，足夠的負(fù)載電流紋波由耦合到節(jié)點(diǎn)230A和230B中至少一個(gè)的調(diào)諧電流源提供。例如，調(diào)諧電流源之后被沖擊(pulse)以創(chuàng)建所需的紋波。作為選擇，如圖3中所示，校準(zhǔn)電流源除了基本耦合到節(jié)點(diǎn)330C之外，還可通過提供將紋波電流耦合到節(jié)點(diǎn)330A或330B(或在兩個(gè)節(jié)點(diǎn)330A或330B交替)的額外通路來復(fù)用作為用于負(fù)載電流紋波的調(diào)諧電流源。例如，一些DMOS晶體管(如M2，M3，M4)可被增加到校準(zhǔn)電流產(chǎn)生電路(如，圖2的202)的輸出分支。晶體管M3被切換到開且M2/M4被切換到關(guān)，以將校準(zhǔn)電流脈沖注入到第三節(jié)點(diǎn)330C中。為了生成調(diào)諧電流脈沖，M3被切換到關(guān)且M2或M4被切換到開。在一個(gè)實(shí)施例中，如果不期望節(jié)點(diǎn)330A和330B之間的乒乓操作(如，晶體管M4和M2被交替開啟的情況)，則忽略晶體管M4。在一個(gè)示例中，生成這種調(diào)諧電流脈沖依賴于特定的負(fù)載和耦合到節(jié)點(diǎn)330A和330B的電源電路(未示出)。
[0093]圖4示出根據(jù)本發(fā)明一個(gè)實(shí)施例的可以導(dǎo)引阻性結(jié)構(gòu)中的電流的系統(tǒng)400。圖4示出一個(gè)簡(jiǎn)化配置以更簡(jiǎn)單地描述本發(fā)明的特定方面。在一個(gè)實(shí)施例中，幾個(gè)DMOS晶體管(如，MlB和MlC)將校準(zhǔn)電流脈沖I.交替導(dǎo)引到節(jié)點(diǎn)430B和430C。切換是由電子控制的開關(guān)450和452提供的。從而，取決于哪一個(gè)開關(guān)被閉合，由運(yùn)算放大器440調(diào)節(jié)的電流脈沖可被導(dǎo)向節(jié)點(diǎn)430C或節(jié)點(diǎn)430B中的任何一個(gè)。在一個(gè)示例中，這些導(dǎo)向到阻性結(jié)構(gòu)401的節(jié)點(diǎn)430B的脈沖可被用于替換固有負(fù)載電流紋波，以調(diào)諧由插值器(處在信號(hào)調(diào)節(jié)塊404中)提供的插值操作。作為選擇，調(diào)節(jié)晶體管MlB的漏極可被連接到節(jié)點(diǎn)430A。在一個(gè)實(shí)施例中，調(diào)節(jié)晶體管MlB的漏極被連接到節(jié)點(diǎn)430A或430B中電容較小的一個(gè)。將調(diào)節(jié)晶體管MlB的漏極連接到具有較小電容值的節(jié)點(diǎn)，能夠迫使大部分電流脈沖流過阻性結(jié)構(gòu)，從而增加信號(hào)幅值。
[0094]在不同的實(shí)施例中，校準(zhǔn)電流源也可以通過斷開開關(guān)模式電源或線性電源的開關(guān)晶體管或傳輸晶體管(pass transistor)來實(shí)施。在此方面中，圖5示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的通過斷開開關(guān)來導(dǎo)引阻性結(jié)構(gòu)中的電流的系統(tǒng)500。例如，負(fù)載電流Ium的一部分從阻性結(jié)構(gòu)501的第一節(jié)點(diǎn)(如，530A)被周期性地轉(zhuǎn)向到第三節(jié)點(diǎn)(如530C)。這樣可能是特別有利的，如果阻性結(jié)構(gòu)501和開關(guān)晶體管或傳輸晶體管(如，5M2和5M1)被集成到開關(guān)模式或線性模式電源芯片上。在一個(gè)實(shí)施例中，半導(dǎo)體芯片的頂部金屬層或鍵合線可被用作阻性結(jié)構(gòu)501。
[0095] 現(xiàn)在考慮系統(tǒng)500的示例運(yùn)行的高級(jí)描述是有幫助的。在一個(gè)實(shí)施例中，在運(yùn)行的第一階段，晶體管5M1是關(guān)閉的，而晶體管5M2承載全部負(fù)載電流ΙωΑΒ。在運(yùn)行的第二階段,5Μ1被開啟，從而承載負(fù)載電流Iioad的一部分。例如，在此階段，Iload的一部分作為用于阻性結(jié)構(gòu)501的校準(zhǔn)電流I.。在一個(gè)實(shí)施例中，電阻器557 (Rs)上的電壓降被用于確定校準(zhǔn)電流Im或用于通過在反饋回路中包括晶體管5M1將其調(diào)節(jié)到一個(gè)期望值。由于校準(zhǔn)電流Im可比最大負(fù)載電流Ium小幾個(gè)數(shù)量級(jí)，晶體管5M1和電阻器557都可以被配置為與晶體管5M2和阻性結(jié)構(gòu)501相比處理一個(gè)小得多的電流。相應(yīng)地，在此實(shí)施例中，校準(zhǔn)電流脈沖對(duì)功耗沒有貢獻(xiàn)。
[0096]前述實(shí)施例可被一個(gè)額外的(如次級(jí))校準(zhǔn)步驟增強(qiáng)，其中基于一個(gè)額外的基準(zhǔn)電阻或一個(gè)基準(zhǔn)電流來對(duì)校準(zhǔn)電流分支Im的電阻器557 (Rs)進(jìn)行校準(zhǔn)，如圖5中的次級(jí)校準(zhǔn)電流源507所表示。在一個(gè)實(shí)施例中，次級(jí)校準(zhǔn)電流源507包括一個(gè)可切換(如569)基準(zhǔn)電流源572。當(dāng)開關(guān)569開啟時(shí)，基準(zhǔn)電流源572被耦合到校準(zhǔn)電流電路塊的電阻器557(Rs)0例如，當(dāng)初級(jí)校準(zhǔn)系統(tǒng)(用于阻性結(jié)構(gòu)501的)空閑且不產(chǎn)生校準(zhǔn)電流I.時(shí)，開關(guān)569被切換到開啟。在運(yùn)行的這個(gè)階段，晶體管5M1 (或圖4的MlC和MlB)被切換到關(guān)閉，如此，次級(jí)校準(zhǔn)電流Ikef不受干擾地流過串聯(lián)電阻器557 (或圖4的基準(zhǔn)電阻Rs)。
[0097]電阻器557 (Rs)的幅值是基于測(cè)量電阻的電路的，如測(cè)量電阻器557上的電壓的ADC (未示出)。例如，次級(jí)校準(zhǔn)步驟對(duì)于以下實(shí)施可能是有用的:與校準(zhǔn)電流生成電路關(guān)聯(lián)的電阻557 (或任意電阻器，如Rs)是不穩(wěn)定的、未知的、受工藝公差影響的，或具有較高溫度系數(shù)。在圖5的不例中，電阻器557本身可以與阻性結(jié)構(gòu)501—樣處在同一金屬層上。相應(yīng)地，電阻器557可以具有相同的不確定性一這些不確定性在次級(jí)校準(zhǔn)步驟中被校準(zhǔn)去除。然而，由于電阻器557只需要容納最大負(fù)載電流1_的一小部分，電阻器557可被制作得比阻性結(jié)構(gòu)501面積更小且歐姆值更高。同樣的推理也適用于生成次級(jí)校準(zhǔn)電流Iref的可切換基準(zhǔn)電流源507中的任何電阻器。
[0098]電阻器557的尺寸下降可具有額外的好處。例如，如果Iref的幅值足夠小，更穩(wěn)定且精確的電阻器(如硅鉻薄膜電阻器)就可以被用在可切換基準(zhǔn)電流源572中以穩(wěn)定IMf。相應(yīng)地，包括一個(gè)次級(jí)校準(zhǔn)功功能(通過基準(zhǔn)塊507)可大幅放寬對(duì)電阻器557的材料和制造要求。通過將次級(jí)校準(zhǔn)電流源507增加到如上述所討論的任何校準(zhǔn)電流定義電阻Rs，并提供一個(gè)電路用以測(cè)量由次級(jí)校準(zhǔn)電流造成的基準(zhǔn)電阻其Rs上的電壓，這樣的次級(jí)校正功能也可以被增加到Rs中。次級(jí)校準(zhǔn)電流源507內(nèi)部的電路可與圖2中的塊202中所示的示例相似?？梢岳斫?，本領(lǐng)域內(nèi)任何其他已知的用于生成精確基準(zhǔn)電流的電路、裝置、和方法也可基于本文所討論的構(gòu)思而使用。
[0099]加入如上述討論的次級(jí)校準(zhǔn)步驟進(jìn)一步減小了用于生成最后精確基準(zhǔn)電流Iref的電流和功率電平，阻性結(jié)構(gòu)101的Rx的校正最終將基于該最后精確基準(zhǔn)電流Iref。電流和功率電平的這種減小可以為每個(gè)校準(zhǔn)步驟減小幅值的幾個(gè)數(shù)量級(jí)。該構(gòu)思可被擴(kuò)展到三級(jí)(或更高級(jí))的校準(zhǔn)步驟，直到實(shí)現(xiàn)能夠以期望成本提供精確基準(zhǔn)電阻的電流和功率電平為止?；鶞?zhǔn)電阻器也能夠由已知的使用開關(guān)電容或充電平衡電路的技術(shù)來合成，這些電路從基準(zhǔn)電壓源、電容器和時(shí)基獲得基準(zhǔn)電流。
[0100]在一些應(yīng)用中(例如，其中不期望校準(zhǔn)電流脈沖的典型寬帶sine頻譜)，可使用諧振儲(chǔ)能電路作為校準(zhǔn)電流源。在這個(gè)方面中，圖6示出根據(jù)本發(fā)明一個(gè)實(shí)施例的測(cè)量阻性結(jié)構(gòu)602的電阻的系統(tǒng)600的一部分。系統(tǒng)600的示例包括諧振儲(chǔ)能電路塊608，其包括與電容器6C1串聯(lián)的電感器6L1。在一個(gè)實(shí)施例中，儲(chǔ)能電路608由感性或容性耦合激發(fā)。例如，儲(chǔ)能電路608由激發(fā)源609通過與電容器6C2的容性耦合來激發(fā)。在一個(gè)實(shí)施例中，儲(chǔ)能電路608生成沒有諧波的預(yù)定頻率的純正弦校準(zhǔn)電流。在一個(gè)實(shí)施例中，儲(chǔ)能電路608被配置為不干擾系統(tǒng)中任何敏感信號(hào)的頻帶。
[0101]圖7示出根據(jù)本發(fā)明一個(gè)實(shí)施例的示例阻性結(jié)構(gòu)701。例如，該阻性結(jié)構(gòu)可以是由印刷電路板(PCB)箔通道701提供的分布式電阻。圖7示出一個(gè)示例阻性結(jié)構(gòu)701，其中來自圖1的電節(jié)點(diǎn)130C實(shí)質(zhì)上在(或靠近)阻性結(jié)構(gòu)701的中心處被分成兩個(gè)節(jié)點(diǎn)730C和730C’。校準(zhǔn)電流Ieal仍被注入到節(jié)點(diǎn)730C，但信號(hào)調(diào)節(jié)電路塊704現(xiàn)在連接到節(jié)點(diǎn)730C’。這種配置產(chǎn)生一個(gè)偽開爾文連接，其中，通過將第三節(jié)點(diǎn)分成兩個(gè)節(jié)點(diǎn)(如730C和730C’)，Ical通路中的寄生電阻的影響被減小了。圖7示出由Ical形成的近似等電位線770。注意，當(dāng)校正電流Im1在流動(dòng)時(shí)，節(jié)點(diǎn)730C和730C’處的電壓是不相同的。從而，此連接可能不是一個(gè)真正的和理想的開爾文連接。然而，由于節(jié)點(diǎn)730C和730C’之間的大部分阻性材料仍然是從節(jié)點(diǎn)730A到節(jié)點(diǎn)730B的電阻的一部分，阻性結(jié)構(gòu)701校準(zhǔn)過程中存在一個(gè)線性關(guān)系(或考慮一個(gè)額外的增益系數(shù))，對(duì)于一個(gè)給定的幾何形狀能夠獲得該線性關(guān)系。例如，線性關(guān)系或增益系數(shù)可通過原型的直接測(cè)量或有限元分析軟件來確定。
[0102]圖8示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的偽開爾文連接方法的另一個(gè)變型。例如，有一個(gè)雙層PCB板，其具有一個(gè)底層(有條紋)和一個(gè)頂層(無條紋)。晶體管8M1的漏極被耦合到PCB箔通道的底層。優(yōu)選地，底層PCB箔通道的長(zhǎng)度相等，且盡可能對(duì)稱，通過導(dǎo)通孔到物理節(jié)點(diǎn)830C和830C’，這兩個(gè)物理節(jié)點(diǎn)均接收校準(zhǔn)電流的一部分。相似地，在一個(gè)實(shí)施例中，阻性結(jié)構(gòu)801的節(jié)點(diǎn)830A，830B和830C (頂層中)由導(dǎo)通孔連接到底層走線，底層走線通到信號(hào)調(diào)節(jié)電路塊804。在另一個(gè)能夠處理非常大電流的實(shí)施例中，阻性結(jié)構(gòu)801可以是多層PCB中一個(gè)平面的一部分，且根據(jù)本發(fā)明教導(dǎo)，節(jié)點(diǎn)830A、830B、830C’和830C”可為設(shè)置在所述平面上的導(dǎo)通孔。如上述所討論，此情況下校準(zhǔn)的結(jié)果可根據(jù)有限元分析結(jié)果進(jìn)行縮放，以補(bǔ)償與此分布式阻性結(jié)構(gòu)相關(guān)聯(lián)的增益系數(shù)。
[0103]圖11示出根據(jù)本發(fā)明一個(gè)實(shí)施例的遵循另一個(gè)偽開爾文連接電路的示例阻性結(jié)構(gòu)。例如，來自調(diào)節(jié)晶體管IlMl的校準(zhǔn)電流Ieal被注入到阻性結(jié)構(gòu)的節(jié)點(diǎn)1130C，該阻性結(jié)構(gòu)可以是印刷電路板跡線或平面。第三節(jié)點(diǎn)響應(yīng)信號(hào)通過對(duì)來自相鄰節(jié)點(diǎn)1130C’和1130C’’的電壓進(jìn)行平均來形成的。在一個(gè)示例中，所述平均是由兩個(gè)分別耦合到節(jié)點(diǎn)1130C’和1130C’’的尺寸相同的電阻器或電容器1171，1172執(zhí)行的。用作耦合元件的電阻器或電容器的公共節(jié)點(diǎn)1104C電氣地對(duì)應(yīng)于包括如對(duì)圖1的討論中提供的集總元件的理想化等效阻性結(jié)構(gòu)的第三節(jié)點(diǎn)(130C)。注意，在不背離本文所討論的實(shí)施例的范圍和思想的情況下，如何通過附加的電子組件的方法將校準(zhǔn)電流生成電路和信號(hào)調(diào)節(jié)電路1104耦合到阻性結(jié)構(gòu)的第三節(jié)點(diǎn)的其它變型也是可行的。
[0104]本文已經(jīng)討論的組件、步驟、特征、目的、益處和優(yōu)點(diǎn)僅僅是示例性的。上述內(nèi)容或涉及上述內(nèi)容的討論不得以任何形式限制其保護(hù)范圍。也考慮了許多其他實(shí)施例。這些包括具有更少、額外的、和/或不同的組件、步驟、特征、目的、益處和優(yōu)點(diǎn)的實(shí)施例。這些也包括對(duì)組件和/或步驟進(jìn)行不同地布置或排列的實(shí)施例。例如，可以使用雙極型晶體管(如PNP或NPN)代替MOS晶體管。PNP可用來代替NPN，且PMOS可被用于代替NM0S。相應(yīng)地，其意圖是本發(fā)明僅由所附權(quán)利要求來進(jìn)行限制。
【權(quán)利要求】
1.一種用于測(cè)量電阻的系統(tǒng)，包括: 阻性結(jié)構(gòu)，具有: 位于阻性結(jié)構(gòu)第一端的第一節(jié)點(diǎn)； 位于阻性結(jié)構(gòu)第二端的第二節(jié)點(diǎn)；以及 位于阻性結(jié)構(gòu)上第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間的第三節(jié)點(diǎn)； 校準(zhǔn)電流生成電路，其具有與所述阻性結(jié)構(gòu)的第三節(jié)點(diǎn)耦合的輸出端；以及 信號(hào)調(diào)節(jié)電路，包括: 與阻性結(jié)構(gòu)的第一節(jié)點(diǎn)耦合的第一輸入端； 與阻性結(jié)構(gòu)的第二節(jié)點(diǎn)耦合的第二輸入端； 與阻性結(jié)構(gòu)的第三節(jié)點(diǎn)耦合的第三輸入端；以及 輸出端 ， 其中，信號(hào)調(diào)節(jié)電路被配置為在其輸出端提供一個(gè)信號(hào)，該信號(hào)與第三節(jié)點(diǎn)處的電壓和阻性結(jié)構(gòu)的第一節(jié)點(diǎn)及第二節(jié)點(diǎn)處的電壓的加權(quán)平均值之間的差值成比例。
2.權(quán)利要求1所述的系統(tǒng)，進(jìn)一步包括與信號(hào)調(diào)節(jié)電路的輸出端耦合的信號(hào)處理電路，其中信號(hào)處理電路被配置為計(jì)算阻性結(jié)構(gòu)的電阻值。
3.權(quán)利要求2所述的系統(tǒng)，其中校準(zhǔn)電流生成電路被配置為將至少兩個(gè)具有不同幅值或符號(hào)的不同的校準(zhǔn)電流順序地耦合到阻性結(jié)構(gòu)的第三節(jié)點(diǎn)，且所述信號(hào)處理電路被配置為根據(jù)當(dāng)校準(zhǔn)電流被設(shè)置為第一值時(shí)信號(hào)調(diào)節(jié)電路的第一輸出電壓和當(dāng)校準(zhǔn)電流被設(shè)置為第二值時(shí)信號(hào)調(diào)節(jié)電路的第二輸出電壓之間的差值來計(jì)算阻性結(jié)構(gòu)的電阻值。
4.權(quán)利要求3所述的系統(tǒng)，其中校準(zhǔn)電流生成電路包括具有調(diào)節(jié)晶體管的電流伺服回路，所述調(diào)節(jié)晶體管被配置為將校準(zhǔn)電流調(diào)節(jié)為由基準(zhǔn)電壓和基準(zhǔn)電阻器(Rs)確定的值。
5.權(quán)利要求4所述的系統(tǒng)，其中所述電流伺服回路的調(diào)節(jié)晶體管被配置為在至少兩個(gè)電流值之間切換。
6.權(quán)利要求5所述的系統(tǒng)，其中所述電流伺服回路的調(diào)節(jié)晶體管被配置為在導(dǎo)通和斷開之間切換。
7.權(quán)利要求4所述的系統(tǒng)，其中信號(hào)處理電路包括開關(guān)電容積分器和比較器。
8.權(quán)利要求7所述的系統(tǒng)，其中: 所述開關(guān)電容積分器和比較器被配置為Λ-Σ模數(shù)轉(zhuǎn)換器的調(diào)制器；以及 所述調(diào)制器被配置為利用基準(zhǔn)電壓，該基準(zhǔn)電壓跟蹤用于調(diào)節(jié)校正電流的基準(zhǔn)電壓。
9.權(quán)利要求1所述的系統(tǒng)，其中所述信號(hào)調(diào)節(jié)電路包括: 插值器，其具有與阻性結(jié)構(gòu)的第一節(jié)點(diǎn)耦合的第一輸入端、與阻性結(jié)構(gòu)的第二節(jié)點(diǎn)耦合的第二輸入端和輸出端；以及 差分放大器，其具有與所述插值器的輸出端耦合的第一輸入端和與阻性結(jié)構(gòu)的第三節(jié)點(diǎn)耦合的第二輸入端，其中所述差分放大器被配置為對(duì)阻性結(jié)構(gòu)的第三節(jié)點(diǎn)和插值器輸出端的電壓之間的差值進(jìn)行放大。
10.權(quán)利要求9所述的系統(tǒng)，其中所述插值器被配置為基于下述量在其輸出端提供電壓: 阻性結(jié)構(gòu)的第一節(jié)點(diǎn)處的電壓Va ； 阻性結(jié)構(gòu)的第二節(jié)點(diǎn)處的電壓Vb ;以及插值參數(shù)“a”，其中 輸出端的電壓等于0.5*[(l_a)*Va+(l+a)*Vb]或與之成比例。
11.權(quán)利要求10所述的系統(tǒng)，進(jìn)一步包括微調(diào)電路，其用于微調(diào)插值參數(shù)“a”以使得插值器的輸出端處的電壓幅值在校準(zhǔn)電流為零時(shí)實(shí)質(zhì)上與阻性結(jié)構(gòu)的第三節(jié)點(diǎn)處的電壓相同。
12.權(quán)利要求10所述的系統(tǒng)，進(jìn)一步包括調(diào)諧電路，其被配置為調(diào)諧插值參數(shù)“a”以使得流經(jīng)阻性結(jié)構(gòu)的負(fù)載電流對(duì)信號(hào)調(diào)節(jié)電路輸出端的信號(hào)的影響被最小化。
13.權(quán)利要求10所述的系統(tǒng)，進(jìn)一步包括相關(guān)器電路，其具有與信號(hào)調(diào)節(jié)電路的輸出端率禹合的第一相關(guān)器輸入端。
14.權(quán)利要求13所述的系統(tǒng)，其中所述相關(guān)器電路包括耦合到積分器的乘法器。
15.權(quán)利要求13所述的系統(tǒng)，其中: 信號(hào)調(diào)節(jié)電路的輸出端是具有正、負(fù)極性輸出節(jié)點(diǎn)的差分輸出端；以及 所述相關(guān)器電路包括耦合到積分器的極性交換開關(guān)裝置。
16.權(quán)利要求13所述的系統(tǒng)，其中所述相關(guān)器電路進(jìn)一步包括第二輸入端，其中第二輸入端是: 差分的；以及 耦合到阻性結(jié)構(gòu)的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)。
17.權(quán)利要求13所述的系統(tǒng)，進(jìn)一步包括至少耦合到阻性結(jié)構(gòu)的第一節(jié)點(diǎn)或第二節(jié)點(diǎn)的至少一個(gè)調(diào)諧電流源，其中所述至少一個(gè)調(diào)諧電流源被配置為提供用于調(diào)諧插值器的調(diào)諧電流脈沖。
18.權(quán)利要求17所述的系統(tǒng)，其中所述校準(zhǔn)電流生成電路包括伺服回路，該伺服回路具有: 調(diào)節(jié)晶體管，被配置為將校準(zhǔn)電流調(diào)節(jié)到由基準(zhǔn)電壓和基準(zhǔn)電阻器確定的值； 第一電流導(dǎo)引晶體管，耦合在調(diào)節(jié)晶體管和阻性結(jié)構(gòu)的第三節(jié)點(diǎn)之間；以及第二電流導(dǎo)引晶體管，耦合在調(diào)節(jié)晶體管和阻性結(jié)構(gòu)的(i)第一節(jié)點(diǎn)或(ii)第二節(jié)點(diǎn)之間。
19.權(quán)利要求17所述的系統(tǒng)，進(jìn)一步包括多個(gè)開關(guān)，所述多個(gè)開關(guān)具有耦合到基準(zhǔn)電壓的公共節(jié)點(diǎn)，并且被配置為使(i)第一調(diào)節(jié)晶體管或(ii)第二調(diào)節(jié)晶體管中的一個(gè)工作，其中: 校準(zhǔn)電流生成電路包括伺服回路，該伺服回路具有被配置為將校準(zhǔn)電流或調(diào)諧電流調(diào)節(jié)到一個(gè)由基準(zhǔn)電壓和基準(zhǔn)電阻器(Rs)確定的值的至少兩個(gè)調(diào)節(jié)晶體管； 所述第一調(diào)節(jié)晶體管被耦合到阻性結(jié)構(gòu)的第三節(jié)點(diǎn)；以及 所述第二調(diào)節(jié)晶體管被耦合到阻性結(jié)構(gòu)的(i)第一節(jié)點(diǎn)或(ii)第二節(jié)點(diǎn)。
20.權(quán)利要求9所述的系統(tǒng)，進(jìn)一步包括: 輸入電壓節(jié)點(diǎn)(Vin)； 基準(zhǔn)電阻器； 至少兩個(gè)電流導(dǎo)引晶體管，其中第一電流導(dǎo)引晶體管具有耦合到阻性結(jié)構(gòu)的第三節(jié)點(diǎn)的源極，以及第二電流導(dǎo)引晶體管具有耦合到阻性結(jié)構(gòu)第一節(jié)點(diǎn)的源極； 控制電路，具有分別耦合到所述至少兩個(gè)電流導(dǎo)引晶體管的柵極的獨(dú)立輸出端；其中: 所述基準(zhǔn)電阻器的第一節(jié)點(diǎn)被耦合到輸入電壓節(jié)點(diǎn)； 所述基準(zhǔn)電阻器的第二節(jié)點(diǎn)通過第一電流導(dǎo)引晶體管被耦合到阻性結(jié)構(gòu)的第三節(jié)占.所述輸入節(jié)點(diǎn)通過第二電流導(dǎo)引晶體管被耦合到阻性結(jié)構(gòu)的第一節(jié)點(diǎn)；以及 所述控制電路被配置為獨(dú)立地切換電流導(dǎo)引晶體管的開和關(guān)。
21.權(quán)利要求20所述的系統(tǒng)，進(jìn)一步包括耦合到基準(zhǔn)電阻器的次級(jí)校準(zhǔn)電流源。
22.權(quán)利要求9所述的系統(tǒng)，其中校準(zhǔn)電流生成電路包括在阻性結(jié)構(gòu)的第三節(jié)點(diǎn)和阻性結(jié)構(gòu)的第一節(jié)點(diǎn)或第二節(jié)點(diǎn)之間耦合的諧振儲(chǔ)能電路。
23.一種用于測(cè)量阻性結(jié)構(gòu)的電阻的方法，該阻性結(jié)構(gòu)具有在阻性結(jié)構(gòu)第一端的第一節(jié)點(diǎn)、在阻性結(jié)構(gòu)第二端的第二節(jié)點(diǎn)、以及在阻性結(jié)構(gòu)的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間且適于接收校準(zhǔn)電流的第三節(jié)點(diǎn)；信號(hào)調(diào)節(jié)電路包括耦合到阻性結(jié)構(gòu)的第一節(jié)點(diǎn)的第一輸入端、耦合到阻性結(jié)構(gòu)的第二節(jié)點(diǎn)的第二輸入端、和耦合到阻性結(jié)構(gòu)的第三節(jié)點(diǎn)的第三輸入端；以及輸出端，所述方法包括: 通過測(cè)量沒有校準(zhǔn)電流注入到阻性結(jié)構(gòu)的第三節(jié)點(diǎn)時(shí)輸出端上的電壓來確定第一校準(zhǔn)信號(hào)； 將校準(zhǔn)電流注入到阻性結(jié)構(gòu)的第三節(jié)點(diǎn)； 通過以下步驟確定第二校準(zhǔn)信號(hào): 對(duì)阻性結(jié)構(gòu)的第一節(jié)點(diǎn)的電壓和第二節(jié)點(diǎn)的電壓進(jìn)行插值；以及 從阻性結(jié)構(gòu)的第三節(jié)點(diǎn)處的電壓中減去插值后的電壓；以及 確定所確定的第一校準(zhǔn)信號(hào)和所確定的第二校準(zhǔn)信號(hào)之間的差值的絕對(duì)值，其中所述絕對(duì)值與阻性結(jié)構(gòu)的電阻和校準(zhǔn)電流的乘積成比例。
24.權(quán)利要求23所述的方法，其中校準(zhǔn)電流以脈沖形式被注入到阻性結(jié)構(gòu)的第三節(jié)點(diǎn)。
25.權(quán)利要求23所述的方法，進(jìn)一步包括周期性地執(zhí)行第一校準(zhǔn)信號(hào)和第二校準(zhǔn)信號(hào)。
26.權(quán)利要求23所述的方法，進(jìn)一步包括測(cè)量在阻性結(jié)構(gòu)的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間流動(dòng)的電流。
27.權(quán)利要求23所述的方法，其中對(duì)阻性結(jié)構(gòu)的第一節(jié)點(diǎn)的電壓和阻性結(jié)構(gòu)的第二節(jié)點(diǎn)的電壓進(jìn)行插值包括基于以下量來確定阻性結(jié)構(gòu)的第一節(jié)點(diǎn)處的電壓和阻性結(jié)構(gòu)的第二節(jié)點(diǎn)處的電壓之間的加權(quán)平均電壓(Vavg): 阻性結(jié)構(gòu)的第一節(jié)點(diǎn)處的電壓Va ； 阻性結(jié)構(gòu)的第二節(jié)點(diǎn)處的電壓Vb ;以及 插值參數(shù)“a”，其中
Vavg=0.5*[(1-a)*Va+(1+a)*Vb]。
28.權(quán)利要求27所述的方法，進(jìn)一步包括: 將所述加權(quán)平均電壓(Vavg)和阻性結(jié)構(gòu)的第三節(jié)點(diǎn)處的電壓之間的差值放大一個(gè)系數(shù)GA;以及 提供所述放大的差值作為在輸出端處的輸出電壓(Vout)。
29.權(quán)利要求28所述的方法，其中輸出端處的輸出電壓(Vout)基于: 在阻性結(jié)構(gòu)第三節(jié)點(diǎn)處的電壓Vc，其中
Vout=GA*{0.5*[ (1-a)*Va+(1+a)*Vb] - Vc}。
30.權(quán)利要求27所述的方法，進(jìn)一步包括調(diào)諧信號(hào)調(diào)節(jié)電路以補(bǔ)償阻性結(jié)構(gòu)的第一節(jié)點(diǎn)和第三節(jié)點(diǎn)之間電阻與阻性結(jié)構(gòu)的第二節(jié)點(diǎn)和第三節(jié)點(diǎn)之間電阻之間的差值。
31.權(quán)利要求30所述的方法，其中所述調(diào)諧包括當(dāng)沒有校準(zhǔn)電流注入到阻性結(jié)構(gòu)的第三節(jié)點(diǎn)時(shí)改變插值參數(shù)“a”直到輸出端的電壓被最小化為止。
32.利要求31所述的方法，其中所述調(diào)諧進(jìn)一步包括使用負(fù)載電流紋波作為信號(hào)源，其中所述負(fù)載電流紋波由下述組件中的至少一個(gè)引起: (i)耦合到阻性結(jié)構(gòu)的第一節(jié)點(diǎn)或第三節(jié)點(diǎn)的開關(guān)模式電源；或 (ii)耦合到阻性結(jié)構(gòu)的第一節(jié)點(diǎn)或第三節(jié)點(diǎn)的負(fù)載。
33.權(quán)利要求31所述的方法，其中所述調(diào)諧進(jìn)一步包括將電流脈沖提供給(i)阻性結(jié)構(gòu)的第一節(jié)點(diǎn)或(ii)阻性結(jié)構(gòu)的第二節(jié)點(diǎn)中的至少一個(gè)，以在阻性結(jié)構(gòu)中產(chǎn)生用以調(diào)諧信號(hào)調(diào)節(jié)電流的偽紋波電流。
34.權(quán)利要 求32所述的方法，其中在調(diào)諧過程中調(diào)制開關(guān)模式電源，以產(chǎn)生負(fù)載電流紋波。
【文檔編號(hào)】G01R27/14GK103913639SQ201410005414
【公開日】2014年7月9日 申請(qǐng)日期:2014年1月6日 優(yōu)先權(quán)日:2013年1月4日
【發(fā)明者】伯恩哈德·赫爾穆特·恩格爾 申請(qǐng)人:凌力爾特公司