一種硅壓阻式壓力傳感器芯片的制作方法
【專利摘要】一種硅壓阻式壓力傳感器芯片,包括:硅壓阻式壓力傳感器基本體、隔離層、增穩(wěn)層、金屬層、接觸孔、硅襯底重摻雜區(qū)，其特征在于所述硅壓阻式壓力傳感器由SOI硅片制作，在壓敏電阻下方埋有二氧化硅層，隔離層覆蓋在硅壓阻式壓力傳感器基本體上，隔離層上刻蝕有接觸孔，孔內充有金屬，該金屬與硅襯底重摻雜區(qū)進行歐姆接觸并與芯片表面的金屬層相連，增穩(wěn)層設置在隔離層上，增穩(wěn)層與接觸孔內的金屬經金屬層實現(xiàn)電氣連接，金屬層上形成芯片的最高電位點，即傳感器的供電焊盤。本發(fā)明的優(yōu)點是在于未大幅改動傳統(tǒng)硅壓阻式壓力傳感器芯片的結構前提下，只需稍微改變一下硅壓阻式壓力傳感器芯片的結構，增加少量工藝步驟就可以顯著提升其輸出穩(wěn)定性。
【專利說明】一種硅壓阻式壓力傳感器芯片
【技術領域】
[0001]本發(fā)明涉及一種測量壓力的器件，特別涉及一種硅壓阻式壓力傳感器芯片。
【背景技術】
[0002]硅壓阻式壓力傳感器是利用單晶硅材料的壓阻效應和集成電路技術制成的傳感器。單晶硅材料在受到力的作用后，電阻率發(fā)生變化，通過測量電路就可得到正比于力變化的電信號輸出。硅壓阻式壓力傳感器已廣泛用于壓力、拉力、壓力差和可以轉變?yōu)榱Φ淖兓钠渌锢砹?如液位、加速度、重量、應變、流量、真空度)的測量和控制。
[0003]目前被大批量生產和使用的硅壓阻式壓力傳感器芯片都是在N型硅襯底上制作出P型壓敏電阻。這是由于P型硅的壓阻系數(shù)遠遠大于N型硅壓阻系數(shù)，而且壓敏電阻的方向性問題很容易解決。但這種設計也有不利之處。其一，當傳感器工作時，P型壓敏電阻上的電流會向N型硅襯底中漏電，而且漏電流的大小隨著溫度的升高而增大。這導致了傳感器的輸出漂移；其二，P型壓敏電阻與N型硅襯底接觸處形成空間電荷區(qū)?？臻g電荷區(qū)的寬度會影響壓敏電阻的阻值。另一方面，傳感器芯片表面和內部界面上靜電荷和固定電荷會影響到該空間電荷區(qū)的寬度。因此，傳感器芯片表面及內部界面上的靜電荷和固定電荷會導致壓阻式壓力傳感器的輸出出現(xiàn)不穩(wěn)定現(xiàn)象。
【發(fā)明內容】
[0004]本發(fā)明的目的是針對目前硅壓阻式壓力傳感器芯片因漏電和靜電荷導致傳感器輸出不穩(wěn)定的現(xiàn)象，本發(fā)明提供了一種用于提高硅壓阻式壓力傳感器芯片穩(wěn)定性結構的硅壓阻式壓力傳感器芯片。本發(fā)明包括:硅壓阻式壓力傳感器基本體、隔離層、增穩(wěn)層、金屬層、接觸孔、硅襯底重摻雜區(qū)，硅壓阻式壓力傳感器基本體由壓敏電阻、內部互連、壓力感應膜片、焊盤、硅基體、二氧化硅埋層組成。其特征在于由SOI(絕緣層上的硅)硅片制作的硅壓阻式壓力傳感器芯片表面依次沉積隔離層和增穩(wěn)層，在壓敏電阻下方埋有二氧化硅層，由二氧化硅或氮化硅或二者組成復合層的隔離層覆蓋在硅壓阻式壓力傳感器基本體上，其作用是保護傳感器芯片表面，并且將上方的增穩(wěn)層和下面的芯片進行絕緣隔離。隔離層上刻蝕有接觸孔，接觸孔的位置處于硅襯底重摻雜區(qū)上方，接觸孔內填充有金屬，該金屬與下方的硅襯底上重摻雜區(qū)進行歐姆接觸，并與芯片表面的金屬層相連，經化學氣相沉積、蒸發(fā)、濺射方法制作的增穩(wěn)層設置在隔離層上，由擴散摻雜或離子注入摻雜的方式在SOI (絕緣層上的硅)硅片的表面襯底上制作的硅襯底重摻雜區(qū)為低阻區(qū)域，增穩(wěn)層與接觸孔內的金屬經金屬層實現(xiàn)電氣連接，金屬層上形成芯片的最高電位點，即傳感器的供電焊盤。
[0005]所述隔離層通過熱氧生長制作或經化學氣相沉積的方法制作。
[0006]所述增穩(wěn)層厚度在20納米到500納米之間。增穩(wěn)層的覆蓋區(qū)域包括硅壓阻式壓力傳感器的壓敏電阻區(qū)域及其內部電氣互連區(qū)域。
[0007]所述增穩(wěn)層的熱膨脹系數(shù)(CTE)與單晶硅的CTE比較接近，以減小因該層引起的壓力傳感器遲滯和非線性。由與單晶硅熱膨脹系數(shù)(CTE)相近為O?15ppm/°C、并具有一定導電性能的材料制作而成。比較典型的材料有:摻雜多晶硅、鉻的硅化物(硅鉻合金)、鎳鉻合金、碳化硅、氮化鉭、氮化鎢、氮化鈦/氮化鎢、鈦、鉬、鉻、鎢、鑰、鍺、鎳以及其它類型的可導電的氧化物、氮化物和合金。
[0008]本發(fā)明的結構能夠提高硅壓阻式壓力傳感器芯片的穩(wěn)定性，主要原因有三個。第一，使用SOI (絕緣層上的硅)硅片制作的壓力傳感器的壓敏電阻下方埋有二氧化硅層，該層可以阻止電流從P型壓敏電阻流向N型襯底，大大降低了漏電流；第二，該結構通過將SOI(絕緣層上的硅)硅片的表面襯底通過重摻雜的低阻區(qū)、金屬化接觸孔以及金屬層連接到了最高電位點。當芯片工作時，N型襯底的電位比P型壓敏電阻的電位要高，使得電流無法從P型壓敏電阻流向N型襯底，再次降低了漏電電流；第三，芯片表面的增穩(wěn)層也通過金屬層將電位固定在供電電壓上，讓芯片表面的靜電荷以及芯片內部界面上的固定電荷產生的電場穩(wěn)定下來，從而使得壓敏電阻周圍的空間電荷區(qū)的寬度固定下來，以達到穩(wěn)定電阻的目的。
[0009]本發(fā)明的優(yōu)點是在于未大幅改動傳統(tǒng)硅壓阻式壓力傳感器芯片的結構前提下，只需稍微改變一下硅壓阻式壓力傳感器芯片的結構，增加少量工藝步驟就可以顯著提升其輸出穩(wěn)定性。
【專利附圖】
【附圖說明】
[0010]圖1本發(fā)明的橫截面結構示意圖；
[0011]圖2本發(fā)明的俯視結構示意圖。
[0012]圖中:1壓力感應膜片、2隔離層、3增穩(wěn)層、4硅襯底重摻雜區(qū)、5壓敏電阻、6內部互連、7接觸孔、8金屬層、9硅基體、10供電焊盤、11 二氧化硅埋層。
【具體實施方式】
[0013]下面結合附圖進一步說明本發(fā)明的實施例:
[0014]參見圖1、圖2，本實施例包括:硅壓阻式壓力傳感器基本體(包括壓敏電阻5、內部互連6、壓力感應膜片1、焊盤10、硅基體等9、二氧化硅埋層11)、隔離層2、增穩(wěn)層3 (在圖2中表示為帶珠子線條所圍成的區(qū)域)、金屬層8、接觸孔7和硅襯底重摻雜區(qū)4。本實施例提出用于提高硅壓阻式壓力傳感器芯片輸出穩(wěn)定性的結構使用SOI (絕緣層上的硅)硅片制作的壓力傳感器芯片，并將SOI (絕緣層上的硅)硅片的表面襯底通過接觸孔7和金屬層8連接到芯片的電位最高點(即供電焊盤10)，使得壓敏電阻5和襯底之間形成的PN結反偏，阻止壓敏電阻中的電流流向襯底。同時在芯片壓敏電阻5和內部互連區(qū)域6位置上方制作增穩(wěn)層3，并其連接至芯片最高電位點(即供電焊盤10)，以固定增穩(wěn)層3的電位，從而降低由于芯片表面的靜電荷和內部界面上的固定電荷對傳感器輸出造成的影響。
[0015]由于P型壓敏電阻的壓阻系數(shù)較大，而且方向性容易設計，所以目前被大量使用的硅壓阻式壓力傳感器均是在N型硅襯底上制作P型壓敏電阻。本實施例只針對N型襯底P型電阻這一類型壓阻式壓力傳感器展開實施。圍繞用于提高壓阻式壓力傳感器穩(wěn)定性的結構的制作流程加以說明，本實施例的工藝流程如下:
[0016]1.使用SOI (絕緣層上的硅)硅片制作壓力傳感器芯片的基本體。
[0017]2.使用擴散摻雜或者離子注入摻雜的方式在硅基體9上制作N型重摻雜區(qū)4，如圖1中的N+區(qū)域。該重摻雜區(qū)的方塊電阻很小，以便于與上方的金屬形成歐姆接觸；
[0018]3.使用熱氧生長或化學氣相沉積的方法在硅壓阻式壓力傳感器芯片表面上制作一層二氧化硅或者氮化硅或者二者兼有的復合層，即圖1中所示的隔離層2。隔離層的作用是將上方的增穩(wěn)層3與芯片表面隔離開來；
[0019]4.在隔離層2表面使用蒸發(fā)、濺射、化學氣相沉積等方法制作一層厚度為20?500納米的增穩(wěn)層3，如圖1所示。增穩(wěn)層3必須具有一定的導電性，并且熱膨脹系數(shù)CTE需與硅熱膨脹系數(shù)比較接近(O?15ppm/°C)。符合條件的材料中，常見的有:摻雜多晶硅、鉻的硅化物(硅鉻合金)、鎳鉻合金、碳化硅、氮化鉭、氮化鎢、氮化鈦/氮化鎢、鈦、鉬、鉻、鎢、鑰、鍺、鎳以及其它類型的可導電的氧化物、氮化物和合金等。從圖2中可以看到，增穩(wěn)層3的覆蓋范圍包括壓敏電阻5以及內部互連區(qū)域6 ；
[0020]5.在隔離層上使用濕法或干法刻蝕接觸孔7。接觸孔的位置在襯底重摻雜區(qū)4上方，如圖1、圖2所示；
[0021]6.在芯片表面制作金屬層8。金屬層將填滿接觸孔7,并將增穩(wěn)層3、娃襯底重摻雜區(qū)4以及供電焊盤10連接在一起，形成一個等勢體，如圖1、圖2所示。圖2中接觸孔7與供電焊盤10之間的金屬層導線使用折斷線，表示它們之間的電氣連接可能十分復雜，甚至只是在電氣意義上的等電勢而非直接電氣相連。
[0022]以上步驟完成后，可以在整個結構上再制作一層氮化硅保護層，用于保護該結構。
【權利要求】
1.一種硅壓阻式壓力傳感器芯片，包括:硅壓阻式壓力傳感器基本體、隔離層、增穩(wěn)層、金屬層、接觸孔、硅襯底重摻雜區(qū)，硅壓阻式壓力傳感器基本體由壓敏電阻、內部互連、壓力感應膜片、焊盤、硅基體、二氧化硅埋層組成，其特征在于由SOI硅片制作的硅壓阻式壓力傳感器芯片表面依次沉積隔離層和增穩(wěn)層，在壓敏電阻下方埋有二氧化硅層，由二氧化硅或氮化硅或二者組成復合層的隔離層覆蓋在硅壓阻式壓力傳感器基本體上，隔離層上刻蝕有接觸孔，接觸孔的位置處于硅襯底重摻雜區(qū)上方，接觸孔內填充有金屬，該金屬與下方的硅襯底上重摻雜區(qū)進行歐姆接觸，并與芯片表面的金屬層相連，經化學氣相沉積、蒸發(fā)、濺射方法制作的增穩(wěn)層設置在隔離層上，由擴散摻雜或離子注入摻雜的方式在SOI硅片的表面襯底上制作的硅襯底重摻雜區(qū)為低阻區(qū)域，增穩(wěn)層與接觸孔內的金屬經金屬層實現(xiàn)電氣連接，金屬層上形成芯片的最高電位點，即傳感器的供電焊盤。
2.根據(jù)權利要求1所述的硅壓阻式壓力傳感器芯片，其特征在于所述隔離層通過熱氧生長制作或經化學氣相沉積的方法制作。
3.根據(jù)權利要求1所述的硅壓阻式壓力傳感器芯片，其特征在于所述增穩(wěn)層厚度在20納米到500納米之間，增穩(wěn)層的覆蓋區(qū)域包括硅壓阻式壓力傳感器的壓敏電阻區(qū)域及其內部電氣互連區(qū)域。
4.根據(jù)權利要求1所述的硅壓阻式壓力傳感器芯片，其特征在于所述增穩(wěn)層由與單晶硅熱膨脹系數(shù)相近并具有一定導電性能的材料制作而成。
【文檔編號】G01L1/18GK104425485SQ201310375752
【公開日】2015年3月18日 申請日期:2013年8月26日 優(yōu)先權日:2013年8月26日
【發(fā)明者】曹鋼, 李凡亮, 劉勝, 付興銘 申請人:武漢飛恩微電子有限公司, 無錫慧思頓科技有限公司