一種SRAM-based FPGA退化測試系統(tǒng)的制作方法
【專利摘要】一種SRAM-based?FPGA退化測試系統(tǒng)，屬于電力電子【技術(shù)領(lǐng)域】。為了解決現(xiàn)有用于檢測NBTI退化效應(yīng)使FPGA產(chǎn)生延時(shí)量的測量系統(tǒng)測量精度低且進(jìn)一步解決了無法同時(shí)測量多種應(yīng)力的問題，本發(fā)明包括示波器、控制器、程控雙路電源、輔助控制器FPGA、恒溫箱、A/D轉(zhuǎn)換器、被測FPGA和晶振；控制器控制輔助控制器FPGA，且輔助控制器FPGA輸出的信號(hào)應(yīng)力、輔助控制器FPGA通過程控雙路電源輸出的電壓應(yīng)力和通過恒溫箱輸出的溫度應(yīng)力同時(shí)施加給被測FPGA，示波器用于接收被測FPGA輸出的信號(hào)。本發(fā)明主要應(yīng)用在檢測NBTI退化效應(yīng)領(lǐng)域。
【專利說明】—種SRAM-based FPGA退化測試系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于電力電子【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]現(xiàn)場可編程門陣列(Field Programmable Gate Array, FPGA)具有可重復(fù)配置、邏輯資源豐富等優(yōu)點(diǎn)，廣泛地應(yīng)用于航空、航天、醫(yī)療電子等軍用民用領(lǐng)域。隨著近年來集成電路加工技術(shù)的提升，F(xiàn)PGA的規(guī)模和集成度也逐步加大，其物理尺寸不斷縮小，性能不斷提升。然而，與此同時(shí)，F(xiàn)PGA的可靠性問題也面臨著更大的挑戰(zhàn)，很多集成電路退化效應(yīng)對FPGA芯片全壽命周期內(nèi)可靠性的影響日益突出。在幾類典型的退化效應(yīng)中，負(fù)偏置溫度不穩(wěn)定度效應(yīng)已經(jīng)成為FPGA等集成芯片面臨的首要退化問題，對芯片輸出信號(hào)的延遲特性、幅度特性都會(huì)造成影響。NBTI效應(yīng)是影響MOS器件可靠性的重要因素。在過去的幾十年中，由于器件尺寸相對較大和工藝上的不斷進(jìn)步，NBTI效應(yīng)對器件可靠性的影響并未得到足夠的重視。隨著VLSI技術(shù)向超深亞微米的迅速發(fā)展，器件溝道長度L和柵氧厚度tox的不斷縮小，在對超深亞微米器件可靠性的影響中，由NBTI導(dǎo)致的PM0SFET退化成為影響器件壽命的主要因素。
[0003]可靠性的定義是電路和元器件在規(guī)定的條件和規(guī)定的時(shí)間內(nèi)，完成規(guī)定功能的能力。從集成電路的誕生開始，可靠性的研究測試就成為集成電路設(shè)計(jì)、制程研究開發(fā)和產(chǎn)品生產(chǎn)中的一個(gè)重要部分。加強(qiáng)集成電路的可靠性分析、評估和改進(jìn)已經(jīng)成為集成電路發(fā)展的重要課題。在電路設(shè)計(jì)、結(jié)構(gòu)設(shè)計(jì)和版圖布局、材料選擇、工藝流程和參數(shù)選擇、工藝過程控制、設(shè)計(jì)驗(yàn)證與過程評價(jià)、產(chǎn)品的可靠性實(shí)驗(yàn)評價(jià)與篩選等環(huán)節(jié)引入適當(dāng)?shù)目煽啃约夹g(shù)，使產(chǎn)品的可靠性水平得到保證和提高。目前集成電路的可靠性研究已經(jīng)得到了廣泛的關(guān)注，研究者對器件和電路的失效模型和退化機(jī)理進(jìn)行了深入的研究，不斷地在理論和實(shí)踐上面提出改善的方法。NBTI效應(yīng)是指在對PM0SFET施加負(fù)柵壓引起的一系列電學(xué)參數(shù)退化。它發(fā)生在界面區(qū)域，其過程可以被認(rèn)為是發(fā)生在S1-SiO2W面處的電化學(xué)反應(yīng)。研究表明，NBTI主要是由于界面區(qū)域中的氫離子在溫度和電壓應(yīng)力作用下發(fā)生擴(kuò)散，在溝道里產(chǎn)生正離子(即界面陷阱)。隨著晶體管處于偏置期的時(shí)間不斷增加，溝道中的正離子數(shù)目呈指數(shù)級增長，造成晶體管的驅(qū)動(dòng)電流減小、閾值電壓增大等現(xiàn)象。
[0004]NBTI (Negative Bias Temperature Instability)效應(yīng)發(fā)生在 PMOS 器件中，當(dāng)器件的柵極處于負(fù)偏壓下時(shí)，器件的飽和漏極電流Idsat和跨導(dǎo)Gm不斷減小、閾值電壓絕對值不斷增大。這種導(dǎo)致器件性能衰退的NBTI效應(yīng)，會(huì)隨著柵極上的偏置電壓的增加和溫度的升高而更加顯著。
[0005]目前，F(xiàn)PGA按邏輯單元燒寫方式的不同主要可以分為三種類型，SRAM-basedFPGA, Flash-based FPGA以及反熔絲FPGA。其中，SRAM-based FPGA應(yīng)用范圍最為廣泛。
[0006]目前，對集成電路退化研究發(fā)展主要分為兩個(gè)方向:一是深入底層，對構(gòu)成大規(guī)模集成電路的基本單元——晶體管的退化進(jìn)行研究；二是將晶體管模型應(yīng)用于實(shí)際電路中以對電路的整體退化情況進(jìn)行分析和預(yù)測，而現(xiàn)有用于檢測NBTI退化效應(yīng)使FPGA產(chǎn)生延時(shí)量的測量系統(tǒng)測量精度低且不能同時(shí)測量多種應(yīng)力。

【發(fā)明內(nèi)容】

[0007]本發(fā)明是為了解決現(xiàn)有用于檢測NBTI退化效應(yīng)使FPGA產(chǎn)生延時(shí)量的測量系統(tǒng)測量精度低且進(jìn)一步解決了無法同時(shí)測量多種應(yīng)力的問題，提供了一種SRAM-based FPGA退化測試系統(tǒng)。
[0008]一種SRAM-based FPGA退化測試系統(tǒng)，它包括示波器，它還包括控制器、程控雙路電源、輔助控制器FPGA、恒溫箱、A/D轉(zhuǎn)換器、被測FPGA和晶振；所述的被測FPGA放置在恒溫箱內(nèi)，所述的控制器的控制信號(hào)輸出端與輔助控制器FPGA的控制信號(hào)輸入端連接，所述的輔助控制器FPGA的電壓控制信號(hào)輸出端與程控雙路電源的信號(hào)輸入端連接，所述的程控雙路電源的電壓信號(hào)輸出端分別與A/D轉(zhuǎn)換器的模擬信號(hào)輸入端和被測FPGA的電壓信號(hào)輸入端連接，所述的A/D轉(zhuǎn)換器的數(shù)字信號(hào)輸出端與輔助控制器FPGA的數(shù)據(jù)信號(hào)輸入端連接，所述的輔助控制器FPGA的溫度控制信號(hào)輸出端與恒溫箱的溫度控制信號(hào)輸入端連接，所述的輔助控制器FPGA的邏輯信號(hào)輸出端分別與被測FPGA的多個(gè)邏輯單元的開關(guān)信號(hào)輸入端連接，所述的輔助控制器FPGA的信號(hào)應(yīng)力輸出端與被測FPGA的電平信號(hào)輸入端連接，所述的被測FPGA的電壓原始信號(hào)輸出端與示波器的電壓原始信號(hào)輸入端連接，所述的被測FPGA的電壓退化信號(hào)輸出端與示波器的電壓退化信號(hào)輸入端連接，所述的晶振用于給輔助控制器FPGA和被測FPGA提供基準(zhǔn)頻率信號(hào)。
[0009]所述的被測FPGA的電壓原始信號(hào)輸出端和電壓退化信號(hào)輸出端均采用同軸電纜分別與示波器的電壓原始信號(hào)輸入端和電壓退化信號(hào)輸入端連接，且晶振采用頻率為100MHz、誤差低于百萬分之一的晶振實(shí)現(xiàn)。
[0010]所述的輔助控制器FPGA采用Altera公司的SRAM-based FPGA。
[0011]所述的A/D轉(zhuǎn)換器采用AD7864。
[0012]所述的被測FPGA的電壓退化信號(hào)輸出端為SMA射頻端口且輸出的信號(hào)為方波。
[0013]所述輔助控制器FPGA對信號(hào)的處理過程為，當(dāng)輔助控制器FPGA在數(shù)據(jù)傳送周期內(nèi)接收到來自控制器的一個(gè)數(shù)據(jù)包時(shí)，首先將該數(shù)據(jù)包中數(shù)據(jù)按順序存入寄存器，寄存器接收的一個(gè)數(shù)據(jù)包中相應(yīng)數(shù)據(jù)分別對應(yīng)著電壓應(yīng)力參數(shù)、溫度應(yīng)力參數(shù)、信號(hào)應(yīng)力參數(shù)和切換模式參數(shù)，待數(shù)據(jù)傳送周期結(jié)束，將電源應(yīng)力參數(shù)、溫度應(yīng)力參數(shù)、信號(hào)應(yīng)力參數(shù)以及切換模式參數(shù)分別發(fā)送至程控雙路電源的信號(hào)輸入端、恒溫箱的溫度控制信號(hào)輸入端、被測FPGA的電平信號(hào)輸入端和被測FPGA的邏輯單元的開關(guān)信號(hào)輸入端；所述的電壓應(yīng)力參數(shù)對應(yīng)程控雙路電源的電壓信號(hào)輸出端輸出的電壓值，所述溫度應(yīng)力參數(shù)對應(yīng)恒溫箱的溫度值，所述的信號(hào)應(yīng)力參數(shù)對應(yīng)被測FPGA的電平信號(hào)輸入端輸入的電平值，所述切換模式參數(shù)對應(yīng)被測FPGA的邏輯單元的開關(guān)信號(hào)值。
[0014]所述電壓應(yīng)力參數(shù)是根據(jù)被測FPGA的額定工作電壓獲得的電壓信號(hào)，該電壓信號(hào)一般選擇大于額定工作電壓1.2V且小于1.8倍的額定工作電壓的電壓信號(hào)；
[0015]溫度應(yīng)力參數(shù)根據(jù)被測FPGA的額定工作溫度獲得的溫度信號(hào)，該溫度信號(hào)一般選擇大于額定工作溫度50°C且小于3倍的額定工作溫度的溫度信號(hào)；
[0016]信號(hào)應(yīng)力參數(shù)用于控制被測FPGA的電平信號(hào)輸入端輸入的電平值；
[0017]切換模式參數(shù)用于控制被測FPGA的多個(gè)邏輯單元的開關(guān)信號(hào)值。[0018]所述邏輯單元為門電路組成的環(huán)形結(jié)構(gòu)，且當(dāng)多個(gè)邏輯單元為環(huán)形結(jié)構(gòu)時(shí)，被測FPGA對信號(hào)的處理過程為，當(dāng)被測FPGA接收到信號(hào)時(shí)，切換模式的信號(hào)為低電平，環(huán)狀結(jié)構(gòu)中的一個(gè)門鎖死，環(huán)狀結(jié)構(gòu)的邏輯單元未振蕩，當(dāng)被測FPGA接收的信號(hào)消失，切換模式的信號(hào)為高電平，鎖死的那個(gè)門打開，環(huán)狀結(jié)構(gòu)的邏輯單元開始振蕩，且振蕩信號(hào)輸出至示波器的電壓退化信號(hào)輸入端，所述的振蕩信號(hào)為被測FPGA的電壓退化信號(hào)輸出端輸出的信號(hào)。
[0019]所述的邏輯單元為由門電路組成的兩條路徑，且由門電路組成的兩條路徑中其中一條路徑通過多個(gè)緩沖器，由門電路組成的兩條路徑用于對分別從兩條路徑輸出的同一信號(hào)進(jìn)行對比獲得延時(shí)，
[0020]當(dāng)多個(gè)邏輯單元為由門電路組成的兩條路徑時(shí)，被測FPGA對信號(hào)的處理過程為，當(dāng)被測FPGA接收到信號(hào)時(shí)，切換模式的信號(hào)為低電平，一個(gè)門鎖死，所述的電路組成的兩條路徑均無信號(hào)輸入及輸出，當(dāng)被測FPGA接收的信號(hào)消失，切換模式的信號(hào)為高電平，鎖死的那個(gè)門打開，其中，帶有多個(gè)緩沖器的一條路徑輸出的信號(hào)發(fā)送至示波器的電壓退化信號(hào)輸入端，另一條路徑輸出的信號(hào)發(fā)送至示波器的電壓原始信號(hào)輸入端，所述的帶有多個(gè)緩沖器的一條路徑輸出的信號(hào)為被測FPGA的電壓退化信號(hào)輸出端輸出的信號(hào)，所述的另一條路徑輸出的信號(hào)為被測FPGA的電壓原始信號(hào)輸出端輸出的信號(hào)。
[0021]所述的控制器采用計(jì)算機(jī)實(shí)現(xiàn)。
[0022]所述的示波器的測量精度達(dá)皮秒級。
[0023]所述的被測FPGA的電壓原始信號(hào)輸出端為SMA射頻端口。
[0024]傳統(tǒng)用于檢測NBTI效應(yīng)使FPGA退化產(chǎn)生延時(shí)量的測量常用做法是手動(dòng)調(diào)節(jié)應(yīng)力的輸入，由于NBTI退化效應(yīng)存在恢復(fù)特性、手動(dòng)施加應(yīng)力的同步性不高控制效果差、且一般儀器有系統(tǒng)誤差；而本設(shè)計(jì)信號(hào)輸出使用SMA射頻端口和同軸電纜減小系統(tǒng)帶來的信號(hào)延時(shí)與衰減，且由控制器控制應(yīng)力的施加，所以可以保證各種應(yīng)力幾乎同時(shí)施加與撤銷，從而減小系統(tǒng)誤差，由控制器程控輸入的各項(xiàng)參數(shù)也極為準(zhǔn)確，最后使用高精度可達(dá)皮秒級的示波器直接觀測。與傳統(tǒng)方式比起來精度有很大提升。本發(fā)明帶來的有益效果是，本發(fā)明所述的一種SRAM-based FPGA退化測試系統(tǒng)通過過計(jì)算機(jī)對控制信號(hào)進(jìn)行控制，控制精度比手動(dòng)控制輸出的信號(hào)精度高，且被測FPGA內(nèi)部的多個(gè)邏輯單元的內(nèi)部結(jié)構(gòu)改變且多個(gè)邏輯單元可同時(shí)工作，使得本發(fā)明所述的一種SRAM-based FPGA退化測試系統(tǒng)的測量精度比現(xiàn)有測量系統(tǒng)的測量精度提高了 50%以上，且可同時(shí)測量三種應(yīng)力信號(hào)。
【專利附圖】

【附圖說明】
[0025]圖1為本發(fā)明所述的一種SRAM-based FPGA退化測試系統(tǒng)的電氣原理不意圖?！揪唧w實(shí)施方式】
[0026]【具體實(shí)施方式】一:參見圖1說明本實(shí)施方式，本實(shí)施方式所述的一種SRAM-basedFPGA退化測試系統(tǒng)，它包括示波器7，它還包括控制器1、程控雙路電源2、輔助控制器FPGA3、恒溫箱4、A/D轉(zhuǎn)換器5、被測FPGA6和晶振8 ;所述的被測FPGA6放置在恒溫箱4內(nèi)，所述的控制器I的控制信號(hào)輸出端與輔助控制器FPGA3的控制信號(hào)輸入端連接，所述的輔助控制器FPGA3的電壓控制信號(hào)輸出端與程控雙路電源2的信號(hào)輸入端連接，所述的程控雙路電源2的電壓信號(hào)輸出端分別與A/D轉(zhuǎn)換器5的模擬信號(hào)輸入端和被測FPGA6的電壓信號(hào)輸入端連接，所述的A/D轉(zhuǎn)換器5的數(shù)字信號(hào)輸出端與輔助控制器FPGA3的數(shù)據(jù)信號(hào)輸入端連接，所述的輔助控制器FPGA3的溫度控制信號(hào)輸出端與恒溫箱4的溫度控制信號(hào)輸入端連接，所述的輔助控制器FPGA3的邏輯信號(hào)輸出端分別與被測FPGA6的多個(gè)邏輯單元的開關(guān)信號(hào)輸入端連接，所述的輔助控制器FPGA3的信號(hào)應(yīng)力輸出端與被測FPGA6的電平信號(hào)輸入端連接，所述的被測FPGA6的電壓原始信號(hào)輸出端與示波器7的電壓原始信號(hào)輸入端連接，所述的被測FPGA6的電壓退化信號(hào)輸出端與示波器7的電壓退化信號(hào)輸入端連接，所述的晶振8用于給輔助控制器FPGA3和被測FPGA6提供基準(zhǔn)頻率信號(hào)。
[0027]本實(shí)施方式中，程控雙路電源2輸出給被測FPGA6的電壓信號(hào)即為施加給被測FPGA6的電壓應(yīng)力。
[0028]所述的輔助控制器FPGA3的信號(hào)應(yīng)力輸出端輸出給被測FPGA6的即為信號(hào)應(yīng)力。
[0029]所述的輔助控制器FPGA3控制恒溫箱4的溫度，進(jìn)而為被測FPGA6提供溫度應(yīng)力。
[0030]本實(shí)施方式是同時(shí)給被測FPGA6提供三種應(yīng)力信號(hào)，使其在三種應(yīng)力的作用下進(jìn)行加速退化。
[0031]本實(shí)施方式中，所述的被測FPGA6的電壓原始信號(hào)輸出端采用同軸電纜與示波器7的電壓原始信號(hào)輸入端連接，所述的被測FPGA6的電壓退化信號(hào)輸出端采用同軸電纜與示波器7的電壓退化信號(hào)輸入端連接，且晶振8采用頻率為100MHz、誤差低于百萬分之一的晶振實(shí)現(xiàn)。
[0032]【具體實(shí)施方式】二:參見圖1說明本實(shí)施方式，本實(shí)施方式與【具體實(shí)施方式】一所述的一種SRAM-based FPGA退化測試系統(tǒng)的區(qū)別在于，所述的輔助控制器FPGA3采用Altera公司的 SRAM-based FPGA。
[0033]【具體實(shí)施方式】三:參見圖1說明本實(shí)施方式，本實(shí)施方式與【具體實(shí)施方式】一所述的一種SRAM-based FPGA退化測試系統(tǒng)的區(qū)別在于，所述的A/D轉(zhuǎn)換器5采用AD7864。
[0034]【具體實(shí)施方式】四:參見圖1說明本實(shí)施方式，本實(shí)施方式與【具體實(shí)施方式】一所述的一種SRAM-based FPGA退化測試系統(tǒng)的區(qū)別在于，所述的被測FPGA6的電壓退化信號(hào)輸出端為SMA射頻端口且輸出的信號(hào)為方波。
[0035]【具體實(shí)施方式】五:參見圖1說明本實(shí)施方式，本實(shí)施方式與【具體實(shí)施方式】一至四之一所述的一種SRAM-based FPGA退化測試系統(tǒng)的區(qū)別在于，所述輔助控制器FPGA3對信號(hào)的處理過程為，當(dāng)輔助控制器FPGA3在數(shù)據(jù)傳送周期內(nèi)接收到來自控制器I的一個(gè)數(shù)據(jù)包時(shí)，首先將該數(shù)據(jù)包中數(shù)據(jù)按順序存入寄存器，寄存器接收的一個(gè)數(shù)據(jù)包中相應(yīng)數(shù)據(jù)分別對應(yīng)著電壓應(yīng)力參數(shù)、溫度應(yīng)力參數(shù)、信號(hào)應(yīng)力參數(shù)和切換模式參數(shù)，待數(shù)據(jù)傳送周期結(jié)束，將電源應(yīng)力參數(shù)、溫度應(yīng)力參數(shù)、信號(hào)應(yīng)力參數(shù)以及切換模式參數(shù)分別發(fā)送至程控雙路電源2的信號(hào)輸入端、恒溫箱4的溫度控制信號(hào)輸入端、被測FPGA6的電平信號(hào)輸入端和被測FPGA6的邏輯單元的開關(guān)信號(hào)輸入端；所述的電壓應(yīng)力參數(shù)對應(yīng)程控雙路電源2的電壓信號(hào)輸出端輸出的電壓值，所述溫度應(yīng)力參數(shù)對應(yīng)恒溫箱4的溫度值，所述的信號(hào)應(yīng)力參數(shù)對應(yīng)被測FPGA6的電平信號(hào)輸入端輸入的電平值，所述切換模式參數(shù)對應(yīng)被測FPGA6的邏輯單元的開關(guān)信號(hào)值。
[0036]本實(shí)施方式中，所述電壓應(yīng)力參數(shù)是根據(jù)被測FPGA6的額定工作電壓獲得的電壓信號(hào)，該電壓信號(hào)一般選擇大于額定工作電壓1.2V且小于1.8倍的額定工作電壓的電壓信號(hào);
[0037]溫度應(yīng)力參數(shù)根據(jù)被測FPGA6的額定工作溫度獲得的溫度信號(hào)，該溫度信號(hào)一般選擇大于額定工作溫度50°C且小于3倍的額定工作溫度的溫度信號(hào)；
[0038]信號(hào)應(yīng)力參數(shù)用于控制被測FPGA6的電平信號(hào)輸入端輸入的電平值；
[0039]切換模式參數(shù)用于控制被測FPGA6的邏輯單元的開關(guān)信號(hào)值，當(dāng)開關(guān)信號(hào)值有效，則被測FPGA6的邏輯單元的工作狀態(tài)為應(yīng)力加速退化的狀態(tài)，當(dāng)開關(guān)信號(hào)值無效，則被測FPGA6的邏輯單元的工作狀態(tài)為撤銷應(yīng)力測試輸出狀態(tài)。
[0040]【具體實(shí)施方式】六:參見圖1說明本實(shí)施方式，本實(shí)施方式與【具體實(shí)施方式】一至四之一所述的一種SRAM-based FPGA退化測試系統(tǒng)的區(qū)別在于，所述邏輯單元為門電路組成的環(huán)形結(jié)構(gòu)，且當(dāng)多個(gè)邏輯單元為環(huán)形結(jié)構(gòu)時(shí)，被測FPGA6對信號(hào)的處理過程為，當(dāng)被測FPGA6接收到信號(hào)時(shí)，切換模式的信號(hào)為低電平，環(huán)狀結(jié)構(gòu)中的一個(gè)門鎖死，環(huán)狀結(jié)構(gòu)的邏輯單元未振蕩，當(dāng)被測FPGA6接收的信號(hào)消失，切換模式的信號(hào)為高電平，鎖死的那個(gè)門打開，環(huán)狀結(jié)構(gòu)的邏輯單元開始振蕩，且振蕩信號(hào)輸出至示波器7的電壓退化信號(hào)輸入端，所述的振蕩信號(hào)為被測FPGA6的電壓退化信號(hào)輸出端輸出的信號(hào)。
[0041]【具體實(shí)施方式】七:參見圖1說明本實(shí)施方式，本實(shí)施方式與【具體實(shí)施方式】一至四之一所述的一種SRAM-based FPGA退化測試系統(tǒng)的區(qū)別在于，所述的邏輯單元為由門電路組成的兩條路徑，且由門電路組成的兩條路徑中其中一條路徑通過多個(gè)緩沖器，由門電路組成的兩條路徑用于對分別從兩條路徑輸出的同一信號(hào)進(jìn)行對比獲得延時(shí)，
[0042]當(dāng)多個(gè)邏輯單元為由門電路組成的兩條路徑時(shí)，被測FPGA6對信號(hào)的處理過程為，當(dāng)被測FPGA6接收到信號(hào)時(shí)，切換模式的信號(hào)為低電平，一個(gè)門鎖死，所述的電路組成的兩條路徑均無信號(hào)輸入及輸出，當(dāng)被測FPGA6接收的信號(hào)消失，切換模式的信號(hào)為高電平，鎖死的那個(gè)門打開，其中，帶有多個(gè)緩沖器的一條路徑輸出的信號(hào)發(fā)送至示波器7的電壓退化信號(hào)輸入端，另一條路徑輸出的信號(hào)發(fā)送至示波器7的電壓原始信號(hào)輸入端，所述的帶有多個(gè)緩沖器的一條路徑輸出的信號(hào)為被測FPGA6的電壓退化信號(hào)輸出端輸出的信號(hào)，所述的另一條路徑輸出的信號(hào)為被測FPGA6的電壓原始信號(hào)輸出端輸出的信號(hào)。
[0043]【具體實(shí)施方式】八:參見圖1說明本實(shí)施方式，本實(shí)施方式與【具體實(shí)施方式】一至四之一所述的一種SRAM-based FPGA退化測試系統(tǒng)的區(qū)別在于，所述的控制器I采用計(jì)算機(jī)實(shí)現(xiàn)。
[0044]【具體實(shí)施方式】九:參見圖1說明本實(shí)施方式，本實(shí)施方式與【具體實(shí)施方式】一至四之一所述的一種SRAM-based FPGA退化測試系統(tǒng)的區(qū)別在于，所述的示波器7的測量精度達(dá)皮秒級。
[0045]【具體實(shí)施方式】十:參見圖1說明本實(shí)施方式，本實(shí)施方式與【具體實(shí)施方式】一至四之一所述的一種SRAM-based FPGA退化測試系統(tǒng)的區(qū)別在于，所述的被測FPGA6的電壓原始信號(hào)輸出端為SMA射頻端口。
【權(quán)利要求】
1.一種SRAM-based FPGA退化測試系統(tǒng)，它包括示波器(7)，其特征在于，它還包括控制器(I)、程控雙路電源(2)、輔助控制器FPGA (3)、恒溫箱(4)、A/D轉(zhuǎn)換器(5)、被測FPGA(6)和晶振(8);所述的被測FPGA (6)放置在恒溫箱(4)內(nèi)，所述的控制器(I)的控制信號(hào)輸出端與輔助控制器FPGA (3)的控制信號(hào)輸入端連接，所述的輔助控制器FPGA (3)的電壓控制信號(hào)輸出端與程控雙路電源(2)的信號(hào)輸入端連接，所述的程控雙路電源(2)的電壓信號(hào)輸出端分別與A/D轉(zhuǎn)換器(5)的模擬信號(hào)輸入端和被測FPGA (6)的電壓信號(hào)輸入端連接，所述的A/D轉(zhuǎn)換器(5)的數(shù)字信號(hào)輸出端與輔助控制器FPGA (3)的數(shù)據(jù)信號(hào)輸入端連接，所述的輔助控制器FPGA (3)的溫度控制信號(hào)輸出端與恒溫箱(4)的溫度控制信號(hào)輸入端連接，所述的輔助控制器FPGA (3)的邏輯信號(hào)輸出端分別與被測FPGA (6)的多個(gè)邏輯單元的開關(guān)信號(hào)輸入端連接，所述的輔助控制器FPGA (3)的信號(hào)應(yīng)力輸出端與被測FPGA(6)的電平信號(hào)輸入端連接，所述的被測FPGA (6)的電壓原始信號(hào)輸出端與示波器(7)的電壓原始信號(hào)輸入端連接，所述的被測FPGA (6)的電壓退化信號(hào)輸出端與示波器(7)的電壓退化信號(hào)輸入端連接，所述的晶振(8)用于給輔助控制器FPGA (3)和被測FPGA (6)提供基準(zhǔn)頻率信號(hào)。
2.根據(jù)權(quán)利要求1所述的一種SRAM-basedFPGA退化測試系統(tǒng)，其特征在于，所述的輔助控制器 FPGA (3)采用 Altera 公司的 SRAM-based FPGA。
3.根據(jù)權(quán)利要求1所述的一種SRAM-basedFPGA退化測試系統(tǒng)，其特征在于，所述的A/D轉(zhuǎn)換器(5)采用AD7864。
4.根據(jù)權(quán)利要求 1所述的一種SRAM-basedFPGA退化測試系統(tǒng)，其特征在于，所述的被測FPGA (6)的電壓退化信號(hào)輸出端為SMA射頻端口且輸出的信號(hào)為方波。
5.根據(jù)權(quán)利要求1至4之一所述的一種SRAM-basedFPGA退化測試系統(tǒng)，其特征在于，所述輔助控制器FPGA (3)對信號(hào)的處理過程為，當(dāng)輔助控制器FPGA (3)在數(shù)據(jù)傳送周期內(nèi)接收到來自控制器(I)的一個(gè)數(shù)據(jù)包時(shí)，首先將該數(shù)據(jù)包中數(shù)據(jù)按順序存入寄存器，寄存器接收的一個(gè)數(shù)據(jù)包中相應(yīng)數(shù)據(jù)分別對應(yīng)著電壓應(yīng)力參數(shù)、溫度應(yīng)力參數(shù)、信號(hào)應(yīng)力參數(shù)和切換模式參數(shù)，待數(shù)據(jù)傳送周期結(jié)束，將電源應(yīng)力參數(shù)、溫度應(yīng)力參數(shù)、信號(hào)應(yīng)力參數(shù)以及切換模式參數(shù)分別發(fā)送至程控雙路電源(2)的信號(hào)輸入端、恒溫箱(4)的溫度控制信號(hào)輸入端、被測FPGA (6)的電平信號(hào)輸入端和被測FPGA (6)的邏輯單元的開關(guān)信號(hào)輸入端；所述的電壓應(yīng)力參數(shù)對應(yīng)程控雙路電源(2)的電壓信號(hào)輸出端輸出的電壓值，所述溫度應(yīng)力參數(shù)對應(yīng)恒溫箱(4)的溫度值，所述的信號(hào)應(yīng)力參數(shù)對應(yīng)被測FPGA (6)的電平信號(hào)輸入端輸入的電平值，所述切換模式參數(shù)對應(yīng)被測FPGA (6)的邏輯單元的開關(guān)信號(hào)值。
6.根據(jù)權(quán)利要求1至4之一所述的一種SRAM-basedFPGA退化測試系統(tǒng)，其特征在于，所述邏輯單元為門電路組成的環(huán)形結(jié)構(gòu)，且當(dāng)多個(gè)邏輯單元為環(huán)形結(jié)構(gòu)時(shí)，被測FPGA (6)對信號(hào)的處理過程為，當(dāng)被測FPGA (6)接收到信號(hào)時(shí)，切換模式的信號(hào)為低電平，環(huán)狀結(jié)構(gòu)中的一個(gè)門鎖死，環(huán)狀結(jié)構(gòu)的邏輯單元未振蕩，當(dāng)被測FPGA (6)接收的信號(hào)消失，切換模式的信號(hào)為高電平，鎖死的那個(gè)門打開，環(huán)狀結(jié)構(gòu)的邏輯單元開始振蕩，且振蕩信號(hào)輸出至示波器(7)的電壓退化信號(hào)輸入端，所述的振蕩信號(hào)為被測FPGA (6)的電壓退化信號(hào)輸出端輸出的信號(hào)。
7.根據(jù)權(quán)利要求1至4之一所述的一種SRAM-basedFPGA退化測試系統(tǒng)，其特征在于，所述的邏輯單元為由門電路組成的兩條路徑，且由門電路組成的兩條路徑中其中一條路徑通過多個(gè)緩沖器，由門電路組成的兩條路徑用于對分別從兩條路徑輸出的同一信號(hào)進(jìn)行對比獲得延時(shí)，當(dāng)多個(gè)邏輯單元為由門電路組成的兩條路徑時(shí)，被測FPGA(6)對信號(hào)的處理過程為，當(dāng)被測FPGA (6)接收到信號(hào)時(shí)，切換模式的信號(hào)為低電平，一個(gè)門鎖死，所述的電路組成的兩條路徑均無信號(hào)輸入及輸出，當(dāng)被測FPGA (6)接收的信號(hào)消失，切換模式的信號(hào)為高電平，鎖死的那個(gè)門打開，其中，帶有多個(gè)緩沖器的一條路徑輸出的信號(hào)發(fā)送至示波器(7)的電壓退化信號(hào)輸入端，另一條路徑輸出的信號(hào)發(fā)送至示波器(7)的電壓原始信號(hào)輸入端，所述的帶有多個(gè)緩沖器的一條路徑輸出的信號(hào)為被測FPGA (6)的電壓退化信號(hào)輸出端輸出的信號(hào)，所述的另一條路徑輸出的信號(hào)為被測FPGA (6)的電壓原始信號(hào)輸出端輸出的信號(hào)。
8.根據(jù)權(quán)利要求1至4之一所述的一種SRAM-basedFPGA退化測試系統(tǒng)，其特征在于，所述的控制器(I)采用計(jì)算機(jī)實(shí)現(xiàn)。
9.根據(jù)權(quán)利要求1至4之一所述的一種SRAM-basedFPGA退化測試系統(tǒng)，其特征在于，所述的示波器(7)的測量精度達(dá)皮秒級。
10.根據(jù)權(quán)利要求1至4之一所述的一種SRAM-basedFPGA退化測試系統(tǒng)，其特征在于，所述的被測FPGA (6.)的電壓原始信號(hào)輸出端為SMA射頻端口。
【文檔編號(hào)】G01R31/28GK103439644SQ201310351573
【公開日】2013年12月11日 申請日期:2013年8月13日 優(yōu)先權(quán)日:2013年8月13日
【發(fā)明者】楊智明, 喬立巖, 汪俊杰, 劉思廷, 付寧, 彭喜元 申請人:哈爾濱工業(yè)大學(xué)