專利名稱：電子設(shè)備未能通過靜電放電抗擾度試驗的調(diào)整方法
技術(shù)領(lǐng)域：
本發(fā)明涉及ー種針對電子設(shè)備沒通過靜電放電抗擾度試驗的調(diào)整方法。
背景技術(shù)：
隨著電網(wǎng)公司的發(fā)展，電カ設(shè)備運行的環(huán)境越來越復(fù)雜，電磁環(huán)境也日粗惡劣，電子設(shè)備運行在大電壓、大電流的條件下，同時芯片運行速度越來越快，集成度越來越高，由最初的小型集成電路發(fā)展成現(xiàn)在的超高速超大規(guī)模集成電路，芯片的抗過壓能力下降，抗靜電能力也隨著下降。對電子產(chǎn)品造成危害的靜電放電類型主要是電暈放電、火花放電，造成的主要現(xiàn)象為屏幕不斷重啟、屏幕出現(xiàn)花屏或者設(shè)備儀器損壞等。設(shè)備處于研發(fā)階段或大批量生產(chǎn)階段經(jīng)常有設(shè)備由于各方面的疏忽，最終不能通過靜電放電抗擾度試驗。

發(fā)明內(nèi)容
本發(fā)明的目的是為克服靜電放電抗擾度試驗過程中出現(xiàn)的問題，提供一種簡單易行的調(diào)整技術(shù)方案，井能夠顯著降低研發(fā)電子設(shè)備的成本，提高研發(fā)速度等。本發(fā)明采用的技術(shù)方案如下針對電子設(shè)備沒通過靜電放電抗擾度試驗的調(diào)整方法，靜電放電抗擾度試驗可分為直接放電和間接放電，其特征在于調(diào)整方法可分為3步，第一歩當(dāng)進(jìn)行靜電放電抗擾度試驗，首先查看電子設(shè)備是否能夠通過該試驗；第二歩當(dāng)靜電放電抗擾度試驗沒有通過，查看電子設(shè)備究竟是直接放電沒通過，還是間接放電沒通過；第三歩針對直接放電沒通過的三種現(xiàn)象，確定最終調(diào)整方案I、調(diào)整方案2、調(diào)整方案3，針對對間接沒通過的三種現(xiàn)象，確定最終三種調(diào)整方案2、調(diào)整方案2、調(diào)整方案3，調(diào)整方案1-3主要依據(jù)屏蔽、接地、濾波等多種手段對電子設(shè)備進(jìn)行保護(hù)，從而達(dá)到通過靜電放電抗擾度試驗的目的；其中靜電放電抗擾度試驗依據(jù)GB/T 17626. 2-2006《電磁兼容試驗和測量技術(shù)靜電放電抗擾度試驗》，所述的直接放電試驗指電子設(shè)備通過±8kV的接觸放電，所述的間接放電試驗指電子設(shè)備通過±15kV的空氣放電。調(diào)整方案I采用三個電容并聯(lián)在電子設(shè)備主芯片復(fù)位端子與芯片數(shù)字地或模擬地之間，電容分別為O. 1uF、10uF、IOOuF ；調(diào)整方案2指采用硅膠、螺釘、支撐柱構(gòu)成，螺釘采用塑料螺釘，支撐柱采用絕緣材料，螺釘擰在支撐柱里，螺釘上面涂上硅膠，以保持與外殼高度一致，防止螺釘凹陷下去，同時如果電子設(shè)備有開關(guān)電源模塊，在控制板與電源板的接線上增設(shè)密封的鐵氧體線圈；所述的螺釘沿四周等差排列在電子設(shè)備的周圍，間距為100mm-150mm;電子設(shè)備額定電流小于等于IOA吋，電子設(shè)備中電路板的地與外殼用截面積不小于25mm2相連。調(diào)整方案3首先對設(shè)備損壞部分進(jìn)行修復(fù)，然后采用在電源輸入端并聯(lián)合適的壓敏電阻Rl、R2、R3，壓敏電阻Rl與壓敏電阻R2串聯(lián)，Rl與R2的連接端接大地，壓敏電阻R3與串聯(lián)壓敏電阻R1、R2的回路并聯(lián)。壓敏電阻的額定電壓是電子設(shè)備電源輸入電壓的I. 5-1. 8倍。本發(fā)明的有益效果為
I、不改變電子設(shè)備主電路的框架或結(jié)構(gòu)；2、快速提高電子設(shè)備的研發(fā)速度，盡可能快地使設(shè)備通過靜電放電抗擾度速度；3、顯著提高電子設(shè)備的抗干擾能力；4、簡便、可行，降低電子設(shè)備的研發(fā)成本，具有較好的性價比和推廣價值。以下結(jié)合附圖和具體實施方式
來進(jìn)ー步說明本發(fā)明。



圖I為針對電子設(shè)備沒通過靜電放電抗擾度試驗的調(diào)整方法邏輯框圖；圖2為調(diào)整方案I的電路圖；圖3為調(diào)整方案2的電路圖；圖4為調(diào)整方案3的電路圖。
具體實施例方式下面結(jié)合附圖對本發(fā)明作進(jìn)ー步的詳細(xì)描述。如圖I 圖4所示，電子設(shè)備未能通過靜電放電抗擾度試驗的調(diào)整方法，該調(diào)整方法分為三步進(jìn)行，第一歩當(dāng)進(jìn)行靜電放電抗擾度試驗，首先查看電子設(shè)備是否能夠通過該試驗；第二步當(dāng)靜電放電抗擾度試驗沒有通過，查看電子設(shè)備究竟是直接放電沒通過，還是間接放電沒通過；第三步針對直接放電沒通過的三種現(xiàn)象，確定最終調(diào)整方案I、調(diào)整方案2、調(diào)整方案3，針對對間接放電沒通過的三種現(xiàn)象，確定最終三種調(diào)整方案I、調(diào)整方案2、調(diào)整方案3，調(diào)整方案1-3主要依據(jù)屏蔽、接地、濾波等多種手段對電子設(shè)備進(jìn)行保護(hù)，從而達(dá)到通過靜電放電抗擾度試驗的目的；其中所述的靜電放電抗擾度試驗依據(jù)GB/T 17626.2-2006《電磁兼容試驗和測量技術(shù)靜電放電抗擾度試驗》，所述的直接放電試驗指電子設(shè)備通過±8kV的接觸放電，所述的間接放電試驗指電子設(shè)備通過±15kV的空氣放電；所述的調(diào)整方案I采用三個電容并聯(lián)在電子設(shè)備主芯片復(fù)位端子與芯片數(shù)字地或模擬地之間，電容分別為O. IuFUOuFUOOuF,復(fù)位信號電位通過限流電阻拉升至高電位；所述的調(diào)整方案2指采用硅膠、螺釘、支撐柱構(gòu)成，螺釘采用塑料螺釘，支撐柱采用絕緣材料，螺釘擰在支撐柱里，螺釘上面涂上硅膠，以保持與外殼高度一致，防止螺釘凹陷下去，同時如果電子設(shè)備有開關(guān)電源模塊，在控制板與電源板的接線上增設(shè)密封的鐵氧體線圈；所述的調(diào)整方案3首先對設(shè)備損壞部分進(jìn)行修復(fù)，然后采用在電源輸入端并聯(lián)合適的壓敏電阻町、1 2、1 3，壓敏電阻1 1與壓敏電阻R2串聯(lián)，Rl與R2的連接端接大地，壓敏電阻R3與串聯(lián)壓敏電阻R1、R2的回路并聯(lián)。本發(fā)明所述的調(diào)整方案2中螺釘沿四周等差排列在電子設(shè)備的周圍，間距為100mm-150mmo
本發(fā)明電子設(shè)備額定電流小于或等于IOA吋，電子設(shè)備中電路板的地與外殼用截面積不小于25mm2相連。本發(fā)明所述壓敏電阻的額定電壓是電子設(shè)備電源輸入電壓的I. 5-1. 8倍。 當(dāng)設(shè)備進(jìn)行靜電放電抗擾度試驗，試驗中設(shè)備不斷重啟，對其靜電防護(hù)進(jìn)行檢查后發(fā)現(xiàn)其沒有進(jìn)行屏蔽，從整體設(shè)計考慮，有時產(chǎn) 品屏蔽無法實現(xiàn)，只能考慮從PCB板上進(jìn)行處理，檢查后發(fā)現(xiàn)PCB上復(fù)位信號不嫌比較長，超過1cm，有的甚至可達(dá)到4cm，且沒有去耦電容，因而調(diào)整方案I考慮對主控芯片的復(fù)位信號通過限流電阻拉升至高電位，同時增加3個去耦電容，增加抗高頻干擾的能力和抗靜電的能力，具體如圖I所示。當(dāng)設(shè)備進(jìn)行靜電放電抗擾度試驗，試驗中設(shè)備屏幕亂碼或不停抖動，曾發(fā)現(xiàn)外殼與電路板縫隙發(fā)生放電現(xiàn)象，曾發(fā)現(xiàn)放電點為金屬螺釘，從試驗現(xiàn)象可以看出，整個外殼除了螺釘外沒有發(fā)生放電現(xiàn)象，當(dāng)直接放電時，靜電放電槍的電流通過外殼、金屬螺釘進(jìn)行PCB電路板中，從而引起設(shè)備屏幕亂碼，因而調(diào)整方案2考慮使用塑料螺釘，同時螺釘釘在支撐柱上，當(dāng)螺釘與外殼表面高度不一致時，用硅膠進(jìn)行填充處理，如圖2所示，這樣做的原因基于以下考慮，電流永遠(yuǎn)朝電抗最小的方向移動，在接地線阻抗較大的情況下，靜電電流有可能進(jìn)入設(shè)備內(nèi)部，當(dāng)使用金屬螺釘后，外殼通過遠(yuǎn)近各不同的螺釘進(jìn)入PCB中，同時外殼還通過接地線進(jìn)入PCB板中，靜電通過兩條及以上的通道進(jìn)入PCB中，由于阻抗不匹配等原因，造成PCB板地電位不一致，因而造成屏幕亂碼或不停抖動。當(dāng)設(shè)備進(jìn)行靜電放電抗擾度試驗，試驗中設(shè)備損壞，除對損壞部位進(jìn)行修復(fù)外，還應(yīng)在輸入電源處配備額定電壓為電子設(shè)備輸入電源I. 5-1. 8倍的壓敏電阻，在電源輸入端并聯(lián)合適的壓敏電阻Rl、R2、R3，壓敏電阻Rl與壓敏電阻R2串聯(lián)，Rl與R2的連接端接大地，壓敏電阻R3與串聯(lián)壓敏電阻R1、R2的回路并聯(lián)，具體如圖3所示，壓敏電阻對設(shè)備起外網(wǎng)保護(hù)作用，當(dāng)電壓高時從壓敏電阻處流過，從而保護(hù)電子設(shè)備不受損壞。當(dāng)然調(diào)整方案1-3并不是對所有電子設(shè)備進(jìn)行靜電放電抗擾度試驗都適用，只不過它是一種簡單、可靠，在改動電子設(shè)備內(nèi)部電路不大情況下的一種事后補救措施，在實際應(yīng)用過程中，考慮整改方法的交叉、整合和靈活運用，能夠?qū)Ι`些設(shè)備通過靜電放電抗擾度試驗提供一些技術(shù)參考。
權(quán)利要求
1.電子設(shè)備未能通過靜電放電抗擾度試驗的調(diào)整方法，其特征在于，調(diào)整方法分為三步進(jìn)行， 第一歩當(dāng)進(jìn)行靜電放電抗擾度試驗，首先查看電子設(shè)備是否能夠通過該試驗； 第二歩當(dāng)靜電放電抗擾度試驗沒有通過，查看電子設(shè)備究竟是直接放電沒通過，還是間接放電沒通過； 第三步針對直接放電沒通過的三種現(xiàn)象，確定最終調(diào)整方案I、調(diào)整方案2、調(diào)整方案 3，針對對間接放電沒通過的三種現(xiàn)象，確定最終三種調(diào)整方案I、調(diào)整方案2、調(diào)整方案3，調(diào)整方案1-3主要依據(jù)屏蔽、接地、濾波等多種手段對電子設(shè)備進(jìn)行保護(hù)，從而達(dá)到通過靜電放電抗擾度試驗的目的； 其中 所述的靜電放電抗擾度試驗依據(jù)GB/T 17626.2-2006《電磁兼容試驗和測量技術(shù)靜電放電抗擾度試驗》，所述的直接放電試驗指電子設(shè)備通過±8kV的接觸放電，所述的間接放電試驗指電子設(shè)備通過±15kV的空氣放電； 所述的調(diào)整方案I是指采用三個電容并聯(lián)在電子設(shè)備主芯片復(fù)位端子與芯片數(shù)字地或模擬地之間，電容分別為O. IuFUOuFUOOuF，復(fù)位信號電位通過限流電阻拉升至高電位； 所述的調(diào)整方案2是指采用硅膠、螺釘、支撐柱構(gòu)成，螺釘采用塑料螺釘，支撐柱采用絕緣材料，螺釘擰在支撐柱里，螺釘上面涂上硅膠，以保持與外殼高度一致，防止螺釘凹陷下去，同時如果電子設(shè)備有開關(guān)電源模塊，在控制板與電源板的接線上增設(shè)密封的鐵氧體線圈； 所述的調(diào)整方案3是指首先對設(shè)備損壞部分進(jìn)行修復(fù)，然后采用在電源輸入端并聯(lián)合適的壓敏電阻町、1 2、1 3，壓敏電阻1 1與壓敏電阻R2串聯(lián)，Rl與R2的連接端接大地，壓敏電阻R3與串聯(lián)壓敏電阻Rl、R2的回路并聯(lián)。
2.根據(jù)權(quán)利要求I所述的電子設(shè)備未能通過靜電放電抗擾度試驗的調(diào)整方法，其特征在于，所述的調(diào)整方案2中螺釘沿四周等差排列在電子設(shè)備的周圍，間距為100mm-150mm。
3.根據(jù)權(quán)利要求I所述的電子設(shè)備未能通過靜電放電抗擾度試驗的調(diào)整方法，其特征在干，電子設(shè)備額定電流小于或等于IOA吋，電子設(shè)備中電路板的地與外殼用截面積不小于25mm2相連。
4.權(quán)利要求I所述的電子設(shè)備未能通過靜電放電抗擾度試驗的調(diào)整方法，其特征在于，所述壓敏電阻的額定電壓是電子設(shè)備電源輸入電壓的I. 5-1. 8倍。
全文摘要
電子設(shè)備未能通過靜電放電抗擾度試驗的調(diào)整方法，針對電子設(shè)備沒通過靜電放電抗擾度試驗，提出3種簡單、易用的調(diào)整方法，本發(fā)明是一種簡單、可靠，在改動電子設(shè)備內(nèi)部電路不大情況下的一種事后補救措施，在實際應(yīng)用過程中，考慮整改方法的交叉、整合和靈活運用，能夠?qū)σ恍┰O(shè)備通過靜電放電抗擾度試驗提供一些技術(shù)參考，具有較高的應(yīng)用價值。
文檔編號G01R31/12GK102645598SQ201210123849
公開日2012年8月22日 申請日期2012年4月25日 優(yōu)先權(quán)日2012年4月25日
發(fā)明者丁心志, 唐標(biāo), 畢志周, 王恩, 翟少磊 申請人:云南電力試驗研究院(集團(tuán))有限公司電力研究院, 云南電網(wǎng)公司技術(shù)分公司