專利名稱：一種應(yīng)用于MOSFETs器件的超高速I_d-V_g測(cè)試方法
技術(shù)領(lǐng)域：
本發(fā)明屬于金屬氧化物半導(dǎo)體晶體管(MOSFET)測(cè)試技術(shù)領(lǐng)域，具體涉及一種用于高性能MOSFET晶體管器件的Id-Vg測(cè)試方法。
背景技術(shù)：
隨著集成電路中的晶體管尺寸縮小到32 nm節(jié)點(diǎn)以下，有關(guān)小尺寸器件技術(shù)的探索愈發(fā)迫切。要實(shí)現(xiàn)器件的進(jìn)一步等比例縮小，必須通過(guò)采用新的材料、工藝或新的器件結(jié)構(gòu)來(lái)解決現(xiàn)存制約發(fā)展的因素，才能提高晶體管的性能。從Intel公司列出的未來(lái)集成電路技術(shù)的發(fā)展方向中看出，采用新的溝道材料，如III-V族化合物半導(dǎo)體，能有效地提升溝道的載流子遷移率，從而提高集成電路的工作速度，有望在16nm技術(shù)節(jié)點(diǎn)以下的工藝中。然而，對(duì)于各種高工作電流性能MOSFET器件的可靠性測(cè)試來(lái)說(shuō)，例如基于III-V族半導(dǎo)體、Ge、石墨烯、各種納米管、線等結(jié)構(gòu)的MOSFETs，偏壓溫度引起的不穩(wěn)定性、高介電常數(shù)(high-k)柵介質(zhì)材料特性無(wú)一不與半導(dǎo)體溝道內(nèi)載流子被介質(zhì)缺陷快速捕獲的活動(dòng)相關(guān)。實(shí)際上，載流子被柵介質(zhì)氧化層或界面缺陷快速捕獲而導(dǎo)致的載流子復(fù)合問題是影響MOSFET性能的一個(gè)非常重要的因素，例如閾值電壓的不穩(wěn)定性、溝道載流子遷移率變差。根據(jù)界面陷阱與表面載流子能量位置的差距，一般認(rèn)為界面陷阱捕獲釋放載流子時(shí)間(反比于捕獲界面系數(shù))大約在納秒級(jí)至微秒級(jí)。由界面陷阱推及高介電氧化層陷阱，其捕獲釋放載流子的時(shí)間大約在微秒級(jí)以上。傳統(tǒng)的直流電流電壓測(cè)試方法通過(guò)線性掃描電壓測(cè)得對(duì)應(yīng)的電流信號(hào)從而獲得完整的電流-電壓(I-V)信息。盡管儀器本身的時(shí)鐘設(shè)置有很大差別，但是通常這一測(cè)試過(guò)程需要大約幾秒鐘。因此，直流電流電壓測(cè)試方法難以完整反映出高工作電流性能的MOSFET器件中載流子與各種陷阱之間的傳輸活動(dòng)。因而，急切需要通過(guò)可靠快速的測(cè)試系統(tǒng)獲得準(zhǔn)確的載流子活動(dòng)信息。利用快速Id-Vg (器件的轉(zhuǎn)移特性曲線)的方法來(lái)測(cè)試high-k介質(zhì)層的陷阱很早就已經(jīng)被提出來(lái)，有大量的文獻(xiàn)采用此方法研究陷阱的快態(tài)以及慢態(tài)反應(yīng)?？焖買d-Vg—般在MOSFET器件的柵極加載一個(gè)快速轉(zhuǎn)換的脈沖信號(hào)。當(dāng)柵極電壓從低電平向高電平轉(zhuǎn)換的過(guò)程中，由于時(shí)間足夠短，器件溝道表面的電子還來(lái)不及被柵介質(zhì)的陷阱捕獲，從而獲得溝道材料的本征電流特性。隨著柵極電壓轉(zhuǎn)為高電平，柵介質(zhì)的陷阱逐漸捕獲了溝道電子且趨于穩(wěn)定狀態(tài)時(shí)，溝道表面電勢(shì)因此而受到影響，使得溝道電流逐漸減小直至趨于穩(wěn)定。然而，關(guān)于此方法的不足，尤其是應(yīng)用于大面積的超高性能器件(如基于III-V族半導(dǎo)體、Ge、石墨烯、各種納米管、線結(jié)構(gòu)等MOSFETs器件)測(cè)量時(shí)，卻很少有工作討論。如果不對(duì)這些情況加以分析，而直接應(yīng)用此方法往往會(huì)造成比較嚴(yán)重的誤差，難以區(qū)分各種缺陷對(duì)器件性能的影響，有時(shí)甚至?xí)贸鲥e(cuò)誤的結(jié)論。為此，本發(fā)明方法提出了一種改進(jìn)的快速Id-Vg測(cè)試方法，以便應(yīng)用在高電流性能MOSFETs晶體管上high-k柵介質(zhì)可靠性方面的研究
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種能夠精確測(cè)量高速M(fèi)OSFET器件Id-Vg特性的方法。本發(fā)明的超高速Id-Vg測(cè)試方法，針對(duì)在實(shí)際器件進(jìn)行高頻測(cè)試時(shí)，不再可忽略器件的位移電流信號(hào)，必須對(duì)該信號(hào)進(jìn)行修正，以便精確地測(cè)量其上的high-k介質(zhì)或界面處的缺陷對(duì)器件電學(xué)性能的影響。其特征在于對(duì)晶體管性能測(cè)試時(shí)的信號(hào)進(jìn)行同步處理，以及對(duì)位移電流信號(hào)造成的誤差進(jìn)行修正。所述的超高速Id-Vg測(cè)試方法，是在測(cè)試回路中用一個(gè)接近晶體管開態(tài)電阻阻值的片狀電阻代替待測(cè)晶體管，測(cè)得兩路脈沖信號(hào)柵極電壓脈沖信號(hào)和漏極電流經(jīng)過(guò)Op電流電壓放大器放大后的電壓信號(hào)，從而進(jìn)行信號(hào)同步的修正。所述的超高速Id-Vg測(cè)試方法，是在同一實(shí)驗(yàn)平臺(tái)上設(shè)置電源電壓為零時(shí)，測(cè)得晶體管的位移電流信號(hào)，從而進(jìn)行位移電流造成的誤差修正。所述的超高速Id-Vg測(cè)試方法，具體步驟包括
(1)設(shè)計(jì)一個(gè)運(yùn)算(Op)電流電壓放大器。其放大倍數(shù)及帶寬根據(jù)需要設(shè)定，如放大倍數(shù)為500，帶寬為30 MHz等；
(2)用一個(gè)接近晶體管開態(tài)電阻阻值的片狀電阻代替晶體管，測(cè)量柵極脈沖信號(hào)和輸出脈沖信號(hào)之間的相對(duì)延時(shí)時(shí)間；
(3)電源電壓設(shè)置為零，晶體管柵極維持同樣的脈沖信號(hào)，測(cè)得晶體管的位移電流誤差信號(hào)；
(4)在預(yù)測(cè)的電流信號(hào)上進(jìn)行位移電流誤差信號(hào)的修正和相對(duì)延時(shí)時(shí)間的修正；
(5)對(duì)應(yīng)柵極電壓和漏極電流脈沖信號(hào)，轉(zhuǎn)換成Id-Vg關(guān)系曲線。本發(fā)明具有以下優(yōu)點(diǎn)
(1)自制的片狀電阻簡(jiǎn)單可靠，易于在半導(dǎo)體探針臺(tái)上實(shí)現(xiàn)，效果非常顯著，成本卻幾乎為零。(2)信號(hào)修正以及信號(hào)同步的步驟非常簡(jiǎn)單有效，易實(shí)現(xiàn)。(3)在面積為100 μ m2級(jí)別以上、溝道開態(tài)電阻僅為37 Ω的III-V族nMOSFETs上，最終可以測(cè)到氧陷阱捕獲載流子快至5 ns以上的響應(yīng)。本發(fā)明適用于以III-V族半導(dǎo)體、鍺、石墨烯、各種納米管、線等結(jié)構(gòu)為載流子溝道的高電流性能MOSFETs晶體管上高介電常數(shù)柵介質(zhì)可靠性方面的研究。


圖1本發(fā)明超高速Id-Vg的測(cè)試方法的電路設(shè)計(jì)。圖2本發(fā)明超高速Id-Vg的測(cè)試方法的位移電流修正效果示意圖。圖3本發(fā)明超高速Id-Vg的測(cè)試方法的測(cè)試極限示意圖。
具體實(shí)施例方式下面參考附圖描述本發(fā)明的實(shí)施方式。后面的描述中，相同的附圖標(biāo)記表示相同的組件，對(duì)其重復(fù)描述將省略。首先，描述本發(fā)明的電路設(shè)計(jì)。圖1表示本發(fā)明的電路結(jié)構(gòu)。脈沖發(fā)生器(101)產(chǎn)生的信號(hào)經(jīng)過(guò)探針后，提供合適的柵電壓脈沖信號(hào)(106)至高性能的MOSFET晶體管(103)上。數(shù)字示波器(105)的帶寬為1 GHz。為了在納秒級(jí)快速上升或下降沿采集到足夠多的數(shù)據(jù)點(diǎn)，示波器(10 采樣速率設(shè)置為4 GS/s。柵電壓脈沖信號(hào)(106)的上升沿、下降沿時(shí)間以及占空比都是可調(diào)的。電源電壓(102)在MOSFET晶體管(103)上加載需要的電壓信號(hào)。MOS晶體管(103)對(duì)應(yīng)的漏電流信號(hào)(108)經(jīng)過(guò)自設(shè)計(jì)的Op放大器(104)無(wú)失真放大濾波后轉(zhuǎn)化成電壓信號(hào)(109)，輸入至數(shù)字示波器(105)。同時(shí)脈沖發(fā)生器(101)發(fā)出的柵電壓脈沖信號(hào)(106)也輸入至示數(shù)字波器(105)作為背景信號(hào)。在整個(gè)電路系統(tǒng)中建立了公共地(110)。在電路連接時(shí)，保證Op放大器(104)漏極電勢(shì)與公共地(110)保持一致。如圖1所示，到達(dá)示波器(105)的有兩路信號(hào)柵極電壓脈沖信號(hào)(106)和漏極電流(108)經(jīng)過(guò)Op電流電壓放大器(104)放大后的電壓信號(hào)(109)。為了精確提取Id-Vg的數(shù)據(jù)關(guān)系，必須得保證兩路信號(hào)的同步性。而后者經(jīng)過(guò)MOSFET (103)和Op放大器(104)后，相比前者有了一定的時(shí)間延時(shí)。為了精確的估算兩個(gè)信號(hào)之間的延時(shí)，在回路中用一個(gè)片狀電阻器代替器件MOSFET (10 。這樣兩路信號(hào)均為標(biāo)準(zhǔn)脈沖信號(hào)，取對(duì)應(yīng)的上升沿一半的時(shí)間點(diǎn)計(jì)算得到回路的延時(shí)時(shí)間。每次改變柵極電壓脈沖信號(hào)時(shí)，均先用此電阻測(cè)得兩路信號(hào)的延時(shí)時(shí)間，以便修正兩路信號(hào)的時(shí)間差，保證電壓與電流信號(hào)的同步，得到準(zhǔn)確的Id-Vg曲線。圖2給出了位移電流修修正前后的對(duì)比效果。測(cè)試的MOS晶體管(103)為Al2O3/In0.53Ga0.47As NMOSFETs，柵長(zhǎng)為1 μ m，柵寬為100 μ m。柵極脈沖電壓信號(hào)Vg (106)如圖2深藍(lán)色曲線所示，低電平為-1 V，高電平為4 V，上升沿下降沿為100 ns，周期為1 μ s，占空比為50%。淺藍(lán)色曲線是電源電壓(102)為-5 mV時(shí)的溝道電流信號(hào)(108)，位移電流信號(hào)定義為電源電壓(102)為0 V時(shí)測(cè)得的信號(hào)，如圖中紅色曲線所示。很明顯，相比測(cè)得的溝道電流信號(hào)(108)，位移電流信號(hào)已經(jīng)幾乎和測(cè)得的電流信號(hào)在同一個(gè)數(shù)量級(jí)上了，而且造成測(cè)得的電流信號(hào)(108)失真非常嚴(yán)重。對(duì)位移電流進(jìn)行修正以后，如圖2粉色曲線所示，電流信號(hào)(108)曲線正如MOSFET轉(zhuǎn)移特性曲線形狀。為了進(jìn)一步證實(shí)了位移電流誤差修正的效果，將電源電壓(102)設(shè)置為-50 mV時(shí)采用同樣的步驟測(cè)得溝道電流信號(hào)(108)。由于電源電壓(102)為-5 mV和-50 mV時(shí)，晶體管均處于線性區(qū)域，所以其對(duì)應(yīng)的溝道電流信號(hào)(109)應(yīng)該相差10倍。正如假設(shè)的那樣，如圖綠色曲線所示是電源電壓(102)為-50 mV時(shí)測(cè)得的溝道電流信號(hào)(108)的0. 099倍，與電源電壓(10 為_5 mV時(shí)測(cè)得的溝道電流信號(hào)(108)吻合良好。這一與理論假設(shè)吻合良好的線性特性進(jìn)一步證實(shí)了位移電流誤差修正的準(zhǔn)確效果。由于使用同一套設(shè)備、同一個(gè)柵極電壓波形測(cè)試，所以此位移電流測(cè)試方法是比較簡(jiǎn)單、準(zhǔn)確和有效的。圖3是上升沿下降沿時(shí)間減小為50 ns時(shí)MOS晶體管(103)的電流脈沖信號(hào)。顯然，修正后得到的電流脈沖信號(hào)低電平與高電平之間能夠迅速轉(zhuǎn)換，沒有任何失真存在。由此也證明了上述的高頻電路修正是非常有效的。上述實(shí)施例只是本發(fā)明的舉例，盡管為說(shuō)明目的公開了本發(fā)明的最佳實(shí)施例和附圖，但是本領(lǐng)域的技術(shù)人員可以理解在不脫離本發(fā)明及所附的權(quán)利要求的精神和范圍內(nèi)，各種替換、變化和修改都是可能的。因此，本發(fā)明不應(yīng)局限于最佳實(shí)施例和附圖所公開的內(nèi)容。
權(quán)利要求
1.一種應(yīng)用于MOSFET晶體管的超高速Id-Vg測(cè)試方法，包括對(duì)晶體管性能測(cè)試時(shí)的信號(hào)進(jìn)行同步處理，以及對(duì)位移電流信號(hào)造成的誤差進(jìn)行修正；其特征在于是在測(cè)試回路中用一個(gè)接近晶體管開態(tài)電阻阻值的片狀電阻代替待測(cè)晶體管，測(cè)得兩路脈沖信號(hào)柵極電壓脈沖信號(hào)和漏極電流經(jīng)過(guò)Op電流電壓放大器放大后的電壓信號(hào)，從而進(jìn)行信號(hào)同步的修正；并且在同一實(shí)驗(yàn)平臺(tái)上設(shè)置電源電壓為零時(shí)，測(cè)得晶體管的位移電流信號(hào)，從而進(jìn)行位移電流造成的誤差修正。
2.根據(jù)權(quán)利要求1所述的超高速Id-Vg測(cè)試方法，其特征在于具體步驟包括(1)設(shè)計(jì)一個(gè)運(yùn)算(Op)電流電壓放大器；(2)用一個(gè)接近晶體管開態(tài)電阻阻值的片狀電阻代替晶體管，測(cè)量柵極脈沖信號(hào)和輸出脈沖信號(hào)之間的相對(duì)延時(shí)時(shí)間；(3)電源電壓設(shè)置為零，晶體管柵極維持同樣的脈沖信號(hào)，測(cè)得晶體管的位移電流誤差信號(hào)；(4)在預(yù)測(cè)的電流信號(hào)上進(jìn)行位移電流誤差信號(hào)的修正和相對(duì)延時(shí)時(shí)間的修正；(5)對(duì)應(yīng)柵極電壓和漏極電流脈沖信號(hào)，轉(zhuǎn)換成Id-Vg關(guān)系曲線。
全文摘要
本發(fā)明屬于金屬氧化物半導(dǎo)體晶體管測(cè)試技術(shù)領(lǐng)域，具體涉及一種用于高性能MOSFET晶體管器件的Id-Vg測(cè)試方法。該方法是在測(cè)試回路中用一個(gè)接近晶體管開態(tài)電阻阻值的片狀電阻代替待測(cè)晶體管，測(cè)得兩路脈沖信號(hào)柵極電壓脈沖信號(hào)和漏極電流經(jīng)過(guò)Op電流電壓放大器放大后的電壓信號(hào)，從而進(jìn)行信號(hào)同步的修正；并且在同一實(shí)驗(yàn)平臺(tái)上設(shè)置電源電壓為零時(shí)，測(cè)得晶體管的位移電流信號(hào)，從而進(jìn)行位移電流造成的誤差修正。本發(fā)明方法操作簡(jiǎn)單、幾乎零成本，但是效果顯著，測(cè)試精確，適用于以III-V族半導(dǎo)體、鍺、石墨烯、各種納米管、線等結(jié)構(gòu)為載流子溝道的高電流性能MOSFETs晶體管上高介電常數(shù)柵介質(zhì)可靠性方面的研究。
文檔編號(hào)G01R31/26GK102565660SQ20121000091
公開日2012年7月11日 申請(qǐng)日期2012年1月4日 優(yōu)先權(quán)日2012年1月4日
發(fā)明者盧紅亮, 周鵬, 孫清清, 張衛(wèi), 王晨, 王鵬飛 申請(qǐng)人:復(fù)旦大學(xué)