一種應用于usb-pd 通信中的發(fā)送器的制造方法
【專利摘要】本實用新型涉及一種應用于USB?PD通信中的發(fā)送器，該發(fā)送器包括：OTA電路、放大器、預放大器和控制邏輯單元；其中，OTA電路的正輸入端和負輸入端與控制邏輯單元相連，其輸出與控制邏輯單元的負輸入端、放大器的正輸入端，以及電容C1的一端相連，電容C1的另一端接地；放大器正輸入端連接OTA電路的輸出端，以及電容C1的一端相連，其負輸入端與自身輸出連接在一起；預放大器正輸入端接地，而負輸入端連接OTA電路的輸出端，其輸出連接控制邏輯單元的一端；控制邏輯單元第一端連接預放大器的輸出端，第二端連接OTA電路的輸入端，第三端連接OTA電路的輸出端，第四端連接基準電壓；OTA電路通過控制邏輯單元,使得OTA電路工作在放大器和比較器狀態(tài)。
【專利說明】
一種應用于USB-PD通信中的發(fā)送器
技術(shù)領(lǐng)域
[0001]本實用新型涉及USB電路設(shè)計領(lǐng)域，尤其是涉及一種應用于USB-PD通信中的發(fā)送器。
【背景技術(shù)】
[0002]當前各種適配器標準各異，應用起來非常繁瑣。USB-PD為帶USBType-C接口的電子設(shè)備快速充電進行電源能力協(xié)商的通信協(xié)議，通信中通過CC線采用BMC編碼。USB-PD，為電力傳輸進行重新設(shè)計，為用戶帶來提供更加強悍的電力輸出選項，其一般通信過程如下:
[0003]1、適配器與用電器在連接建立后，會通過CC線進行廣播，告訴連接的另外一方，適配器能夠提供多少種電壓以及對應的電流。
[0004]2、用電器在獲悉適配器的供電能力之后，從中選擇一個最適合自己的供電方式，并向適配器發(fā)送請求數(shù)據(jù)包。
[0005]3、適配器根據(jù)用電器的選擇，評估自身的能力之后，發(fā)送“接受”命令。
[0006]4、適配器進行內(nèi)部電壓變換，并向用電器發(fā)送“電源準備好”數(shù)據(jù)包。
[0007 ] 5、適配器向VBUS施加協(xié)商后的新的供電電壓。
[0008]而在這通信的過程中，根據(jù)USB-PD協(xié)議對傳輸?shù)男盘栙|(zhì)量有明確的要求，輸出高電平電壓范圍(1.04-1.2)V，輸出低電平電壓范圍(0-75)mv，上升沿和下降沿時間至少300ns，上升沿和下降沿最大時間不能違反眼圖規(guī)則。
【實用新型內(nèi)容】
[0009]本申請的目的在于，USBType-C接口為解決當前各種適配器標準各異，應用起來非常繁瑣的問題，而本實用新型提供了一種應用于USB Type-C H)通信中的發(fā)送器電路架構(gòu)。
[0010]為了實現(xiàn)上述目的，本申請?zhí)峁┝艘环N應用于USB-PD通信中的發(fā)送器，該發(fā)送器包括:跨導運算放大器(Operat1nal transconductance amplifier，簡稱OTA)電路、放大器、預放大器和控制邏輯單元;其中，OTA電路的正輸入端和負輸入端與控制邏輯單元相連，其輸出與控制邏輯單元的負輸入端、放大器的正輸入端，以及電容Cl的一端相連，電容Cl的另一端接地;放大器正輸入端連接OTA電路的輸出端，以及電容Cl的一端相連，其負輸入端與自身輸出連接在一起;預放大器正輸入端接地，而負輸入端連接OTA電路的輸出端，其輸出連接控制邏輯單元的一端;控制邏輯單元第一端連接預放大器的輸出端，第二端連接OTA電路的輸入端，第三端連接OTA電路的輸出端，第四端連接基準電壓;OTA電路通過控制邏輯單元，使得OTA電路工作在放大器和比較器狀態(tài)，使其輸出波形能夠滿足USB-H)通信協(xié)議中的高電平和低電平，及上升沿和下降沿的時間要求。
[0011]作為本申請實施例的一種改進，控制邏輯單元包括:控制開關(guān)S1、S2、S3、S4，其中SI 一端連接預放大器的正輸出端，SI的另一端連接OTA電路的正輸入端，以及S4的一端;S2一端連接預放大器的負輸出，S2的另一端連接OTA電路的負輸入端;S3的一端連接OTA電路的負輸入端，S3的另一端連接OTA電路的輸出端;S4—端連接基準電壓，S4的另一端連接OTA電路的正輸入端，以及SI的另一端;控制邏輯單元在傳輸BMC碼制信號“I”，“O”時候，通過打開不同的控制開關(guān)，將OTA電路當做運放或比較器使用。
[0012]作為本申請實施例的一種改進，OTA電路采用折疊共源共柵結(jié)構(gòu)的放大器。
[0013]作為本申請實施例的一種改進，放大器采用AB類放大器。
[0014]作為本申請實施例的一種改進，放大器接成單位增益負反饋的形式，這樣能夠跟蹤放大器的正輸入端的信號，而放大器運放能夠保證較小的靜態(tài)電流，較大的驅(qū)動能力。
[0015]作為本申請實施例的一種改進，預放大器為全差分輸出形式，以保證OTA電路在輸出“O”時候，有足夠的壓差給輸入。
[0016]作為本申請實施例的一種改進，預放大器為全差分輸出形式，其包括電流源I1、第一PMOS管Pl、第二PMOS管P2、電阻Rl和電阻R2;其中電流源Il一端連接電源VDD，一端連接Pl、P2的源極;Pl、P2的漏端分別連接電阻R1、電阻R2的一端，Pl、P2的柵極分別連接兩個輸入端；電阻Rl、電阻R2的另一端連接參考“地”；其輸出端連接S1、S2的一端。
【附圖說明】
[0017]下面結(jié)合附圖和實施例對本實用新型進一步說明。
[0018]圖1是本實用新型實施例提供的一種發(fā)送器電路示意圖；
[0019]圖2是圖1所示發(fā)送器的OTA電路示意圖；
[0020]圖3是圖1所示發(fā)送器的預放大器電路示意圖；
[0021 ]圖4是圖1所示發(fā)送器的信號控制示意圖。
【具體實施方式】
[0022]下面通過附圖和實施例，對本實用新型的技術(shù)方案做進一步的詳細描述。
[0023]圖1是本實用新型實施例提供的一種發(fā)送器電路示意圖。如圖1所示，該發(fā)送器包括:0ΤΑ電路001、放大器002、預放大器003和控制邏輯單元004。
[0024]OTA電路001的正輸入端和負輸入端與控制邏輯單元004相連，其輸出與控制邏輯單元004的負輸入端、放大器002的正輸入端，以及電容Cl的一端相連，電容Cl的另一端接地;放大器002正輸入端連接OTA電路001的輸出端，以及電容Cl的一端相連，其負輸入端與自身輸出連接在一起;預放大器003正輸入端接地，而負輸入端連接OTA電路001的輸出端，其輸出連接控制邏輯單元004的一端。控制邏輯單元004第一端連接預放大器003的輸出端，第二端連接OTA電路001的輸入端，第三端連接OTA電路001的輸出端，第四端連接基準電壓VREF ATA電路001通過控制邏輯單元004，使得OTA電路001工作在放大器和比較器狀態(tài)，使其輸出波形能夠滿足USB-PD通信協(xié)議中的高電平和低電平，及上升沿和下降沿的時間要求。
[0025]OTA電路001采用折疊共源共柵結(jié)構(gòu)的放大器(如圖2所示)，放大器002接成單位增益負反饋的形式，這樣能夠跟蹤放大器002的正輸入端的信號，而放大器002運放能夠保證較小的靜態(tài)電流，較大的驅(qū)動能力。
[0026]放大器002采用AB類放大器，其正輸入端連接OTA電路001的輸出，其負輸入端與自身輸出連接在一起，整個AB類放大器接成單位增益負反饋的形式。
[0027]預放大器003為全差分輸出形式(如圖3所示)，其包括電流源I1、第一 PMOS管P1、第二PMOS管P2、電阻Rl和電阻R2;其中電流源11 一端連接電源VDD，一端連接P1、P2的源極;Pl、P2的漏端分別連接電阻Rl、電阻R2的一端，Pl、P2的柵極分別連接兩個輸入端；電阻Rl、電阻R2的另一端連接參考“地”；其輸出端連接S1、S2的一端。預放大器003為全差分輸出形式，以保證OTA電路001在輸出“O”時候，有足夠的壓差給輸入。
[0028]控制邏輯單元004包括:控制開關(guān)S1、S2、S3、S4，其中SI —端連接預放大器003的正輸出端，SI的另一端連接OTA電路001的正輸入端，以及S4的一端;S2—端連接預放大器003的負輸出，S2的另一端連接OTA電路001的負輸入端;S3的一端連接OTA電路001的負輸入端，S3的另一端連接OTA電路001的輸出端;S4—端連接基準電壓VREF，S4的另一端連接OTA電路001的正輸入端，以及SI的另一端;控制邏輯單元004在傳輸BMC碼制信號“I”，“O”時候，通過打開不同的控制開關(guān)，將OTA電路001當做運放或比較器使用。
[0029]圖4是圖1所示發(fā)送器的信號控制示意圖。如圖4所示，結(jié)合信號控制，發(fā)送器的工作過程如下:
[0030]本申請涉及發(fā)送器傳輸信號為BMC碼制，當BMC碼為T時候，開關(guān)S3，S4的控制信號為“I”，開關(guān)S3、S4導通，開關(guān)S1，S2的控制信號為“O”，開關(guān)S1，S2斷開。此時OTA電路001正輸入端為基準電壓(VREF為協(xié)議中要求的VHMAX和VHMIN中間值)，負輸入端與輸出端連接，相當于OTA電路001接成了單位增益負反饋放大器。由于前一個狀態(tài)OTA電路001輸出為“O”，OTA電路001處于大信號狀態(tài)，如圖2，此時尾電流Il全流過P3，根據(jù)鏡像原理，P4/P5管子電流增加11，相當于有11大小的電流對電容Cl進行充電，當電容充電到較為接近VREF (基準電壓)時候，OTA電路001進入放大器狀態(tài)，在小信號狀態(tài)下，滿足合適的相位裕度條件，OTA電路001的輸出不會有過沖，然后最終達到VREF電壓。通過合理的設(shè)置11電流，Cl電容，和輸入對管P2、P3尺寸可以使得上升時間，及最終電壓滿足協(xié)議要求范圍內(nèi)。
[0031 ] 當BMC碼為“O”時候，開關(guān)S3，S4的控制信號為“O”，開關(guān)S3，S4斷開，開關(guān)SI，S2控制信號為“I”，開關(guān)SI，S2導通，預放大器003連入控制環(huán)路。如圖4所示，此時VINP輸入為參考“地”，而VINN為OTA電路001輸出，前一狀態(tài)為VREF(基準電壓)，通過合理的設(shè)置預放大器003的增益，能夠使得預放大器003輸出正端為較高電壓，而輸出負端為較低電壓，這較高的電壓和較低的電壓分別通過控制開關(guān)S2、S1給了 OTA電路001的負輸入端和正輸入端。對于OTA電路001來說，如此大的壓差輸入，使得OTA電路001處于大信號工作狀態(tài)，此時Il電流全部流過P2，這樣造成P4/P5鏡像管中電流消失，相當于11的電流從CI抽取電流。在整個BMC碼為“O”的過程，由于預放大器003的作用使得OTA電路001始終處于比較器工作狀態(tài)，OTA電路001正端輸入始終大于負端輸入，最終使得OTA電路001輸出滿足協(xié)議中輸出(0-75 )mv電壓要求，而下降沿時間同樣由Il和Cl大小和確定，通過合理配置能夠使下降沿時間滿足要求。
[0032]至此整個發(fā)送器的核心部分闡述完畢，而在用電器和適配器之間通信是通過線纜進行連接的，該線纜按照協(xié)議是有一定工業(yè)制成要求的，其線纜模型(CABLE MODEL)如圖1所示，其電容還是較大的，為此在OTA電路001之后加一級BUFFER，將放大器002接成單位增益負反饋的形式，使其跟隨OTA電路001的輸出，這樣就把滿足協(xié)議要求的信號發(fā)送出去了。
[0033]以上所述的【具體實施方式】，對本實用新型的目的、技術(shù)方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本實用新型的【具體實施方式】而已，并不用于限定本實用新型的保護范圍，凡在本實用新型的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應包含在本實用新型的保護范圍之內(nèi)。
【主權(quán)項】
1.一種應用于USB-PD通信中的發(fā)送器，其特征在于，包括:OTA電路(001)、放大器(002)、預放大器(003)和控制邏輯單元(004);其中， 所述OTA電路(001)的正輸入端和負輸入端與所述控制邏輯單元(004)相連，其輸出與控制邏輯單元(004)的第二端、所述放大器(002)的正輸入端，以及電容Cl的一端相連，所述電容Cl的另一端接地； 所述放大器(002)正輸入端連接所述OTA電路(001)的輸出端，以及電容Cl的一端，其負輸入端與自身輸出連接在一起； 所述預放大器(003)正輸入端接地，負輸入端連接所述OTA電路(001)的輸出端，其輸出連接所述控制邏輯單元(004)的第一端； 所述控制邏輯單元(004)第一端連接所述預放大器(003)的輸出端，第二端連接所述OTA電路(001)的輸入端，第三端連接所述OTA電路(001)的輸出端，第四端連接基準電壓VREF ； 所述OTA電路(001)通過所述控制邏輯單元(004)，使得所述OTA電路(001)工作在放大器和比較器狀態(tài)，使其輸出波形能夠滿足USB-PD通信協(xié)議中的高電平和低電平，及上升沿和下降沿的時間要求。2.根據(jù)權(quán)利要求1所述的發(fā)送器，其特征在于，所述控制邏輯單元(004)包括:控制開關(guān)S1、控制開關(guān)S2、控制開關(guān)S3和控制開關(guān)S4，其中控制開關(guān)SI—端連接所述預放大器(003)的正輸出端，控制開關(guān)SI的另一端連接所述OTA電路(001)的正輸入端，以及控制開關(guān)S4的一端;控制開關(guān)S2—端連接所述預放大器(003)的負輸出端，S2的另一端連接所述OTA電路(001)的負輸入端;控制開關(guān)S3的一端連接所述OTA電路(001)的負輸入端，控制開關(guān)S3的另一端連接所述OTA電路(001)的輸出端;控制開關(guān)S4—端連接基準電壓VREF，控制開關(guān)S4的另一端連接所述OTA電路(001)的正輸入端，以及控制開關(guān)SI的另一端;所述控制邏輯單元(004)在傳輸BMC碼制信號“I”，“O”時候，通過打開不同的控制開關(guān)，將所述OTA電路(001)當做運放或比較器使用。3.根據(jù)權(quán)利要求1所述的發(fā)送器，其特征在于，所述OTA電路(001)采用折疊共源共柵結(jié)構(gòu)的放大器。4.根據(jù)權(quán)利要求1所述的發(fā)送器，其特征在于，所述放大器(002)采用AB類放大器。5.根據(jù)權(quán)利要求1或2所述的發(fā)送器，其特征在于，所述放大器(002)接成單位增益負反饋的形式，這樣能夠跟蹤所述放大器(002)的正輸入端的信號，而所述放大器(002)運放能夠保證較小的靜態(tài)電流，較大的驅(qū)動能力。6.根據(jù)權(quán)利要求1所述的發(fā)送器，其特征在于，所述預放大器(003)為全差分輸出形式，以保證所述OTA電路(001)在輸出“O”時候，有足夠的壓差給輸入。7.根據(jù)權(quán)利要求2所述的發(fā)送器，其特征在于，所述預放大器(003)為全差分輸出形式，其包括電流源11、第一PMOS管Pl、第二PMOS管P2、電阻Rl和電阻R2;其中電流源Il一端連接電源VDD，一端連接P1、P2的源極;P1、P2的漏端分別連接電阻Rl、電阻R2的一端，P1、P2的柵極分別連接兩個輸入端；電阻Rl、電阻R2的另一端連接參考“地”；其輸出端連接S1、S2的一端。
【文檔編號】G06F13/40GK205486082SQ201620133037
【公開日】2016年8月17日
【申請日】2016年2月22日
【發(fā)明人】楊靖, 梅當民, 金學成
【申請人】英特格靈芯片(天津)有限公司