專利名稱：采用多種壓敏元件的復(fù)合傳感器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微機(jī)電系統(tǒng)傳感器技術(shù)領(lǐng)域，具體來(lái)說(shuō)，本發(fā)明涉及一種采用多種壓敏元件的復(fù)合傳感器及其制造方法。
背景技術(shù)：
隨著MEMS(微機(jī)電系統(tǒng))的發(fā)展，壓力傳感器廣泛地應(yīng)用在汽車、航空航天、生物醫(yī)學(xué)、智能手機(jī)、軍事等領(lǐng)域。按工作原理區(qū)分，壓力傳感器主要包括壓阻式、電容式、壓電式、諧振式等等。其中壓阻式壓力傳感器由于其工藝制作簡(jiǎn)單、器件可靠性高，且其輸出是便于分析的電壓信號(hào)而備受業(yè)界青睞。與電容式及諧振式壓力傳感器相比，壓阻式壓力傳感器在靈敏度方面就有待提高。但傳統(tǒng)的壓阻式壓力傳感器由放置于壓敏薄膜上的惠斯通電橋來(lái)檢測(cè)壓力變化，惠斯通電橋由四個(gè)等值電阻構(gòu)成，在電路方面不存在提高靈敏度的可能。所以要提高靈敏度就只能從薄膜結(jié)構(gòu)上實(shí)現(xiàn)不斷增加薄膜面積并同時(shí)減小薄膜厚度。但這樣會(huì)使得工藝容差減小，增加工藝難度并降低成品率；而且從器件可靠性方面考慮，薄膜面積的增加和厚度的減小都是有限度的。所以，傳統(tǒng)的壓阻式壓力傳感器靈敏度的提高受到了制約。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種采用多種壓敏元件的復(fù)合傳感器及其制造方法，能夠在保持低功耗、基本不增加工藝難度的條件下，提高壓力傳感器的靈敏度，且性能可調(diào)。為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種采用多種壓敏元件的復(fù)合傳感器的制造方法，所述復(fù)合傳感器包括壓阻式壓力傳感器和溫度傳感器；所述壓力傳感器的壓敏電路包括PM0SFET和壓敏電阻，位于壓敏薄膜的高應(yīng)力有效區(qū)域；所述溫度傳感器的溫敏電路包括溫敏電阻，位于體硅區(qū)域；所述制造方法包括步驟提供硅基底，所述硅基底分為壓敏薄膜區(qū)域和體硅區(qū)域；在所述硅基底的上、下表面形成第一阻擋層；在所述硅基底的下表面開(kāi)出腐蝕窗口并濕法腐蝕，在所述硅基底中形成腔體，所述腔體的底部部分成為所述壓敏薄膜，其余部分為所述體硅區(qū)域；去除所述第一阻擋層，在所述硅基底的上表面生長(zhǎng)形成第二阻擋層；采用半導(dǎo)體光刻技術(shù)對(duì)所述第二阻擋層作圖形化，在所述硅基底的上表面開(kāi)出所述PM0SFET的源漏區(qū)的窗口，以及所述壓敏電阻和所述溫敏電阻的歐姆接觸區(qū)的窗口 ；以所述第二阻擋層為掩模，通過(guò)高劑量離子注入工藝透過(guò)上述窗口在所述壓敏薄膜上形成所述PM0SFET的源漏區(qū)和所述壓敏電阻的歐姆接觸區(qū)，以及在所述體硅區(qū)域上形成所述溫敏電阻的歐姆接觸區(qū)；去除所述第二阻擋層，在所述硅基底的上表面生長(zhǎng)形成第三阻擋層；采用半導(dǎo)體光刻技術(shù)對(duì)所述第三阻擋層作圖形化，在所述硅基底的上表面開(kāi)出所述PM0SFET的溝道區(qū)域的窗口，以及所述壓敏電阻和所述溫敏電阻的電阻條的窗口 ；以所述第三阻擋層為掩模，通過(guò)離子注入工藝透過(guò)上述窗口在所述壓敏薄膜上形成所述PM0SFET的溝道區(qū)域和所述壓敏電阻的電阻條，以及在所述體硅區(qū)域上形成所述溫敏電阻的電阻條；采用半導(dǎo)體光刻技術(shù)再次對(duì)所述第三阻擋層作圖形化，在所述硅基底的上表面刻蝕出所述PM0SFET、壓敏電阻和溫敏電阻的金屬接觸孔；在所述硅基底的上表面淀積金屬導(dǎo)電層；采用半導(dǎo)體光刻技術(shù)對(duì)所述金屬導(dǎo)電層作圖形化，在所述PM0SFET、壓敏電阻和溫敏電阻的金屬接觸孔上方形成連線，同時(shí)在所述PM0SFET的溝道區(qū)域上方形成金屬柵；提供封閉基底，將所述硅基底的下表面與所述封閉基底相鍵合，使所述腔體密閉。可選地，在開(kāi)出所述PM0SFET的溝道區(qū)域的窗口，以及所述壓敏電阻和所述溫敏電阻的電阻條的窗口之后，所述制造方法還包括步驟在所述溝道區(qū)域和所述電阻條的窗口內(nèi)熱氧生長(zhǎng)注入損傷保護(hù)層?？蛇x地，所述壓力傳感器的壓敏電路包括兩個(gè)PM0SFET和兩個(gè)壓敏電阻?？蛇x地，所述硅基底為{100}方向的硅片?？蛇x地，所述壓敏薄膜為方形薄膜?？蛇x地，所述金屬導(dǎo)電層的材料為鋁?？蛇x地，所述封閉基底為玻璃或者硅片。可選地，所述第一阻擋層為氮化硅層、氧化硅層或者氮化硅層與氧化硅層并用的
復(fù)合層。為解決上述技術(shù)問(wèn)題，相應(yīng)地，本發(fā)明還提供一種采用多種壓敏元件的復(fù)合傳感器的制造方法，所述復(fù)合傳感器包括壓阻式壓力傳感器和溫度傳感器；所述壓力傳感器的壓敏電路包括PM0SFET和壓敏電阻，位于壓敏薄膜的高應(yīng)力有效區(qū)域；所述溫度傳感器的溫敏電路包括溫敏電阻，位于體硅區(qū)域；所述制造方法包括步驟提供硅基底，所述硅基底分為壓敏薄膜區(qū)域和體硅區(qū)域；在所述硅基底的上表面形成第一阻擋層；在所述硅基底中形成中空的腔體，所述腔體的底部部分成為所述壓敏薄膜，其余部分為所述體硅區(qū)域；采用半導(dǎo)體光刻技術(shù)對(duì)所述第一阻擋層作圖形化，在所述硅基底的上表面開(kāi)出所述PM0SFET的源漏區(qū)的窗口，以及所述壓敏電阻和所述溫敏電阻的歐姆接觸區(qū)的窗口 ；以所述第一阻擋層為掩模，通過(guò)高劑量離子注入工藝透過(guò)上述窗口在所述壓敏薄膜上形成所述PM0SFET的源漏區(qū)和所述壓敏電阻的歐姆接觸區(qū)，以及在所述體硅區(qū)域上形成所述溫敏電阻的歐姆接觸區(qū)；去除所述第一阻擋層，在所述硅基底的上表面生長(zhǎng)形成第二阻擋層；采用半導(dǎo)體光刻技術(shù)對(duì)所述第二阻擋層作圖形化，在所述硅基底的上表面開(kāi)出所述PM0SFET的溝道區(qū)域的窗口，以及所述壓敏電阻和所述溫敏電阻的電阻條的窗口 ；以所述第二阻擋層為掩模，通過(guò)離子注入工藝透過(guò)上述窗口在所述壓敏薄膜上形成所述PM0SFET的溝道區(qū)域和所述壓敏電阻的電阻條，以及在所述體硅區(qū)域上形成所述溫敏電阻的電阻條；
采用半導(dǎo)體光刻技術(shù)再次對(duì)所述第二阻擋層作圖形化，在所述硅基底的上表面刻蝕出所述PM0SFET、壓敏電阻和溫敏電阻的金屬接觸孔；在所述硅基底的上表面淀積金屬導(dǎo)電層；采用半導(dǎo)體光刻技術(shù)對(duì)所述金屬導(dǎo)電層作圖形化，在所述PM0SFET、壓敏電阻和溫敏電阻的金屬接觸孔上方形成連線，同時(shí)在所述PM0SFET的溝道區(qū)域上方形成金屬柵?？蛇x地，在開(kāi)出所述PM0SFET的溝道區(qū)域的窗口，以及所述壓敏電阻和所述溫敏電阻的電阻條的窗口之后，所述制造方法還包括步驟在所述溝道區(qū)域和所述電阻條的窗口內(nèi)熱氧生長(zhǎng)注入損傷保護(hù)層。可選地，所述壓力傳感器的壓敏電路包括兩個(gè)PM0SFET和兩個(gè)壓敏電阻?？蛇x地，所述硅基底為{111}方向的硅片。可選地，所述壓敏薄膜為六邊形薄膜?？蛇x地，所述金屬導(dǎo)電層的材料為鋁?？蛇x地，在所述硅基底中形成中空的腔體包括步驟刻蝕所述第一阻擋層和所述硅基底，在所述硅基底中形成多個(gè)淺槽，所述淺槽具
有第一深度；在多個(gè)所述淺槽的側(cè)壁形成側(cè)壁保護(hù)層；進(jìn)一步刻蝕多個(gè)所述淺槽，在所述硅基底中形成多個(gè)深槽，所述深槽相比于所述淺槽加深第二深度；采用濕法腐蝕法腐蝕多個(gè)所述深槽，在所述硅基底內(nèi)部形成腔體；采用填充材料將多個(gè)所述淺槽完全填充，形成封閉的腔體和位于所述腔體之上的薄膜。為解決上述技術(shù)問(wèn)題，相應(yīng)地，本發(fā)明還提供一種采用多種壓敏元件的復(fù)合傳感器，位于硅基底上，所述硅基底分為壓敏薄膜區(qū)域和體硅區(qū)域；所述復(fù)合傳感器包括壓阻式壓力傳感器和溫度傳感器；所述壓力傳感器的壓敏電路包括兩個(gè)PM0SFET和兩個(gè)壓敏電阻，位于壓敏薄膜的高應(yīng)力有效區(qū)域，所述壓敏薄膜下方具有中空的腔體；所述溫度傳感器的溫敏電路包括溫敏電阻，位于體硅區(qū)域?？蛇x地，所述硅基底為{111}方向或者{100}方向的硅片?？蛇x地，當(dāng)所述硅基底為{111}方向的硅片時(shí)，所述壓敏薄膜為六邊形薄膜；當(dāng)所述硅基底為{100}方向的硅片時(shí)，所述壓敏薄膜為方形薄膜?？蛇x地，所述PM0SFET、壓敏電阻和溫敏電阻的連線和金屬柵的材料為鋁?？蛇x地，所述腔體由所述硅基底與一封閉基底密閉而成?？蛇x地，所述封閉基底為玻璃或者硅片。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)本發(fā)明中壓力傳感器的壓敏電路由壓敏電阻和PM0SFET兩種壓敏元件組成，并放置于壓敏薄膜的高應(yīng)力有效區(qū)域，溫度傳感器由制作在體硅上的溫敏電阻來(lái)實(shí)現(xiàn)。其中兩個(gè)PM0SFET工作在飽和區(qū)。通過(guò)理論計(jì)算和試驗(yàn)證明，用該電路代替惠斯通電橋，可以大大提高壓力傳感器的靈敏度。而且，通過(guò)調(diào)整PM0SFET的工作點(diǎn)，可以得到不同的靈敏度和功耗，實(shí)現(xiàn)功能可調(diào)的性能。
在本發(fā)明中，在制作采用新的壓敏電路的壓阻式壓力傳感器的同時(shí)，在體硅區(qū)域同步制作了溫敏電路用于檢測(cè)溫度，實(shí)現(xiàn)了壓力傳感器和溫度傳感器的片內(nèi)集成及復(fù)合傳感器。與傳統(tǒng)的單一壓敏元件的壓阻式壓力傳感器相比，該復(fù)合傳感器的壓力傳感器具有高靈敏度、低功耗、基本不增加工藝難度且性能可調(diào)的優(yōu)勢(shì)。且該復(fù)合傳感器除了檢測(cè)壓力之外，還可同時(shí)監(jiān)控溫度，適用于汽車、軍事、航空航天、醫(yī)療、日用等更廣泛的領(lǐng)域。


本發(fā)明的上述的以及其他的特征、性質(zhì)和優(yōu)勢(shì)將通過(guò)下面結(jié)合附圖和實(shí)施例的描述而變得更加明顯，其中圖1為本發(fā)明一個(gè)實(shí)施例的壓阻式壓力傳感器的壓敏電路的示意圖；圖2為本發(fā)明一個(gè)實(shí)施例的溫度傳感器的溫敏電路的示意圖；圖3為本發(fā)明一個(gè)實(shí)施例的復(fù)合傳感器的多種壓敏元件在{111}方向的硅片上的分布示意圖；圖4為本發(fā)明一個(gè)實(shí)施例的復(fù)合傳感器的多種壓敏元件在{100}方向的硅片上的分布示意圖；圖5為本發(fā)明一個(gè)實(shí)施例的采用多種壓敏元件的復(fù)合傳感器的制造方法的流程圖；圖6為本發(fā)明另一個(gè)實(shí)施例的采用多種壓敏元件的復(fù)合傳感器的制造方法的流程圖；圖7至圖14為本發(fā)明一個(gè)實(shí)施例的采用多種壓敏元件的復(fù)合傳感器的制造過(guò)程的剖面示意圖；圖15至圖沈?yàn)楸景l(fā)明另一個(gè)實(shí)施例的采用多種壓敏元件的復(fù)合傳感器的制造過(guò)程的剖面示意圖。
具體實(shí)施例方式下面結(jié)合具體實(shí)施例和附圖對(duì)本發(fā)明作進(jìn)一步說(shuō)明，在以下的描述中闡述了更多的細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明顯然能夠以多種不同于此描述的其它方式來(lái)實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下根據(jù)實(shí)際應(yīng)用情況作類似推廣、演繹，因此不應(yīng)以此具體實(shí)施例的內(nèi)容限制本發(fā)明的保護(hù)范圍。本發(fā)明中的復(fù)合傳感器可以包括壓阻式壓力傳感器和溫度傳感器。圖1為本發(fā)明一個(gè)實(shí)施例的壓阻式壓力傳感器的壓敏電路的示意圖。如圖1所示，該壓敏電路由兩種壓敏元件兩個(gè)PmoSFET(Pmc)S1和PMos2)和兩個(gè)壓敏電阻(r1和Ig組成，位于壓敏薄膜的高應(yīng)力有效區(qū)域；兩個(gè)PMOSFET (PMOS1和PMOS2)均工作于飽和區(qū)，當(dāng)外界壓力(Vinl和Vin2)變化時(shí)，輸出與外界壓力成正比例的電壓信號(hào)V。ut。通過(guò)檢測(cè)電壓信號(hào)v。ut就可以得知外界壓力狀況。圖2為本發(fā)明一個(gè)實(shí)施例的溫度傳感器的溫敏電路的示意圖。如圖2所示，該溫敏電阻&位于體硅區(qū)域，當(dāng)溫度變化時(shí)，溫敏電路的電流It發(fā)生變化，檢測(cè)電流It的值就可以獲知溫敏傳感器所處環(huán)境的溫度。
圖3為本發(fā)明一個(gè)實(shí)施例的復(fù)合傳感器的多種壓敏元件在{111}方向的硅片上的分布示意圖。如圖3所示，此時(shí)上述兩種壓敏元件PMOS1和PMOSyR1和&位于六邊形的壓敏薄膜上。圖4為本發(fā)明一個(gè)實(shí)施例的復(fù)合傳感器的多種壓敏元件在{100}方向的硅片上的分布示意圖。如圖4所示，此時(shí)上述兩種壓敏元件PMOS1和PMOSyR1和&位于方形的壓敏薄膜上。圖5為本發(fā)明一個(gè)實(shí)施例的采用多種壓敏元件的復(fù)合傳感器的制造方法的流程圖。如圖5所示，該制造方法可以包括執(zhí)行步驟S501，提供硅基底，硅基底分為壓敏薄膜區(qū)域和體硅區(qū)域；執(zhí)行步驟S502，在硅基底的上、下表面形成第一阻擋層；執(zhí)行步驟S503，在硅基底的下表面開(kāi)出腐蝕窗口并濕法腐蝕，在硅基底中形成腔體，腔體的底部部分成為壓敏薄膜，其余部分為體硅區(qū)域；執(zhí)行步驟S504，去除第一阻擋層，在硅基底的上表面生長(zhǎng)形成第二阻擋層；執(zhí)行步驟S505，采用半導(dǎo)體光刻技術(shù)對(duì)第二阻擋層作圖形化，在硅基底的上表面開(kāi)出PM0SFET的源漏區(qū)的窗口，以及壓敏電阻和溫敏電阻的歐姆接觸區(qū)的窗口 ；執(zhí)行步驟S506，以第二阻擋層為掩模，通過(guò)高劑量離子注入工藝透過(guò)上述窗口在壓敏薄膜上形成PM0SFET的源漏區(qū)和壓敏電阻的歐姆接觸區(qū)，以及在體硅區(qū)域上形成溫敏電阻的歐姆接觸區(qū)；執(zhí)行步驟S507，去除第二阻擋層，在硅基底的上表面生長(zhǎng)形成第三阻擋層；執(zhí)行步驟S508，采用半導(dǎo)體光刻技術(shù)對(duì)第三阻擋層作圖形化，在硅基底的上表面開(kāi)出PM0SFET的溝道區(qū)域的窗口，以及壓敏電阻和溫敏電阻的電阻條的窗口 ；執(zhí)行步驟S509，以第三阻擋層為掩模，通過(guò)離子注入工藝透過(guò)上述窗口在壓敏薄膜上形成PM0SFET的溝道區(qū)域和壓敏電阻的電阻條，以及在體硅區(qū)域上形成溫敏電阻的電阻條；執(zhí)行步驟S510，采用半導(dǎo)體光刻技術(shù)再次對(duì)第三阻擋層作圖形化，在硅基底的上表面刻蝕出PM0SFET、壓敏電阻和溫敏電阻的金屬接觸孔；執(zhí)行步驟S511，在硅基底的上表面淀積金屬導(dǎo)電層；執(zhí)行步驟S512，采用半導(dǎo)體光刻技術(shù)對(duì)金屬導(dǎo)電層作圖形化，在PM0SFET、壓敏電阻和溫敏電阻的金屬接觸孔上方形成連線，同時(shí)在PM0SFET的溝道區(qū)域上方形成金屬柵；執(zhí)行步驟S513，提供封閉基底，將硅基底的下表面與封閉基底相鍵合，使腔體密閉。圖6為本發(fā)明另一個(gè)實(shí)施例的采用多種壓敏元件的復(fù)合傳感器的制造方法的流程圖。如圖6所示，該制造方法可以包括執(zhí)行步驟S601，提供硅基底，硅基底分為壓敏薄膜區(qū)域和體硅區(qū)域；執(zhí)行步驟S602，在硅基底的上表面形成第一阻擋層；執(zhí)行步驟S603，在硅基底中形成中空的腔體，腔體的底部部分成為壓敏薄膜，其余部分為體硅區(qū)域；執(zhí)行步驟S604，采用半導(dǎo)體光刻技術(shù)對(duì)第一阻擋層作圖形化，在硅基底的上表面開(kāi)出PM0SFET的源漏區(qū)的窗口，以及壓敏電阻和溫敏電阻的歐姆接觸區(qū)的窗口 ；執(zhí)行步驟S605，以第一阻擋層為掩模，通過(guò)高劑量離子注入工藝透過(guò)上述窗口在壓敏薄膜上形成PM0SFET的源漏區(qū)和壓敏電阻的歐姆接觸區(qū)，以及在體硅區(qū)域上形成溫敏電阻的歐姆接觸區(qū)；執(zhí)行步驟S606，去除第一阻擋層，在硅基底的上表面生長(zhǎng)形成第二阻擋層；執(zhí)行步驟S607，采用半導(dǎo)體光刻技術(shù)對(duì)第二阻擋層作圖形化，在硅基底的上表面開(kāi)出PM0SFET的溝道區(qū)域的窗口，以及壓敏電阻和溫敏電阻的電阻條的窗口 ；執(zhí)行步驟S608，以第二阻擋層為掩模，通過(guò)離子注入工藝透過(guò)上述窗口在壓敏薄膜上形成PM0SFET的溝道區(qū)域和壓敏電阻的電阻條，以及在體硅區(qū)域上形成溫敏電阻的電阻條；執(zhí)行步驟S609，采用半導(dǎo)體光刻技術(shù)再次對(duì)第二阻擋層作圖形化，在硅基底的上表面刻蝕出PM0SFET、壓敏電阻和溫敏電阻的金屬接觸孔；執(zhí)行步驟S610，在硅基底的上表面淀積金屬導(dǎo)電層；執(zhí)行步驟S611，采用半導(dǎo)體光刻技術(shù)對(duì)金屬導(dǎo)電層作圖形化，在PM0SFET、壓敏電阻和溫敏電阻的金屬接觸孔上方形成連線，同時(shí)在PM0SFET的溝道區(qū)域上方形成金屬柵。采用多種壓敏元件的復(fù)合傳感器的制造方法的第一實(shí)施例圖7至圖14為本發(fā)明一個(gè)實(shí)施例的采用多種壓敏元件的復(fù)合傳感器的制造過(guò)程的剖面示意圖。復(fù)合傳感器200包括壓阻式壓力傳感器220和溫度傳感器M0。壓力傳感器220的壓敏電路包括兩個(gè)PM0SFET 221和兩個(gè)壓敏電阻222，位于壓敏薄膜的高應(yīng)力有效區(qū)域。溫度傳感器MO的溫敏電路包括溫敏電阻M1，位于體硅區(qū)域。需要注意的是，這些以及后續(xù)其他的附圖均僅作為示例，其并非是按照等比例的條件繪制的，并且不應(yīng)該以此作為對(duì)本發(fā)明實(shí)際要求的保護(hù)范圍構(gòu)成限制。如圖7所示，提供硅基底201，硅基底201分為壓敏薄膜區(qū)域和體硅區(qū)域。此時(shí)該硅襯底201為{100}方向的硅片，該壓敏薄膜為方形薄膜。如圖8所示，在硅基底201的上、下表面氧化形成第一阻擋層202，該第一阻擋層 202可以為氮化硅層、氧化硅層或者氮化硅層與氧化硅層并用的復(fù)合層。如圖9所示，在硅基底201的下表面開(kāi)出腐蝕窗口并濕法腐蝕，在硅基底201中形成腔體203。腔體203的底部部分成為壓敏薄膜，其余部分為體硅區(qū)域。如圖10所示，去除第一阻擋層202，在硅基底201的上表面生長(zhǎng)形成第二阻擋層
211。接著，采用半導(dǎo)體光刻技術(shù)對(duì)第二阻擋層211作圖形化，在硅基底201的上表面開(kāi)出 PM0SFET221的源漏區(qū)204的窗口，以及壓敏電阻222和溫敏電阻241的歐姆接觸區(qū)204，的窗口。然后，以第二阻擋層211為掩模，通過(guò)高劑量離子注入工藝P+透過(guò)上述窗口在壓敏薄膜上形成PM0SFET 221的源漏區(qū)204和壓敏電阻222的歐姆接觸區(qū)204’，以及在體硅區(qū)域上形成溫敏電阻Ml的歐姆接觸區(qū)204’。如圖11所示，去除第二阻擋層211，在硅基底201的上表面生長(zhǎng)形成第三阻擋層
212。接著，采用半導(dǎo)體光刻技術(shù)對(duì)第三阻擋層212作圖形化，在硅基底201的上表面開(kāi)出 PM0SFET221的溝道區(qū)域205的窗口，以及壓敏電阻222和溫敏電阻Ml的電阻條205，的窗口。然后，以第三阻擋層212為掩模，通過(guò)離子注入工藝P—透過(guò)上述窗口在壓敏薄膜上形成 PM0SFET221的溝道區(qū)域205和壓敏電阻222的電阻條205，，以及在體硅區(qū)域上形成溫敏電阻Ml的電阻條205，。在本實(shí)施例中，為了避免溝道表面的損傷，可以在需要注入的溝道區(qū)域205和電阻條205’的窗口內(nèi)熱氧生長(zhǎng)注入損傷保護(hù)層213，其具體可以為一層薄氧化層。如圖12所示，采用半導(dǎo)體光刻技術(shù)再次對(duì)第三阻擋層212作圖形化，在硅基底201 的上表面刻蝕出PM0SFET 221、壓敏電阻222和溫敏電阻241的金屬接觸孔205”。接著，在硅基底201的上表面淀積金屬導(dǎo)電層206，該金屬導(dǎo)電層206的材料可以為鋁。如圖13所示，采用半導(dǎo)體光刻技術(shù)對(duì)金屬導(dǎo)電層206作圖形化，在PM0SFET221、壓敏電阻222和溫敏電阻Ml的金屬接觸孔205”上方形成連線207，同時(shí)在PM0SFET 221的溝道區(qū)域205上方形成金屬柵207，。如圖14所示，提供封閉基底208，將硅基底201的下表面與封閉基底208相鍵合， 使腔體203密閉。該封閉基底208可以為玻璃或者硅片。采用多種壓敏元件的復(fù)合傳感器的制造方法的第二實(shí)施例圖15至圖沈?yàn)楸景l(fā)明另一個(gè)實(shí)施例的采用多種壓敏元件的復(fù)合傳感器的制造過(guò)程的剖面示意圖。復(fù)合傳感器100包括壓阻式壓力傳感器120和溫度傳感器。壓力傳感器 120的壓敏電路包括兩個(gè)PM0SFET 121和兩個(gè)壓敏電阻122，位于壓敏薄膜的高應(yīng)力有效區(qū)域。溫度傳感器的溫敏電路包括溫敏電阻，位于體硅區(qū)域。需要注意的是，這些以及后續(xù)其他的附圖均僅作為示例，其并非是按照等比例的條件繪制的，并且不應(yīng)該以此作為對(duì)本發(fā)明實(shí)際要求的保護(hù)范圍構(gòu)成限制。如圖15所示，提供硅基底101，硅基底101分為壓敏薄膜區(qū)域和體硅區(qū)域。此時(shí)該硅襯底101為{111}方向的硅片，該壓敏薄膜為六邊形薄膜。接著，在硅基底101的上表面形成第一阻擋層102。然后，在硅基底101中形成中空的腔體106，腔體106之上的部分成為壓敏薄膜，其余部分為體硅區(qū)域。再然后，采用半導(dǎo)體光刻技術(shù)對(duì)第一阻擋層102作圖形化，在硅基底101的上表面開(kāi)出PM0SFET 121的源漏區(qū)131的窗口，以及壓敏電阻122和溫敏電阻的歐姆接觸區(qū)131’
的窗口。接下來(lái)，以第一阻擋層102為掩模，通過(guò)高劑量離子注入工藝P+透過(guò)上述窗口在壓敏薄膜上形成PM0SFET121的源漏區(qū)131和壓敏電阻122的歐姆接觸區(qū)132，以及在體硅區(qū)域上形成溫敏電阻的歐姆接觸區(qū)。如圖16所示，去除第一阻擋層102，在硅基底101的上表面生長(zhǎng)形成第二阻擋層 112。接著，采用半導(dǎo)體光刻技術(shù)對(duì)第二阻擋層112作圖形化，在硅基底101的上表面開(kāi)出PM0SFET 121的溝道區(qū)域133的窗口，以及壓敏電阻122和溫敏電阻的電阻條134的窗口。然后，以第二阻擋層112為掩模，通過(guò)離子注入工藝P—透過(guò)上述窗口在壓敏薄膜上形成 PM0SFET 121的溝道區(qū)域133和壓敏電阻122的電阻條134，以及在體硅區(qū)域上形成溫敏電阻的電阻條。在本實(shí)施例中，為了避免溝道表面的損傷，可以在需要注入的溝道區(qū)域133和電阻條134的窗口內(nèi)熱氧生長(zhǎng)注入損傷保護(hù)層113，其具體可以為一層薄氧化層。接下來(lái)，采用半導(dǎo)體光刻技術(shù)再次對(duì)第二阻擋層112作圖形化，在硅基底101的上表面刻蝕出PM0SFET121、壓敏電阻122和溫敏電阻的金屬接觸孔135。如圖17所示，在硅基底101的上表面淀積金屬導(dǎo)電層136，該金屬導(dǎo)電層136的材料可以為鋁。
1
如圖18所示，采用半導(dǎo)體光刻技術(shù)對(duì)金屬導(dǎo)電層136作圖形化，在PM0SFET121、壓敏電阻122和溫敏電阻的金屬接觸孔135上方形成連線137，同時(shí)在PM0SFET121的溝道區(qū)域133上方形成金屬柵138。至此，壓力傳感器120的壓敏電路制作完成，溫敏電阻和壓敏電阻同步制作，位于體硅區(qū)域上，在此為簡(jiǎn)略起見(jiàn)而沒(méi)有標(biāo)出。在本實(shí)施例中，在硅基底101中形成中空的腔體106可以由以下工藝來(lái)完成如圖19和圖20所示，提供硅基底101，在硅基底101上形成第一阻擋層102.如圖21所示，刻蝕第一阻擋層102和硅基底101，在硅基底101中形成多個(gè)淺槽 103，淺槽103具有第一深度hi。如圖22所示，在阻擋層102的表面和多個(gè)淺槽103的側(cè)壁及底部淀積保護(hù)層104。如圖23所示，刻蝕阻擋層102的表面和多個(gè)淺槽103底部的保護(hù)層104，在多個(gè)淺槽103的側(cè)壁形成側(cè)壁保護(hù)層104。如圖M所示，進(jìn)一步刻蝕多個(gè)淺槽103，在硅基底101中形成多個(gè)深槽105，深槽 105相比于淺槽103加深第二深度h2。如圖25所示，采用各向異性的濕法腐蝕法腐蝕多個(gè)深槽105，在硅基底101內(nèi)部形成腔體106。如圖沈所示，采用填充材料107將多個(gè)淺槽103完全填充，形成封閉的腔體106 和位于腔體106之上的薄膜。采用多種壓敏元件的復(fù)合傳感器的實(shí)施例圖14和圖18為本發(fā)明兩個(gè)實(shí)施例的采用多種壓敏元件的復(fù)合傳感器的剖面結(jié)構(gòu)示意圖。本實(shí)施例沿用前述實(shí)施例的元件標(biāo)號(hào)與部分內(nèi)容，其中采用相同的標(biāo)號(hào)來(lái)表示相同或近似的元件，并且省略了相同技術(shù)內(nèi)容的說(shuō)明。關(guān)于省略部分的說(shuō)明可參照前述實(shí)施例，本實(shí)施例不再重復(fù)贅述。如圖所示，采用多種壓敏元件的復(fù)合傳感器100、200可以位于硅基底101、201上， 硅基底101、201分為壓敏薄膜區(qū)域和體硅區(qū)域。復(fù)合傳感器100、200包括壓阻式壓力傳感器120、220和溫度傳感器MO (第二個(gè)實(shí)施例中的溫度傳感器未示出)。壓力傳感器120、 220的壓敏電路包括兩個(gè)PM0SFET 121,221和兩個(gè)壓敏電阻122、222，位于壓敏薄膜的高應(yīng)力有效區(qū)域，壓敏薄膜下方具有中空的腔體106、203。溫度傳感器240的溫敏電路包括溫敏電阻對(duì)1，位于體硅區(qū)域。在本實(shí)施例中，硅基底101、201可以為{111}方向或者{100}方向的硅片。當(dāng)硅基底101為{111}方向的硅片時(shí)，壓敏薄膜為六邊形薄膜；當(dāng)硅基底201為{100}方向的硅片時(shí)，壓敏薄膜為方形薄膜。在本實(shí)施例中，PM0SFET 121、221、壓敏電阻122、222和溫敏電阻Ml的連線137、 207和金屬柵138、207，的材料為鋁。在本實(shí)施例中，腔體203可以由硅基底201與一封閉基底208密閉而成，該封閉基底208可以為玻璃或者硅片。本發(fā)明中壓力傳感器的壓敏電路由壓敏電阻和PM0SFET兩種壓敏元件組成，并放置于壓敏薄膜的高應(yīng)力有效區(qū)域，溫度傳感器由制作在體硅上的溫敏電阻來(lái)實(shí)現(xiàn)。其中兩個(gè)PM0SFET工作在飽和區(qū)。通過(guò)理論計(jì)算和試驗(yàn)證明，用該電路代替惠斯通電橋，可以大大提高壓力傳感器的靈敏度。而且，通過(guò)調(diào)整PM0SFET的工作點(diǎn)，可以得到不同的靈敏度和功耗，實(shí)現(xiàn)功能可調(diào)的性能。在本發(fā)明中，在制作采用新的壓敏電路的壓阻式壓力傳感器的同時(shí)，在體硅區(qū)域同步制作了溫敏電路用于檢測(cè)溫度，實(shí)現(xiàn)了壓力傳感器和溫度傳感器的片內(nèi)集成及復(fù)合傳感器。與傳統(tǒng)的單一壓敏元件的壓阻式壓力傳感器相比，該復(fù)合傳感器的壓力傳感器具有高靈敏度、低功耗、基本不增加工藝難度且性能可調(diào)的優(yōu)勢(shì)。且該復(fù)合傳感器除了檢測(cè)壓力之外，還可同時(shí)監(jiān)控溫度，適用于汽車、軍事、航空航天、醫(yī)療、日用等更廣泛的領(lǐng)域。本發(fā)明雖然以較佳實(shí)施例公開(kāi)如上，但其并不是用來(lái)限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動(dòng)和修改。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何修改、等同變化及修飾，均落入本發(fā)明權(quán)利要求所界定的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種采用多種壓敏元件的復(fù)合傳感器O00)的制造方法，所述復(fù)合傳感器(200)包括壓阻式壓力傳感器(220)和溫度傳感器O40)；所述壓力傳感器O20)的壓敏電路包括 PM0SFET(221)和壓敏電阻022)，位于壓敏薄膜的高應(yīng)力有效區(qū)域；所述溫度傳感器(MO) 的溫敏電路包括溫敏電阻041)，位于體硅區(qū)域；所述制造方法包括步驟提供硅基底001)，所述硅基底(201)分為壓敏薄膜區(qū)域和體硅區(qū)域； 在所述硅基底O01)的上、下表面生長(zhǎng)第一阻擋層Q02)；在所述硅基底O01)的下表面開(kāi)出腐蝕窗口并濕法腐蝕，在所述硅基底O01)中形成腔體003)，所述腔體Q03)的底部部分成為所述壓敏薄膜，其余部分為所述體硅區(qū)域；去除所述第一阻擋層002)，在所述硅基底O01)的上表面生長(zhǎng)形成第二阻擋層 (211)；采用半導(dǎo)體光刻技術(shù)對(duì)所述第二阻擋層(211)作圖形化，在所述硅基底O01)的上表面開(kāi)出所述PM0SFET(221)的源漏區(qū)(204)的窗口，以及所述壓敏電阻(222)和所述溫敏電阻041)的歐姆接觸區(qū)(204’)的窗口；以所述第二阻擋層011)為掩模，通過(guò)高劑量離子注入工藝透過(guò)上述窗口在所述壓敏薄膜上形成所述PM0SFET(221)的源漏區(qū)(204)和所述壓敏電阻022)的歐姆接觸區(qū) (204’)，以及在所述體硅區(qū)域上形成所述溫敏電阻041)的歐姆接觸區(qū)(204’ )；去除所述第二阻擋層011)，在所述硅基底O01)的上表面生長(zhǎng)形成第三阻擋層 (212)；采用半導(dǎo)體光刻技術(shù)對(duì)所述第三阻擋層(21 作圖形化，在所述硅基底O01)的上表面開(kāi)出所述PM0SFET(221)的溝道區(qū)域Q05)的窗口，以及所述壓敏電阻(222)和所述溫敏電阻041)的電阻條(205’ )的窗口 ；以所述第三阻擋層(21 為掩模，通過(guò)離子注入工藝透過(guò)上述窗口在所述壓敏薄膜上形成所述PM0SFET(221)的溝道區(qū)域(205)和所述壓敏電阻022)的電阻條(205’)，以及在所述體硅區(qū)域上形成所述溫敏電阻041)的電阻條(205’ )；采用半導(dǎo)體光刻技術(shù)再次對(duì)所述第三阻擋層(21 作圖形化，在所述硅基底(201) 的上表面刻蝕出所述PM0SFET(221)、壓敏電阻(222)和溫敏電阻041)的金屬接觸孔 (205")；在所述硅基底O01)的上表面淀積金屬導(dǎo)電層(206)；采用半導(dǎo)體光刻技術(shù)對(duì)所述金屬導(dǎo)電層(206)作圖形化，在所述PM0SFET(221)、壓敏電阻(222)和溫敏電阻041)的金屬接觸孔Q05”)上方形成連線007)，同時(shí)在所述 PM0SFET (221)的溝道區(qū)域(205)上方形成金屬柵(207，)；提供封閉基底008)，將所述硅基底O01)的下表面與所述封閉基底(208)相鍵合，使所述腔體(20 密閉。
2.根據(jù)權(quán)利要求1所述的復(fù)合傳感器O00)的制造方法，其特征在于，在開(kāi)出所述 PM0SFET(221)的溝道區(qū)域Q05)的窗口，以及所述壓敏電阻(222)和所述溫敏電阻(Ml) 的電阻條(205’ )的窗口之后，所述制造方法還包括步驟在所述溝道區(qū)域(20 和所述電阻條(205’ )的窗口內(nèi)熱氧生長(zhǎng)注入損傷保護(hù)層 (213)。
3.根據(jù)權(quán)利要求2所述的復(fù)合傳感器(200)的制造方法，其特征在于，所述壓力傳感器(220)的壓敏電路包括兩個(gè)PM0SFET (221)和兩個(gè)壓敏電阻022)。
4.根據(jù)權(quán)利要求3所述的復(fù)合傳感器O00)的制造方法，其特征在于，所述硅基底(201)為{100}方向的硅片。
5.根據(jù)權(quán)利要求4所述的復(fù)合傳感器(200)的制造方法，其特征在于，所述壓敏薄膜為方形薄膜。
6.根據(jù)權(quán)利要求5所述的復(fù)合傳感器(200)的制造方法，其特征在于，所述金屬導(dǎo)電層 (206)的材料為鋁。
7.根據(jù)權(quán)利要求6所述的復(fù)合傳感器O00)的制造方法，其特征在于，所述封閉基底 (208)為玻璃或者硅片。
8.根據(jù)權(quán)利要求7所述的復(fù)合傳感器(200)的制造方法，其特征在于，所述第一阻擋層(202)為氮化硅層、氧化硅層或者兩者并用的復(fù)合層。
9.一種采用多種壓敏元件的復(fù)合傳感器(100)的制造方法，所述復(fù)合傳感器(100)包括壓阻式壓力傳感器(120)和溫度傳感器(140)；所述壓力傳感器(120)的壓敏電路包括 PM0SFET(121)和壓敏電阻(122)，位于壓敏薄膜的高應(yīng)力有效區(qū)域；所述溫度傳感器(140) 的溫敏電路包括溫敏電阻(141)，位于體硅區(qū)域；所述制造方法包括步驟提供硅基底(101)，所述硅基底(101)分為壓敏薄膜區(qū)域和體硅區(qū)域； 在所述硅基底(101)的上表面形成第一阻擋層(102)；在所述硅基底(101)中形成中空的腔體(106)，所述腔體(106)的底部部分成為所述壓敏薄膜，其余部分為所述體硅區(qū)域；采用半導(dǎo)體光刻技術(shù)對(duì)所述第一阻擋層(10 作圖形化，在所述硅基底(101)的上表面開(kāi)出所述PM0SFET(121)的源漏區(qū)(131)的窗口，以及所述壓敏電阻(122)和所述溫敏電阻(141)的歐姆接觸區(qū)(131’ )的窗口 ；以所述第一阻擋層(10 為掩模，通過(guò)高劑量離子注入工藝透過(guò)上述窗口在所述壓敏薄膜上形成所述PM0SFET(121)的源漏區(qū)(131)和所述壓敏電阻(122)的歐姆接觸區(qū) (132)，以及在所述體硅區(qū)域上形成所述溫敏電阻(141)的歐姆接觸區(qū)(132)；去除所述第一阻擋層(102)，在所述硅基底(101)的上表面生長(zhǎng)形成第二阻擋層 (112)；采用半導(dǎo)體光刻技術(shù)對(duì)所述第二阻擋層(11 作圖形化，在所述硅基底(101)的上表面開(kāi)出所述PM0SFET(121)的溝道區(qū)域(133)的窗口，以及所述壓敏電阻(122)和所述溫敏電阻(141)的電阻條(134)的窗口 ；以所述第二阻擋層(11 為掩模，通過(guò)離子注入工藝透過(guò)上述窗口在所述壓敏薄膜上形成所述PM0SFET (121)的溝道區(qū)域(133)和所述壓敏電阻(122)的電阻條(134)，以及在所述體硅區(qū)域上形成所述溫敏電阻(141)的電阻條(134)；采用半導(dǎo)體光刻技術(shù)再次對(duì)所述第二阻擋層(11 作圖形化，在所述硅基底(101)的上表面刻蝕出所述PM0SFET(121)、壓敏電阻(122)和溫敏電阻(141)的金屬接觸孔(135)； 在所述硅基底(101)的上表面淀積金屬導(dǎo)電層(136)；采用半導(dǎo)體光刻技術(shù)對(duì)所述金屬導(dǎo)電層(136)作圖形化，在所述PM0SFET(121)、壓敏電阻(122)和溫敏電阻(141)的金屬接觸孔(135)上方形成連線(137)，同時(shí)在所述 PM0SFET (121)的溝道區(qū)域(133)上方形成金屬柵(138)。
10.根據(jù)權(quán)利要求9所述的復(fù)合傳感器(100)的制造方法，其特征在于，在開(kāi)出所述 PM0SFET(121)的溝道區(qū)域(133)的窗口，以及所述壓敏電阻(122)和所述溫敏電阻(141) 的電阻條(134)的窗口之后，所述制造方法還包括步驟在所述溝道區(qū)域(133)和所述電阻條(134)的窗口內(nèi)熱氧生長(zhǎng)注入損傷保護(hù)層(113)。
11.根據(jù)權(quán)利要求10所述的復(fù)合傳感器(100)的制造方法，其特征在于，所述壓力傳感器(120)的壓敏電路包括兩個(gè)PM0SFET (121)和兩個(gè)壓敏電阻(122)。
12.根據(jù)權(quán)利要求11所述的復(fù)合傳感器(100)的制造方法，其特征在于，所述硅基底 (101)為{111}方向的硅片。
13.根據(jù)權(quán)利要求12所述的復(fù)合傳感器(100)的制造方法，其特征在于，所述壓敏薄膜為六邊形薄膜。
14.根據(jù)權(quán)利要求13所述的復(fù)合傳感器(100)的制造方法，其特征在于，所述金屬導(dǎo)電層(136)的材料為鋁。
15.根據(jù)權(quán)利要求14所述的復(fù)合傳感器(100)的制造方法，其特征在于，在所述硅基底 (101)中形成中空的腔體(106)包括步驟刻蝕所述第一阻擋層(102)和所述硅基底(101)，在所述硅基底(101)中形成多個(gè)淺槽 (103)，所述淺槽(103)具有第一深度(hi)；在多個(gè)所述淺槽(103)的側(cè)壁形成側(cè)壁保護(hù)層(104)；進(jìn)一步刻蝕多個(gè)所述淺槽(103)，在所述硅基底(101)中形成多個(gè)深槽(105)，所述深槽(105)相比于所述淺槽(103)加深第二深度(h2)；采用濕法腐蝕法腐蝕多個(gè)所述深槽(105)，在所述硅基底(101)內(nèi)部形成腔體(106)；采用填充材料(107)將多個(gè)所述淺槽(10 完全填充，形成封閉的腔體(106)和位于所述腔體(106)之上的薄膜。
16.一種采用多種壓敏元件的復(fù)合傳感器(100、200)，位于硅基底(101、201)上，所述硅基底(101、201)分為壓敏薄膜區(qū)域和體硅區(qū)域；所述復(fù)合傳感器(100、200)包括壓阻式壓力傳感器(120、220)和溫度傳感器(140、 240)；所述壓力傳感器(120、220)的壓敏電路包括兩個(gè)PM0SFET(121、221)和兩個(gè)壓敏電阻(122、222)，位于壓敏薄膜的高應(yīng)力有效區(qū)域，所述壓敏薄膜下方具有中空的腔體(106、 203)；所述溫度傳感器(140 J40)的溫敏電路包括溫敏電阻(141、241)，位于體硅區(qū)域。
17.根據(jù)權(quán)利要求16所述的復(fù)合傳感器(100、200)，其特征在于，所述硅基底(101、 201)為{111}方向或者{100}方向的硅片。
18.根據(jù)權(quán)利要求17所述的復(fù)合傳感器(100、200)，其特征在于，當(dāng)所述硅基底(101) 為{111}方向的硅片時(shí)，所述壓敏薄膜為六邊形薄膜；當(dāng)所述硅基底O01)為{100}方向的硅片時(shí)，所述壓敏薄膜為方形薄膜。
19.根據(jù)權(quán)利要求18所述的復(fù)合傳感器(100、200)，其特征在于，所述PM0SFET(121、 221)、壓敏電阻(122,222)和溫敏電阻(141,241)的連線(137,207)和金屬柵(138,207') 的材料為鋁。
20.根據(jù)權(quán)利要求19所述的復(fù)合傳感器(100、200)，其特征在于，所述腔體Q03)由所述硅基底O01)與一封閉基底(208)密閉而成。
21.根據(jù)權(quán)利要求20所述的復(fù)合傳感器(100、200)，其特征在于，所述封閉基底(208) 為玻璃或者硅片。
全文摘要
本發(fā)明提供一種采用多種壓敏元件的復(fù)合傳感器及其制造方法，傳感器包括壓力和溫度傳感器；壓敏電路有PMOSFET和壓敏電阻，位于壓敏薄膜；溫敏電路有溫敏電阻，位于體硅；方法包括提供硅基底；表面長(zhǎng)阻擋層；背面開(kāi)窗口并腐蝕成腔體，底部為壓敏薄膜其余為體硅；去除阻擋層再長(zhǎng)阻擋層；開(kāi)源漏區(qū)和歐姆接觸區(qū)窗口；壓敏薄膜上作PMOSFET源漏和壓敏電阻歐姆接觸，體硅上作溫敏電阻歐姆接觸；去除阻擋層再長(zhǎng)阻擋層；開(kāi)溝道區(qū)域和電阻條窗口；壓敏薄膜上作PMOSFET溝道區(qū)域和壓敏電阻電阻條，體硅上作溫敏電阻電阻條；刻接觸孔；淀積導(dǎo)電層；接觸孔上作連線，PMOSFET溝道區(qū)域上作金屬柵；提供封閉基底，將腔體密閉。本發(fā)明不增加工藝難度，提高壓力傳感器靈敏度，性能可調(diào)。
文檔編號(hào)G01L1/18GK102491256SQ20111044557
公開(kāi)日2012年6月13日 申請(qǐng)日期2011年12月27日 優(yōu)先權(quán)日2011年12月27日
發(fā)明者張挺, 張艷紅 申請(qǐng)人:上海先進(jìn)半導(dǎo)體制造股份有限公司