專利名稱：一種半導(dǎo)體芯片測(cè)試插座的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于半導(dǎo)體行業(yè)，特別涉及半導(dǎo)體芯片測(cè)試的開爾文測(cè)試插座。
背景技術(shù)：
隨著半導(dǎo)體集成電路芯片運(yùn)行速度的日益提高，芯片測(cè)試行業(yè)要求芯片測(cè)試夾具具有更好的高頻信號(hào)集成性能。在半導(dǎo)體芯片的實(shí)際測(cè)試中，測(cè)試夾具必須要求測(cè)試探針本身的電阻越小越好。在本實(shí)用新型作出之前，半導(dǎo)體芯片測(cè)試插座主要由三部分組成即探針保持板、芯片插座主體和測(cè)試探針。這種測(cè)試插座，一個(gè)芯片接觸點(diǎn)只與一根測(cè)試探針接觸，由于測(cè)試探針本身物理性能所決定，測(cè)試芯片和主板間客觀存在著電阻，直接影響了測(cè)量值的準(zhǔn)確度。

實(shí)用新型內(nèi)容本實(shí)用新型的目的，在于提供一種能有效減少測(cè)試探針本身電阻，從而保證測(cè)試盡可能準(zhǔn)確的半導(dǎo)體芯片測(cè)試插座。本實(shí)用新型的目的是通過以下的技術(shù)措施來(lái)實(shí)現(xiàn)的本實(shí)用新型是在現(xiàn)有技術(shù)基礎(chǔ)上進(jìn)行改進(jìn)的。本實(shí)用新型仍然包括插座主體以及與插座主體下部緊密連接的探針保持板。不同的是，中部開有可插入探針的空穴，而且是二個(gè)貫穿插座主體和探針保持板的獨(dú)立分開、平行的空穴，以便一個(gè)空穴插入電流回路探針；一個(gè)空穴插入電壓回路探針。兩回路探針的上端應(yīng)為一斜面，且相對(duì)應(yīng)。兩支回路探針的頂端能同時(shí)頂往芯片接觸點(diǎn)；而回路探針的下部，分別接觸測(cè)試主板。由于本實(shí)用新型采用了一個(gè)芯片接觸點(diǎn)同時(shí)使用兩根探針的開爾文測(cè)試方法，兩根探針通過測(cè)試主板，接入不同的回路中，這兩根探針用于將待測(cè)的電壓和電流分隔開，其中用于電流傳輸?shù)奶结樈尤敫唠娮杌芈分?，這樣探針的電阻相對(duì)于外接的高電阻而言，其電阻可以忽略為零；而另一路用于電壓傳輸?shù)臏y(cè)試回路中，在測(cè)試探針上的電壓降也基本等于零，這樣一來(lái)就達(dá)到了本實(shí)用新型的目的，使整個(gè)芯片測(cè)試過程精度大為提高，測(cè)試探針對(duì)芯片測(cè)試的影響基本可以忽略。
附圖1為本實(shí)用新型的結(jié)構(gòu)示意圖。
具體實(shí)施方式

以下結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步說明。結(jié)合附圖1，實(shí)施例包括了插座主體4和探針保持板5，同心開有二個(gè)平行的孔，其外形不作要求。在插座主體4兩個(gè)孔內(nèi)分別插入電壓回路探針2和電流回路探針3，然后在插座主體4的下部，將電壓回路探針 2和電流回路探針3套入探針保持板5，插座主體4與探針保持板5間用螺釘連接。兩探針保持一定的間距，上端均為一斜面，呈對(duì)稱狀，同時(shí)與芯片測(cè)試點(diǎn)1接觸，另一端則分別與測(cè)試主板6相抵。
權(quán)利要求1.一種半導(dǎo)體芯片測(cè)試插座，包括插座主體(4)，以及下部與插座主體(4)緊密連接的探針保持板(5)，其特征在于在插座主體(4)和探針保持板(5)的中間，開有兩個(gè)平行的孔，分別裝入電壓回路探針⑵和電流回路探針(3)，兩回路探針0、3)同時(shí)接觸芯片測(cè)試點(diǎn)(1)，另一端則分別與測(cè)試主板(6)接觸。
2.根據(jù)權(quán)利要求1所述的一種半導(dǎo)體芯片測(cè)試插座，其特征在于電壓回路探針(2) 和電流回路探針(3)的上端為一斜面，且相對(duì)應(yīng)。
專利摘要一種半導(dǎo)體芯片測(cè)試插座，由插座主體(4)、探針保持板(5)和回路探針(2)、(3)所構(gòu)成。插座主體(4)和探針保持板(5)的中間開有兩個(gè)平行的孔，分別裝入電壓回路探針(2)和電流回路探針(3)。兩回路探針同時(shí)與半導(dǎo)體芯片接觸點(diǎn)(1)接觸，另一端則分別與測(cè)試主板(6)接觸。在半導(dǎo)體芯片測(cè)試中，由于本實(shí)用新型采用了一個(gè)芯片接觸點(diǎn)(1)同時(shí)接觸兩根探針(2)、(3)，從而通過測(cè)試主板接入不同的回路中，將待測(cè)的電流和電壓分隔開，電流回路探針(3)接入高電阻回路中。其探針電阻可以忽略為零；而另一路用于電壓傳輸?shù)臏y(cè)試回路中，電壓回路探針上的電壓降也基本為零，這樣就大大提高了半導(dǎo)體芯片的測(cè)試精度，測(cè)試探針對(duì)芯片測(cè)試的影響就基本可以忽略。
文檔編號(hào)G01R1/04GK201955353SQ20102060296
公開日2011年8月31日 申請(qǐng)日期2010年11月12日 優(yōu)先權(quán)日2010年11月12日
發(fā)明者周家春, 楊曉勇 申請(qǐng)人:安拓銳高新測(cè)試技術(shù)(蘇州)有限公司