專利名稱：不使用感測板對固定和不可接觸連接的非接觸式測試方法
技術領域：
本發(fā)明一般地涉及集成電路組裝測試，更具體地說，涉及在不使用容性感測板的情況下對固定連接和不可接觸連接進行非接觸式測試的方法。
背景技術：
容性探測測試常用于確定集成電路連接的完整性。容性探測測試采用非接觸式容性耦合技術，如在Crook等人的題為“Identification Of Pin-Open Faults By Capacitive Coupling Through The Integrated Circuit Package”的美國專利5,557,209、Kerschner的題為“Capacitive Electrode System ForDetecting Open Solder Joints In Printed Circuit Assemblies”的美國專利5,420,500和Kerschner等人的題為“Capacitive Electrode System ForDetecting Open Solder Joints In Printed Circuit Assemblies”的美國專利5,498,694中所描述的，這里通過引用并入這三個專利的全部內(nèi)容及其教導。
容性探測測試傳統(tǒng)上還未被用來測試固定管腳或綁定(tied)管腳，這是因為缺乏診斷的可分離能力，并且安裝在板上的旁路電容器導致存在明顯的電容。固定管腳通常被認為是電源或地管腳，這是因為其不能隨測試激勵而容易地移動。綁定管腳被認為是這樣的管腳對于該管腳，同一器件(如集成電路或連接器)上的若干個其他管腳共享同一節(jié)點。注意，由于諸如集成電路和連接器之類的器件一般提供多個電源和地管腳，因此電源和地固定管腳也可以是綁定管腳。對本專利而言，術語“固定”和“綁定”可互換使用，這是因為本發(fā)明在這兩個術語上的差別很小。
最近的專利申請，如Parker等人的題為“Methods and Apparatus ForTesting And Diagnosing Open Connections For Sockets And Connectors OnPrinted Circuit Boards”的美國專利申請No.10/703,944和Parker等人的題為“Methods and Apparatus For Non-Contact Testing And Diagnosing OpenConnections For Connectors On Printed Circuit Boards”的美國專利申請No.10/836,862都描述了一種用于測試連接器上的固定/綁定管腳的開路的方法，這里通過引用并入這兩個申請的全部內(nèi)容及其教導。所描述的方法通過分析網(wǎng)絡中存在的固有容性結構來隱性(implicitly)測試連接器的固定管腳。圖1是圖示了所描述的現(xiàn)有技術非接觸式技術的測試裝置的示意圖。如圖所示，測試裝置10包括測試儀20、由測試儀20測試的板30、板上的器件40和容性傳感器設備的容性感測板50和放大器電路60。在操作中，AC信號22被施加到信號管腳41，信號管腳41經(jīng)由管腳41、43之間固有形成的電容42容性耦合(Cc)到固定管腳43。感測板50位于器件40上方，形成了感測板50和器件40的管腳41、43之間的電容(Cs)52、54。鄰近的放大器電路62被用來感測、放大與感測板50和器件40之間的有效電容Ceff有關的AC電流信號Is中的噪聲，并從AC電流信號Is中過濾掉噪聲。測試儀20中的硬件和軟件將所測得的AC電流信號Is轉換為電容值Ceff。
如果在管腳43與連接接合點32處不存在缺陷(即，不存在開路)，則測試儀20將只是測量由電容52引起的電容值CS。如果在連接接合點32處存在開路缺陷，則在器件和器件被焊接到的板之間引入了電容Copen34。這與電容54所提供的電容CS相結合，導致感測板處的有效電容Ceff為(Cs+Δ)。測試儀20中的診斷軟件將這個較高的讀數(shù)識別為缺陷。
在Parker的題為“Methods And Apparatus For Non-Contact Testing AndDiagnosing Of Inaccessible Shorted Connections”的美國專利申請No.10040181中，這一概念被延伸為不僅包括固定開路管腳，還包括不可接觸的短路管腳。不可接觸的管腳被認為是這樣的管腳對于該管腳，測試儀沒有探針可接觸到，因此無法用AC源對其進行激勵。不可接觸管腳的覆蓋范圍并不限于連接器，也可以包括集成電路器件。
上述現(xiàn)有技術的容性探測測試技術都依賴測試儀設備中的外部感測板以及外部放大和信號狀況判斷硬件來獲得容性測量結果。該硬件在零件、工程設計時間和安裝時間方面可能花費巨大。將硬件安裝到測試儀設備中也可能增加調試時間，這是因為在感測板未與待測器件正確對齊時，在連接很差時，在硬件安裝不正確時以及在硬件有缺陷時都會產(chǎn)生問題。
另外，測試儀軟件診斷缺陷的能力取決于讀數(shù)的測量精度。如上所述，當隱性測試容性耦合管腳時，信號管腳上的有效電容在良好時測得為CS，在有缺陷時測得為Cs+Δ。測試儀的精度必須足夠好，以能夠可靠區(qū)分在存在測量不確定性的情況下的這兩個值。測量不確定性是任何測量系統(tǒng)的自然副產(chǎn)物。在對同一值的許多次連續(xù)測量中，會觀察到一個讀數(shù)范圍，該讀數(shù)范圍形成了一個鐘形曲線，其峰值接近被測量屬性的實際值。圖2圖示了在測量不確定性很小的測試儀上所測得的連接良好(或無缺陷，NoDefect)的信號管腳的電容測量鐘形曲線(CS)(曲線81)以及連接有缺陷(或缺陷，Defect)的同一信號管腳的電容測量鐘形曲線(Cs+Δ)(曲線82)。如圖所示，測量不確定性很小的測試儀可以容易地區(qū)分NoDefect連接和Defect連接。
圖3圖示了在測量不確定性較高的測試儀上所測得的連接良好(或NoDefect)的信號管腳的電容測量鐘形曲線(CS)(曲線83)以及連接有缺陷(或Defect)的同一信號管腳的電容測量鐘形曲線(Cs+Δ)(曲線84)。如圖所示，測量的不確定性較高的測試儀不能可靠區(qū)分NoDefect連接和Defect連接。在給定圖3中用來進行測量的測試儀的測量精度的情況下，鐘形曲線有某種程度的重疊85。在重疊區(qū)域85中出現(xiàn)的任何讀數(shù)都不能明確指示缺陷存在。用于獲得可靠的測試覆蓋范圍的唯一解決方案就是增大Defect和NoDefect讀數(shù)之間的差別，這會在圖4中分離這兩個鐘形曲線86和87。由于Δ較大，因此在圖3中有可靠性問題的同一測試儀在圖4中就沒有可靠性問題。然而，Δ對測試儀來說不是可修改的參數(shù)。相反，Δ是圖1中Cs和Cc的函數(shù)，這兩個值都是設備特性。
因此，希望獲得一種技術，該技術能夠增大Δ以避免容性測量讀數(shù)的不確定性。還希望獲得一種用于非接觸式測量系統(tǒng)的技術，該系統(tǒng)不需要感測板來進行容性測量。

發(fā)明內(nèi)容
本發(fā)明提供了一種利用非接觸式容性耦合技術而不使用感測板來測試電器件的節(jié)點完整性的技術。本發(fā)明的方法包括以下步驟利用已知的源信號激勵電器件(例如，集成電路(IC))的第一節(jié)點(例如，一個或多個第一信號管腳)；并容性感測第二節(jié)點(例如，IC的一個或多個第二信號管腳)上的信號。第一節(jié)點和第二節(jié)點中的每一個都被容性耦合到受到隱性測試的節(jié)點。被容性感測的信號代表被受到隱性測試的節(jié)點影響的第一節(jié)點和第二節(jié)點之間的有效電容。因此，基于容性感測信號的值，可以確認電器件的受到隱性測試的節(jié)點上的缺陷狀況存在與否。
本發(fā)明的技術不必使用感測板，因此通過消除額外的硬件而降低了成本并且減少了工程/安裝/調試時間，另外還通過選擇第一和第二節(jié)點與受到隱性測試的節(jié)點之間的強耦合電容而使Δ增大。


結合附圖，參考下面的詳細描述，可以更完整地理解本發(fā)明及其許多附帶優(yōu)點，在附圖中，相似的標號指示相同或類似的組件，其中圖1是圖示了現(xiàn)有技術的用于集成電路節(jié)點的非接觸式測試技術的測試裝置的示意圖；圖2圖示了在測量不確定性很小且給定Δ的測試儀上所測得的不呈現(xiàn)缺陷的節(jié)點和呈現(xiàn)缺陷的節(jié)點的容性測量結果的電容測量鐘形曲線；圖3圖示了在測量不確定性較高且Δ與圖2中相同的測試儀上所測得的不呈現(xiàn)缺陷的節(jié)點和呈現(xiàn)缺陷的節(jié)點的容性測量結果的電容測量鐘形曲線；圖4圖示了在測量不確定性較高且Δ較大的測試儀上所測得的不呈現(xiàn)缺陷的節(jié)點和呈現(xiàn)缺陷的節(jié)點的容性測量結果的電容測量鐘形曲線；圖5A的示意示了本發(fā)明技術的被用來測試固定管腳的測試裝置；圖5B的示意圖示出了圖5A的測試裝置的仿真電路；圖6圖示了圖1所示的現(xiàn)有技術測試方法(在圖中用“PA”代表“現(xiàn)有技術”)和圖5B所示的本發(fā)明的仿真裝置(在圖中表示為“無板(noplate)”)的仿真結果；圖7A的示意示了本發(fā)明技術的被用來測試集成電路的不可接觸節(jié)點的測試裝置；圖7B的示意圖示出了圖7A的測試裝置的仿真電路；圖7C的示意圖示出了當缺陷狀況是器件的第一信號管腳和不可接觸節(jié)點之間短路時圖7A的測試裝置的仿真電路；圖7D的示意圖示出了當缺陷狀況是器件的第二信號管腳和不可接觸節(jié)點之間短路時圖7A的測試裝置的仿真電路；圖8A是本發(fā)明的測試方法的操作流程圖；圖8B是用于確定在圖8A中所測試的受到隱性測試的節(jié)點上是否存在缺陷狀況的方法的操作流程圖；圖9是根據(jù)本發(fā)明實現(xiàn)的測試裝置的示意圖，圖9圖示了包括多個激勵和響應管腳的情形；圖10圖示了在激勵和響應信號管腳的不同容性耦合值下測試儀的Δ值相對于開路連接電容的曲線圖；以及圖11是用于確定本發(fā)明的技術或利用探測感測板的現(xiàn)有技術的容性感測技術中的哪一種技術對于診斷電器件的受到隱性測試的節(jié)點上的開路連接會導致更好的性能的方法的流程圖。
具體實施例方式
這里所用的術語“節(jié)點”指電器件的導電部分，其在電器件的等效示意圖中形成了單個電氣點。例如，節(jié)點可以是集成電路芯片的焊盤、管腳、導線、焊塊或集成電路器件的其他互連接合點、印刷電路板的焊盤或跡線、印刷電路板上元件的互連接合點、或它們的任意組合。
下面將參考示例性實施例詳細描述本發(fā)明，在示例性實施例中，待測器件是集成電路，并且受到隱性測試的節(jié)點是輸入和/或輸出接合點(采用焊盤、管腳、引線、引線框、導線焊點、焊塊或其他現(xiàn)在已知的形式，或者采用以后開發(fā)的用于將諸如集成電路之類的電子器件的輸入和/或輸出節(jié)點接合到印刷電路板的電互連的形式)。在所描述的具體實施例中，激勵和響應節(jié)點是集成電路的信號管腳，或者連接到集成電路的信號管腳，并且受到隱性測試的節(jié)點包括固定或綁定管腳，或者包括不可接觸的節(jié)點。因此，術語“管腳”和“節(jié)點”在示例性實施例的上下文中可以互換使用。還應當意識到，本發(fā)明可以類似地應用于其他類型的電器件或電路元件(例如，連接器和插座)及其節(jié)點。示例性實施例僅表示為示例方式，而非限制方式，本發(fā)明只由權利要求來限定。
本發(fā)明是在不使用容性傳感器板的情況下用于固定/綁定節(jié)點和/或不可接觸節(jié)點的非接觸式測試的方法。與利用一個耦合信號管腳和感測板來隱性測試固定節(jié)點或不可接觸節(jié)點的現(xiàn)有技術不同，本發(fā)明完全不必使用感測板，而代之以第二耦合信號管腳。
1.固定管腳更詳細的說，圖5A的示意圖示出了本發(fā)明技術的被用來測試固定管腳132的測試電路100。如圖所示，在結構上，測試儀110中的AC信號發(fā)生器112耦合到第一信號管腳134，第一信號管腳134經(jīng)由耦合電容Cc1133容性耦合到被隱性測試的固定管腳132(即，受到隱性測試的節(jié)點)。放大器電路(例如，包括放大器電路和電流計)142耦合到第二信號管腳136，第二信號管腳136也經(jīng)由耦合電容Cc2135容性耦合到被隱性測試的固定管腳132。第一和第二信號管腳134和136經(jīng)由Css138容性耦合。耦合電容Copen122代表當固定管腳132未連接到PCB 120時開路缺陷的電容。耦合電容Csig2stray126代表PCB 120或設備布線中的第二信號管腳136到地的雜散電容。放大器電路142被用來放大與兩個信號管腳134、136之間的有效電容(Ceff)有關的AC電流信號，并在將其發(fā)送回測試儀110之前過濾電流信號上的噪聲。測試儀110中的硬件和軟件將該AC電流信號轉換為電容值，該電容值可用來區(qū)分固定管腳132上的無缺陷狀況(NoDefect condition)和缺陷狀況(Defect condition)。
放大器電路142傳統(tǒng)上位于與測試儀110相分離的外部設備硬件140中。或者，放大器電路142的某些或全部功能也可以位于測試儀110中，只要AC電流信號的信噪比(SNR)足以用于測量目的即可。
圖5B示出了圖5A的測試裝置的示例性仿真電路。示例性仿真值包括AC輸入信號(8kHz上1V)、耦合電容值Cc1和Cc2(每個為100fF)、雜散電容值Csig2stray(200fF)、開路電容值Copen(如果存在的話，200fF)和耦合電容值Css(30fF)。出于仿真目的，圖5B的測試裝置包括運算放大器和反饋電阻器R(100MΩ)來代替測試儀，以代表理想的測試儀。
a.固定管腳開路在操作中，AC信號被施加到第一信號管腳134，第一信號管腳134容性耦合(Cc1)到被隱性測試的固定管腳132。放大器電路142感測、放大與所述結構的有效電容(Ceff)有關的AC電流信號中的噪聲，并從AC電流信號中過濾掉噪聲。測試儀中的硬件和軟件將該AC電流信號轉換為電容值。
當在固定管腳132處不存在缺陷時，Copen122被短路，并且有效電容Ceff＝Css，這是因為虛地和實際的地阻止了任何其他路徑將電流導到放大器142。因而，在沒有缺陷的情況下，測試儀將只是測得有效電容值Ceff＝Css。
參考圖5B，當存在開路缺陷時，下面的計算為真VO=VZo||ZC2(Zo||ZC2)+ZC1]]>(方程1.1)VO=VZoZC2Z0+ZC2ZoZC2Z0+ZC2+ZC1]]>(方程1.2)VO=VZoZC2ZoZC2+ZoZC1+ZC1ZC2]]>(方程1.3)IS=VZSS+VZC2(ZoZC2ZoZC2+ZoZC1+ZC1ZC2)]]>(方程2.1)IS=V(1ZSS+ZoZoZC2+ZoZC1+ZC1ZC2)]]>(方程2.2)CEFF=IS2πfV]]>(方程3)從而，當存在開路缺陷時，在設備130和板120之間引入了缺陷電容Copen122。這導致有效電容Ceff＝Css+Δ。測試儀110中的診斷軟件將該較高讀數(shù)識別為缺陷。由于虛地，因此在任何一種情況下Csig2stray126對有效電容的影響都很小。信號管腳134、136之間的耦合量不影響缺陷狀況下和無缺陷狀況下測量結果之間的差。它只在這兩種情況下使有效電容Ceff偏移。
與現(xiàn)有解決方案一樣，本發(fā)明的方法的有效性取決于信號管腳134、136和被隱性測試的固定管腳132之間的耦合量Css138。當兩個信號管腳134、136都強耦合到固定管腳132時，本發(fā)明的方法效果最好。信號管腳134、136中的一個或兩個對固定管腳132的較弱耦合產(chǎn)生了較小的Δ。由于使用了兩個信號管腳134、136而不是一個，因此本發(fā)明的方法與現(xiàn)有技術的方案相比，可以容忍更小的耦合電容并給出更高的Δ。
圖6比較了圖1中所示的現(xiàn)有技術測試方法(在圖中表示為PA，即“現(xiàn)有技術”)和圖5A中所示的本發(fā)明的測試裝置(在圖中表示為“無板”)的一些仿真結果。現(xiàn)有技術測試裝置的Δ是Ceff(“PA”)-Cs(“PA”)。圖5A的本發(fā)明測試裝置的Δ是Ceff(“無板”)-Css(“無板”)。圖中示出圖5A所示的本發(fā)明的方法的Δ較大。如前所述，較大的Δ增強了診斷能力。
Δ較大的一個非常有趣且重要的副產(chǎn)物是能夠檢測更寬種類的缺陷開路。圖6的x軸是Copen的值，其是電路存在的開路缺陷值。如果x軸延伸到無窮大，則Ceff(“無板”)將收斂到Css(“無板”)，Ceff(“PA”)將收斂到Cs(“PA”)。Ceff(“無板”)將在比Ceff(“PA”)更高的Copen值處收斂。該較寬的范圍實際上表示較寬的開路缺陷譜。
b.固定管腳短路通常沒有必要用非接觸式電容測試來檢測信號管腳和固定管腳之間的短路。大多數(shù)測試儀包括可快速容易地診斷短路的“短路”測試，只要測試儀能接觸到信號和固定管腳節(jié)點即可。
2.不可接觸的管腳圖7A的示意圖示出了本發(fā)明的技術被用來測試不可接觸管腳232的測試電路200。如圖所示，在結構上，AC信號發(fā)生器212耦合到第一信號管腳234，第二信號管腳234經(jīng)由耦合電容Cc1233容性耦合到被隱性測試的不可接觸管腳232(即，受到隱性測試的節(jié)點)。放大器電路242耦合到第二信號管腳236，第二信號管腳236也經(jīng)由耦合電容Cc2235容性耦合到被隱性測試的不可接觸管腳232。第一和第二信號管腳234、236經(jīng)由Css238容性耦合。耦合電容Copen222代表當不可接觸管腳232未被焊接到PCB 220上時開路缺陷的電容。
耦合電容Cg228代表未受保護的受到隱性測試的節(jié)點232到PCB地之間的電容，并且被包括在電路中，這是因為測試儀210無法接觸到不可接觸的節(jié)點232，因此不能直接保護、激勵或測量節(jié)點232。不可接觸節(jié)點232固有地呈現(xiàn)出到地的電容。
耦合電容Cb1224代表未受保護的受到隱性測試的節(jié)點232和PCB 220中的第一信號管腳234之間的電容。耦合電容Cb2226代表未受保護的受到隱性測試的節(jié)點232和PCB 220中的第二信號管腳236之間的電容。
圖7B示出了圖7A的測試裝置的示例性仿真電路。示例性仿真值包括AC輸入信號(8kHz上1V)212、耦合電容值Cc1233和Cc2235(每個為100fF)、耦合電容值Cb1224和Cb2226(1pF)、耦合電容值Cg228(10pF)、開路電容值Copen222(如果存在的話，200fF)和耦合電容值Css238(30fF)。同樣，出于仿真目的，圖7B的測試裝置包括運算放大器244和在運算放大器處的反饋電阻器R(100MΩ)246來代替測試儀，以代表理想的測試儀。
a.不可接觸的管腳開路在操作中，AC信號由信號發(fā)生器212施加到第一信號管腳234，第一信號管腳234容性耦合(Cc1)到被隱性測試的不可接觸節(jié)點/管腳232。放大器電路242感測、放大與所述結構的有效電容Ceff有關的AC電流信號中的噪聲，并從AC電流信號中過濾掉噪聲。測試儀210中的硬件和軟件將該AC電流信號轉換為電容值。
當在不可接觸的管腳處不存在缺陷時，Copen222被短路。一旦加入了并聯(lián)電容，并且用圖7A的Cg228來代替圖5B中的Copen122，電路200就會與圖5B的電路模型類似。從而，IS=V(1ZSS+ZoZg(ZC2||Zb2)+Zg(ZC1||Zb1)+Zc1(ZC2||Zb2))]]>(方程4)然后可根據(jù)方程3計算有效電容Ceff。
當存在開路缺陷時，參考圖7B，電流IS可以計算如下
定義A＝Zb1；B＝Zb2；C＝ZC1；D＝ZC2；E＝Zo；F＝ZgVO-VC+VoD+VO-VgE=0]]>(方程5.1)Vg-VOE+Vg-VA+VgB+VgF=0]]>(方程5.2)(1C+1D+1E)(-1E)(-1E)(1E+1A+1B+1F)VoVg=VCVA]]>(方程5.3)定義M=1C+1D+1E;]]>N=-1E;]]>P=-1E;]]>Q=1E+1A+1B+1F;]]>L=VC]]>且R=VA]]>(M)(N)(P)(Q)VoVg=LR]]>(方程5.4)VoVg=NR-LQNP-MQPL-MRNP-MQ]]>(方程5.5)IS=VZSS+VoZC2+VgZb2]]>(方程6)從而，當存在開路缺陷時，在設備230和板220之間引入了電容Copen222。這導致有效電容Ceff為(Css+Δ)，如前面一樣，測試儀210中的診斷軟件將該較高讀數(shù)識別為缺陷。
如上所述，對于固定管腳情形，本發(fā)明的方法的有效性取決于信號管腳234、236和被隱性測試的不可接觸節(jié)點232之間的耦合量。
b.不可接觸的管腳短路圖7C的示意示了當缺陷狀況是不可接觸節(jié)點232和第一信號管腳234之間短路時圖7A的等效電路，圖7D的示意示了當缺陷狀況是不可接觸節(jié)點232和第二信號管腳236之間短路時圖7A的等效電路。如圖所示，仿真電路與圖7B的開路缺陷仿真電路相同，除了Copen222被短路代替，并且Cc1和Cb1每一個被短路代替或者Cc2和Cb2每一個被短路代替。
在不存在缺陷的情況下，電路和計算與圖5B的電路類似，但是加入了并聯(lián)電容Cc1和Cb1，且加入了并聯(lián)電容Cc2和Cb2，并且用Cg228來代替Copen122。從而，方程4起作用。
當在第一信號管腳234和不可接觸節(jié)點232之間存在短路缺陷時，耦合電容Cc1和Cb1因短路而被消除，如圖7C所示。從而，CEFF＝CSS+CC2+Cb2(方程7)當在第二信號管腳236和不可接觸節(jié)點232之間存在短路缺陷時，耦合電容Cc2和Cb2因短路而被消除，如圖7D所示。從而，CEFF＝CSS+CC1+Cb1(方程8)圖8A的操作流程示了本發(fā)明的測試方法。如圖所示，操作步驟包括步驟1、步驟2和步驟3，在步驟1，利用已知的源信號激勵容性耦合到受到隱性測試的節(jié)點的電器件的第一節(jié)點，在步驟2，容性感測被容性耦合到受到隱性測試的節(jié)點的電器件的第二節(jié)點上的信號，其中被容性感測的信號代表被受到隱性測試的節(jié)點影響的第一節(jié)點和第二節(jié)點之間的有效電容，在步驟3，基于被容性感測的信號來確定在電器件的節(jié)點上是否存在缺陷狀況。
圖8B的操作流程示了基于容性感測的信號來確定在節(jié)點上是否存在缺陷狀況的方法。如圖所示，操作步驟包括步驟4，在步驟4，獲得指示受到隱性測試的節(jié)點上的電容的期望測量結果，以確定無缺陷狀況和缺陷狀況中的至少一種。在優(yōu)選實施例中，期望測量結果是在受到隱性測試的節(jié)點不表現(xiàn)缺陷(短路或開路)時在被感測管腳上存在的電流IS的期望值。在其他實施例中，期望測量結果可以是在受到隱性測試的節(jié)點確實表現(xiàn)出缺陷(短路或開路)時在被感測管腳上存在的電流IS的期望值。在其他實施例中，期望值可以是電壓或實際電容的形式，或者是可從容性感測信號中導出的任何其他測量單位。實際中，已知的好的板一般被用來建立軟件的測試極限。由于已知板是好的(即，所有連接完好)，所以容性測量值被認定已知是好的，并且可用來確定無缺陷狀況下期望容性測量結果的測試極限。然后，在測試極限外的任何測量結果都將被認為落在缺陷狀況內(nèi)。相反地或另外地，在感興趣的連接(例如，到板的管腳連接)上表現(xiàn)出感興趣的缺陷狀況(例如，短路或開路)的已知的“壞”板可用來確定在感興趣的缺陷狀況下期望容性測量結果的測試極限。
操作步驟還包括步驟5，在步驟5，從代表受到隱性測試的節(jié)點上的電容的容性感測信號中獲得實際測量結果。在優(yōu)選實施例中，實際測量結果是被感測管腳上存在的電流IS的實際值。在其他實施例中，實際測量結果可以是電壓或實際電容的形式，或任何其他測量單位。實際測量結果可以是所期望的形式和單位(例如，單位為安培的測量電流)，或者可以從容性感測信號中導出(例如，從電壓讀數(shù)中導出的電流)。
操作步驟還包括步驟6，在步驟6，將實際測量結果與期望測量結果相比較。為了執(zhí)行比較，期望測量結果和實際測量結果的形式和單位當然必須一致，即，兩者的值必須以同一形式(例如，電流)、同一單位(例如，毫安)來表達。該方法還包括步驟7，在步驟7，基于比較步驟的結果歸類可接觸的節(jié)點，其或者呈現(xiàn)缺陷狀況，或者不呈現(xiàn)缺陷狀況。步驟5、6和7一般以軟件程序來執(zhí)行。
本領域技術人員將意識到，Δ(以及由此測試儀區(qū)分缺陷狀況和無缺陷狀況的能力)受每個信號管腳和被隱性測試的節(jié)點之間的耦合量Cc1和Cc2的影響。因此，在所選信號管腳中的一個或兩者僅僅弱容性耦合到受到隱性測試的節(jié)點的情況下，可以激勵和/或感測被耦合到受到隱性測試的管腳的多個激勵管腳和/或多個響應管腳。圖9是圖示了包括多個激勵和響應管腳的情形的測試裝置300的示意圖。為了簡化圖示并且由于其影響可以忽略，省略了Csig2stray。
附加的激勵管腳n的貢獻由電容Cc_n333和Css_n338表示，而附加的響應管腳m由Cc_m335和Css_m339表示。本領域技術人員也將認識到以下簡化Cc_1與Cc_n可以通過加法合并，Cc_2與Cc_m可以通過加法合并，類似地，CSS，CSS_m，和CSS_n可以通過加法合并。這些簡化的實現(xiàn)會導致系統(tǒng)仍然類似于圖5B中所示的等效電路，但是具有更大的電容值。
較大的CSS的總值并不有助于檢測缺陷的能力或者抑制檢測缺陷的能力。其僅僅偏移了缺陷和無缺陷情形下的結果。信號管腳和受到隱性測試的節(jié)點之間的較大的耦合電容值Cc1和CC2導致Δ較大。圖10的圖表明較大的耦合電容值Cc1和CC2有效地增大了測試的Δ，因此增加了診斷可靠性和檢測結果。
在某些設計中，在容性耦合到受到隱性測試的節(jié)點的兩個可接觸的管腳中可能不存在最小值，或者，容性耦合到受到隱性測試的節(jié)點的所有可接觸的管腳都僅僅弱容性耦合到受到隱性測試的節(jié)點。在這些情形中，圖1的現(xiàn)有技術測試裝置或者其他容性感測探測技術對特定的受到隱性測試的節(jié)點會導致更好的性能。對于以下這樣的受到隱性測試的節(jié)點仍然可以采用本發(fā)明，這些節(jié)點在容性耦合到相應的受到隱性測試的節(jié)點的兩個管腳中有最小值，并且耦合電容值Cc1和CC2足夠大以防止圖3所示的重疊問題。
圖11圖示了用于確定本發(fā)明的技術或利用探測感測板的現(xiàn)有技術的容性感測技術中的哪一種技術對于診斷電器件的受到隱性測試的節(jié)點上的開路連接會導致更好的性能的方法。在這點上，在測試開發(fā)期間(即，在投產(chǎn)前)，確定可接觸的管腳和受到隱性測試的節(jié)點之間的容性耦合值(步驟402)。對于每個受到隱性測試的節(jié)點，該方法隨后確定是應當使用本發(fā)明，還是應當使用現(xiàn)有技術的容性感測技術(采用了探測感測板)來診斷該特定的受到隱性測試的節(jié)點上的開路缺陷(步驟404-420)。如果受到隱性測試的節(jié)點在與其容性耦合的兩個可接觸的節(jié)點之間沒有最小值(在步驟406中確定)，則必須使用現(xiàn)有技術的容性探測板感測技術來測試各個受到隱性測試的節(jié)點(在步驟420中指定)。如果受到隱性測試的節(jié)點在兩個可接觸的節(jié)點之間有最小值，則優(yōu)選地具有最高耦合電容值的兩個節(jié)點被選擇(步驟408)。使用耦合電容值(例如，Cc1和Cc2)來確定代表受到隱性測試的節(jié)點上的開路和連接完好情況之間的差的Δ值(步驟410)。如果Δ值是可接受的(在步驟412中確定)，則對應于耦合電容值的節(jié)點被用于激勵和感測節(jié)點，并且使用本發(fā)明的技術來診斷受到隱性測試的節(jié)點上的開路以用于試投產(chǎn)(在步驟418中指定)。如果Δ值是不可接受的，并且附加節(jié)點容性耦合到受到隱性測試的節(jié)點(在步驟414中確定)，則在具有最高耦合電容值的節(jié)點還未被選擇的情況下重復步驟408至412，或者將附加容性耦合節(jié)點的耦合電容值加到激勵側或感測側上(步驟416)(代表結合圖9討論的多節(jié)點激勵和/或多節(jié)點感測)，并且重復步驟410和412以確定代表受到隱性測試的節(jié)點上的開路和連接完好情況之間的差的Δ值。如果在步驟412中Δ值是可接受的，則對應于耦合電容值的節(jié)點被用于激勵和感測節(jié)點，并且使用本發(fā)明的技術來診斷受到隱性測試的節(jié)點上的開路以用于試投產(chǎn)。如果Δ值是不可接受的，則現(xiàn)有技術的容性探測板感測技術對于診斷特定的受到隱性測試的節(jié)點上的開路會導致更好的性能(步驟420)。
圖11的技術優(yōu)選地用在制造測試儀設備之前的測試開發(fā)和調試期間。圖11的技術可用來保證在確?？山邮艿臏y試性能的同時，利用采用最少量設備硬件的技術(即，如果可能的話，利用本發(fā)明的“無板”解決方案，導致更低的成本和精簡的測試裝置)來測試所有受到隱性測試的節(jié)點。
從以上本發(fā)明的詳細描述可見，本發(fā)明提供了很多優(yōu)點。首先，本發(fā)明實現(xiàn)了電子電路的節(jié)點(包括電路的固定或綁定節(jié)點，甚至包括不可接觸節(jié)點)的非接觸式測試。其次，Δ可以通過選擇用在測試中的激勵節(jié)點和響應節(jié)點來修改。例如，選擇與受到隱性測試的節(jié)點強容性耦合的一個或多個激勵和響應節(jié)點會增大測試的Δ。另外，由于能夠實現(xiàn)較大的Δ，因此可以增強軟件診斷，并且可以拓展可檢測的開路故障的種類。此外，感測板硬件的消除減少了硬件以及用于設置測試的安裝和調試時間，這導致成本的節(jié)省。
盡管已經(jīng)出于示例性目的公開了本發(fā)明的優(yōu)選實施例，但是本領域技術人員將意識到，在不脫離所附權利要求中限定的本發(fā)明的范圍和精神的前提下可以進行各種修改、添加和替換。例如，應當理解，盡管示例性實施例描述了一種用于測試集成電路節(jié)點(即，管腳)的測試裝置，但是由本發(fā)明提供的使用容性耦合設備節(jié)點的非接觸式測試的原理也可以擴展用來測試除了集成電路以外的其他設備的節(jié)點。所公開發(fā)明的其他優(yōu)點或應用也可能隨時間變得清楚。
權利要求
1.一種用于測試電器件的受到隱性測試的節(jié)點上的缺陷狀況的方法，所述方法包括以下步驟利用已知的源信號激勵被容性耦合到所述受到隱性測試的節(jié)點的電器件的第一節(jié)點；容性感測被容性耦合到所述受到隱性測試的節(jié)點的電器件的第二節(jié)點上的信號。
2.如權利要求1所述的方法，其中所述第一節(jié)點包括所述電器件的輸入和/或輸出信號節(jié)點；并且所述第二節(jié)點包括所述電器件的不同的輸入和/或輸出信號節(jié)點。
3.如權利要求2所述的方法，其中所述電器件包括集成電路；所述第一節(jié)點包括所述電器件的輸入和/或輸出信號管腳；并且所述第二節(jié)點包括所述電器件的不同的輸入和/或輸出信號管腳。
4.如權利要求3所述的方法，其中所述電器件的受到隱性測試的節(jié)點包括所述集成電路的固定管腳。
5.如權利要求3所述的方法，其中所述電器件的受到隱性測試的節(jié)點包括被綁定到所述集成電路的至少一個其他節(jié)點的綁定管腳。
6.如權利要求3所述的方法，其中所述電器件的受到隱性測試的節(jié)點包括所述集成電路內(nèi)無法接觸來進行探測的不可接觸節(jié)點。
7.如權利要求1所述的方法，還包括以下步驟基于所述容性感測的信號來確定在所述受到隱性測試的節(jié)點上是否存在缺陷狀況。
8.如權利要求7所述的方法，其中所述確定是否存在缺陷狀況的步驟包括以下步驟獲得指示所述受到隱性測試的節(jié)點上的期望電容的期望測量結果，以用于確定無缺陷狀況或缺陷狀況中的至少一種；從所述容性感測信號中獲得實際測量結果，所述實際測量結果指示了所述受到隱性測試的節(jié)點上的實際電容；將所述實際測量結果與所述期望測量結果進行比較；以及基于所述比較步驟的結果將所述受到隱性測試的節(jié)點歸類為呈現(xiàn)或者不呈現(xiàn)缺陷狀況。
9.如權利要求1所述的方法，其中所述缺陷狀況是開路電路。
10.如權利要求1所述的方法，其中所述缺陷狀況是短路電路。
11.如權利要求7所述的方法，其中所述缺陷狀況是開路電路或短路電路之一；并且所述確定是否存在缺陷狀況的步驟包括以下步驟獲得指示所述受到隱性測試的節(jié)點上的期望電容的期望測量結果，以用于確定無缺陷狀況或缺陷狀況中的至少一種；從所述容性感測信號中獲得實際測量結果，所述實際測量結果指示了所述受到隱性測試的節(jié)點上的實際電容；將所述實際測量結果與所述期望測量結果進行比較；以及基于所述比較步驟的結果將所述受到隱性測試的節(jié)點歸類為呈現(xiàn)或者不呈現(xiàn)缺陷狀況。
12.一種用于檢測電器件的受到隱性測試的節(jié)點上的缺陷狀況的方法，所述方法包括以下步驟利用已知的源信號激勵所述電器件的第一節(jié)點，所述第一節(jié)點包括所述電器件的輸入和/或輸出信號節(jié)點，并且被容性耦合到所述受到隱性測試的節(jié)點；容性感測所述電器件的第二節(jié)點上的信號，所述第二節(jié)點包括所述電器件的輸入和/或輸出信號節(jié)點，并且被容性耦合到所述受到隱性測試的節(jié)點。
13.如權利要求12所述的方法，還包括以下步驟基于所述容性感測的信號來確定在所述受到隱性測試的節(jié)點上是否存在缺陷狀況。
14.如權利要求13所述的方法，其中所述電器件包括集成電路；所述第一節(jié)點包括所述電器件的輸入和/或輸出信號管腳；并且所述第二節(jié)點包括所述電器件的不同的輸入和/或輸出信號管腳。
15.一種用于檢測電器件的受到隱性測試的節(jié)點上的缺陷狀況的方法，所述方法包括以下步驟利用已知的源信號激勵所述電器件的一個或多個第一節(jié)點，所述一個或多個第一節(jié)點包括或連接到所述電器件的相應的一個或多個輸入和/或輸出信號管腳，并且每個第一節(jié)點容性耦合到所述受到隱性測試的節(jié)點；容性感測所述電器件的一個或多個第二節(jié)點上的信號，所述一個或多個第二節(jié)點包括或連接到不同的所述電器件的相應的一個或多個輸入和/或輸出信號管腳，并且每個第二節(jié)點容性耦合到所述受到隱性測試的節(jié)點。
16.如權利要求15所述的方法，還包括以下步驟基于所述容性感測的信號來確定在所述受到隱性測試的節(jié)點上是否存在缺陷狀況。
17.如權利要求16所述的方法，其中所述缺陷狀況是所述受到隱性測試的節(jié)點上的短路。
18.如權利要求16所述的方法，其中所述缺陷狀況是所述受到隱性測試的節(jié)點上的開路。
全文摘要
本發(fā)明公開了一種用于測試電器件的受到隱性測試的節(jié)點上的缺陷狀況的方法。根據(jù)本發(fā)明的技術包括利用已知的源信號激勵被容性耦合到受到隱性測試的節(jié)點的電器件的第一節(jié)點；并且容性感測被容性耦合到受到隱性測試的節(jié)點的電器件的第二節(jié)點上的信號。從被容性感測的信號中可以確定諸如短路或開路之類的缺陷狀況。
文檔編號G01R31/312GK1828322SQ20061000805
公開日2006年9月6日 申請日期2006年2月23日 優(yōu)先權日2005年3月1日
發(fā)明者邁倫·J·斯楚內(nèi)德爾, 肯尼思·P·帕克, 克里斯·R·雅各布森 申請人:安捷倫科技有限公司